KR101610327B1 - 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법 - Google Patents

범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101610327B1
KR101610327B1 KR1020090051143A KR20090051143A KR101610327B1 KR 101610327 B1 KR101610327 B1 KR 101610327B1 KR 1020090051143 A KR1020090051143 A KR 1020090051143A KR 20090051143 A KR20090051143 A KR 20090051143A KR 101610327 B1 KR101610327 B1 KR 101610327B1
Authority
KR
South Korea
Prior art keywords
bump
layer
forming
printed circuit
circuit board
Prior art date
Application number
KR1020090051143A
Other languages
English (en)
Other versions
KR20100132357A (ko
Inventor
안재현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090051143A priority Critical patent/KR101610327B1/ko
Publication of KR20100132357A publication Critical patent/KR20100132357A/ko
Application granted granted Critical
Publication of KR101610327B1 publication Critical patent/KR101610327B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 대한 것으로, 구체적으로는 범프가 형성된 베이스층을 형성하는 1단계와 상기 베이스층 상에 범프층을 구비한 적어도 1 이상의 내층을 형성하는 2단계, 그리고 상기 내층의 상부에 비아 홀 충진방식으로 최외각베이스층을 형성하는 3단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따르면, 다층기판의 적층(Stacking)에 있어서, 내층의 형성에는 범프를 형성하여 적층 하는 방식을 적용하고, 최외각층은 비아 홀 충진방식을 적용하여 제조공정을 단축함과 동시에 층간 접착력을 향상시키며 신호전달의 저항을 최소화할 수 있도록 해, 고 신뢰성의 스택비아를 구비한 인쇄회로기판을 제공하는 효과가 있다.
다층 인쇄회로기판, 스택비아(stack via), 범프, 비아필링(via filling)

Description

범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법{Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure}
본 발명은 다층으로 구현되는 인쇄회로기판의 제조방법에 관한 것으로, 특히 다층기판의 적층방식을 범프 형성 방식과 비아 홀(via hole) 충진방식을 통해 구현함으로써 제조공정의 효율성을 증진하고 제품의 신뢰성을 증대할 수 있는 기술에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다. 이러한 인쇄회로기판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.
이러한 빌드업 기판(Build-up Board), 다층 PCB기판은 한 층씩 기판을 제조, 품질을 평가함으로써, 전체적인 다층 PCB기판의 수율을 높일 수 있고, 층간 배선을 정밀하게 연결함으로써, 고밀도 소형 PCB의 제작을 가능하게 한다.
이러한 빌드업 공정은 층과 층 사이에는 배선의 연결라인이 형성되며, 층과 층 사이에 비아 홀(via hole)을 통해 연결되게 된다. 이러한 비아 홀(via hole)을 형성하기 위해서는 기존의 기계적인 드릴 작업이 아닌 레이저를 이용하여 매우 미세한 지름을 구현할 수 있게 된다.
구체적으로 이러한 빌드업 기판(Build-up Board)의 비아 홀(via hole)을 형성하는 방법은 비아 위에 비아가 적층된 형태인 스택비아(stack via) 방식으로 구현되며, 이러한 스택비아의 형성은 인쇄회로기판의 회로설계를 용이하게 하고, 회로의 배선의 길이를 줄일 수 있어 전기적 작동능력을 향상시키며, 회로밀도를 높일 수 있어 다층 PCB 제작에 있어 매우 중요한 핵심기술로 여겨지고 있다. 스택비아의 형성을 위해서는 매우 정밀한 비아 홀(via hole) 간의 정렬이 필요하며, 또한 고밀도화를 위해 요구되는 회로 선 폭과 비아 홀(via hole)의 미세한 설계기준이 요구되어 가공에 어려움을 주고 있다.
이러한 스택비아를 형성하는 데에는 레이저 드릴링 기술을 이용하여 인쇄회로기판의 각 층을 구성하는 절연재료에 비아 홀(via hole)을 가공하여, 그 비아 홀을 금속성 페이스트로 충진시키는 방식으로 구현되어 왔다. 이후 구리 금속 포일을 절연재료 표면에 핫 프레스(hot press) 방식으로 라미네이션(lamination)하고, 포토레지스트를 이용한 패터닝 방식으로 회로를 형성하게 되면 한 개의 층이 완성된다. 이와 같은 방식으로 각각의 층을 형성한 후, 미세하게 이들의 위치를 정렬하 고, 다시 핫 프레스를 이용하여 라미네이션 하여 한 개의 빌드업 기판(Build-up Board)을 형성하게 된다. 즉 도 1a 및 도 1b를 참조하면, 절연재료(10)에 레이저 드릴을 이용해 비아 홀(11)을 가공하고(S 1), 상기 비아 홀에 도금층을 형성하고, 금속 페이스트를 충진한다(S 2). 이후 절연재료(10)의 상면에 회로패턴 형성을 위한 동박(13)을 형성하고(S 3), 상기 동박(13)을 가공해 회로패턴(14)를 형성하여 한 개의 층이 완성된다(S 3).
이후, 제2동적층판(13)과 제3 동적층판을 정렬하여 열 압착을 통해 스택비아를 구비한 빌드업 기판(Build-up Board)을 형성하게 된다(S 4~S 5).
그러나 이러한 다층 스택비아를 형성하기 위한 비아 홀의 가공은 미세 레이저 드릴을 이용하여 가공하게 되는데, 이 경우 각각의 층에 비아 홀을 별개로 형성을 해야 하는바, 비아 홀 형성의 작업시간이 매우 오래 소요되는 문제가 발생한다. 아울러 도전성 금속 페이스트를 충진하여 비아 홀의 전기적 신호를 전달하는 경우, 금속 페이스트의 높은 전기저항으로 인해 노이즈를 많이 포함하게 되는바, 고 신뢰성을 요하는 제품군에서는 이러한 제조방식이 적용되기 어려운 단점이 발생한다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 다층 기판의 적층에 있어서, 범프를 형성한 후에 적층 하는 방식으로 내층의 적층구조를 구현하고, 최외각층에는 비아 홀 가공을 통해 도금 충진하는 방식을 적용함으로써, 레이저 드릴 작업을 최소화하여 작업시간을 단축하는 한편, 층간 접합력을 향상시키며 신호전달 저항을 최소화할 수 있는 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법을 제공하는 데 있다.
상술한 과제를 해결하기 위한 본 발명에 따른 제조공정의 구성은 범프가 형성된 베이스층을 형성하는 1단계와 상기 베이스층 상에 범프층을 구비한 적어도 1 이상의 내층을 형성하는 2단계, 그리고 상기 내층의 상부에 비아 홀 충진방식으로 최외각베이스층을 형성하는 3단계를 포함하여 이루어지는 것을 특징으로 한다.
특히, 상술한 제조공정에 있어서, 상기 1단계는, 1a) 동박복합체 상에 범프패드층을 형성하는 단계; 1b) 상기 범프패드층 상에 시드(seed) 층을 형성하는 단계; 1c) 상기 시드층 상에 범프를 형성하는 단계; 를 포함하여 이루어질 수 있다. 이 경우, 상술한 상기 1c) 단계는, 감광성물질(DFR)을 패터닝하고, 도금방식으로 범프구조를 구현할 수 있다.
특히, 상술한 제조공정에 있어서, 상기 2단계는, 2a) 상기 베이스층 상에 절연층을 형성하는 단계; 2b) 상기 절연층상에 적어도 1 이상의 표면처리층을 형성하 는 단계; 2c) 상기 표면처리층을 패터닝하여 범프패드층을 형성하고 그 위에 범프를 형성하는 단계; 로 이루어지는 내층 형성단계가 적어도 1회 이상 반복되는 공정으로 이루어지는 것을 특징으로 하여 구성됨이 바람직하다.
이 경우, 상술한 상기 2b) 단계는, 상기 표면처리층을 합금 증착층, Cu 증착층, Cu 도금층으로 형성되는 것이 바람직하며, 특히 상기 합금 증착층의 경우 Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 적어도 2 이상의 금속의 합금으로 형성되는 것이 바람직하다.
또한, 상술한 제조공정에 있어서, 상기 3단계는, 3a) 상기 내층의 최상부층에 절연층과 동도금층으로 구현되는 최외각베이스층을 형성하는 단계; 와 3b) 상기 최외각베이스층과 베이스층에 비아 홀을 형성하는 단계; 3c) 상기 비아 홀을 충진하여 충진범프를 형성하는 단계; 3d) 상기 충진범프와 밀착된 동도금층에 회로패턴을 형성하는 단계; 를 포함하여 이루어지는 것이 바람직하다.
이 경우, 상술한 상기 3b) 단계는 레이저 드릴을 사용하여 비아 홀을 가공하는 단계로 구성될 수 있다.
또한, 상기 3c) 단계의 비아 홀 충진은 동도금 방식으로 수행되는 단계로 형성될 수 있다.
본 발명에 따르면, 다층기판의 적층(Stacking)에 있어서, 내층의 형성에는 범프를 형성하여 적층 하는 방식을 적용하고, 최외각층은 비아 홀 충진방식을 적용하여 제조공정을 단축함과 동시에 층간 접착력을 향상시키며 신호전달의 저항을 최 소화할 수 있도록 해, 고 신뢰성의 스택비아를 구비한 인쇄회로기판을 제공하는 효과가 있다.
특히, 내층 기판의 스택 비아 구조를 범프구조로 실현하되 횡단면이 직사각형 구조로 구현 가능한바, 동일 면적에 미세한 회로를 보다 정밀하고 많이 구현할 수 있게 되어 제품의 효율성을 높일 수 있는 장점도 구현된다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다.
도 2a 내지 도 2c를 참조하면, 도시된 도면은 본 발명에 따른 제조공정의 흐름도 및 공정도를 개략적으로 도시한 것이다.
본 발명은 크게 A. 범프가 형성된 베이스층을 형성하는 1단계와 B.상기 베이스층 상에 범프층을 구비한 적어도 1 이상의 내층을 형성하는 2단계, 그리고 C.상기 내층의 상부에 비아 홀 충진방식으로 최외각베이스층을 형성하는 3단계를 포함하여 이루어진다. 이 경우 내층은 범프를 통해 층간 연결을 구현하고, 최외각층은 비아 홀에 도금을 통한 충진범프를 통해 층간 연결을 구현할 수 있게 된다.
상기 1단계는, 기본적으로 동판 적층판(CCL; copper clad laminate)을 통해 베이스층을 구현한다. 상기 동박적층판은 절연층(110)의 양면에 동박층(120a, 120b)이 형성된 구조의 구조물을 적용할 수 있다(P 1). 이후, 상기 동박층(120a)를 패터닝하여 범프패드(120a')를 구현하고, 그 상부에 범프(130A)를 형성한다(P 2). 상기 범프(130A)의 형성방법은 다양한 방식으로 구현이 가능하나, 일반적으로는 감광성물질(DFR)을 통해 패턴을 구현하고, 상기 패턴 상에 도금을 수행하여 범프를 형성하고, 감광성 물질을 제거하는 공정으로 수행될 수 있다. 또한, 상기 범프(130A)를 형성하는 과정에서는 범프패드(120a')를 형성하고 그 상면에 시드층을 (121)을 형성한 후, 그 상부에 범프(130A)를 구현하며, 이후 플레쉬 에칭을 통해 시드층(121)을 제거하는 방식으로 구현될 수 있다. 시드층을 형성함으로 인해서 범프패드와 범프 간의 밀착력을 향상시킴과 동시에 범프패드의 손상을 방지할 수 있는 장점이 구현된다.
상기 2단계는, 상기 1단계에서 범프구조를 구비한 베이스층이 형성된 후, 상기 베이스 층상에 다수의 내층을 형성하는 공정으로 수행될 수 있다. 즉 베이스층 상에 형성되는 내층은 적어도 1 이상 구비될 수 있으며, 기본적으로 베이스층상의 범프(130A)에 절연물질로 함침 후, 새로운 범프패드와 그 상면에 범프를 형성하는 방식으로 형성될 수 있다. 구체적으로는 P 3단계에 도시된 것처럼, P 2단계에서 형성된 베이스층의 상면에 절연층(140A)을 형성하고, 이후 상기 절연층(140A)의 상면에 표면처리를 수행하여 표면처리층(150A)을 형성할 수 있다(P 4). 상기 표면처리층(150A)을 형성한 후, 포토레지스트를 이용한 패터닝 후, 노광/현상을 통해 범프패드(150A')를 형성한다(P 5). 이후, 상기 1단계와 마찬가지로 상기 범프패드(150A') 상면에 범프(130B)를 형성한다.
상기 표면처리층(150A)은 범프구조가 형성된 베이스층에 절연층을 형성하고, 그 상면에 스퍼터링과 도금 방식으로 층간 결합력을 높일 수 있도록 형성하는 처리를 수행하여 형성된 층을 의미한다. 본 일 실시예에서는 상기 베이스층 상면에 우선 합금증착층(151)을 스퍼터링 방식으로 형성하고, 이후 상기 합금 증착층(151)의 상면에 구리(Cu)를 스퍼터링하여 Cu증착층(152)을 형성한 후, 상기 Cu증착층(152)의 상면에 다시 Cu 도금층(153)을 도금을 통해 형성시킨다. 상기 합금증착층(151)은 이를 테면 에폭시 등의 절연층(140A)의 상부에 Cu를 스퍼터링(supttering)하기 위한 시드층 역할을 수행하며, Cu 증착층(152)과 더불어 범프와 범프 간 밀착력을 향상시키는 역할을 수행할 수 있게 된다.
이후 상기 표면처리층(150A)은 패터닝 작업을 거쳐 범프패드(150A')로 구현되게 되며, 상기 범프패드(150A')는 기본적으로 범프와 범프사이의 얼라인 먼트가 안 맞는 경우를 대비하여, 범프보다 더 넓은 면적으로 형성함이 바람직하다. 상기 표면처리층을 구현하는 합금증착층은 Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 적어도 2 이상의 금속의 합금이 적용될 수 있으며, 본 바람직한 일례에서는 Ni과 Cr의 합금을 사용할 수 있으며, 두께는 0.2㎛로 형성할 수 있다. 아울러 Cu 증착층은 0.2㎛, Cu 도금층은 20㎛로 형성될 수 있다.
상술한 바와 같이, 내층에 형성되는 표면처리층과 이를 이용해 형성하는 범프패드(150A'), 그리고 상기 범프패드(150A')의 상부에 형성하는 범프(130B)를 형성하는 구조로 하나의 내층을 형성하게 되며, 이후 이와 같은 과정을 반복적으로 수행하는 경우 상기 내층을 다수의 층으로 형성하여 범프간 연결구조로 연결된 다층기판의 내층을 형성할 수 있다.
즉, P 6단계에 도시된 것처럼, 형성된 내층에 다시 절연층(140B)를 형성하고, 절연층(140B)에 상술한 표면처리층을 재형성하고, 상기 재형성된 표면처리층을 패터닝하여 충진범프패드(150B')를 형성하고, 그 상부에 범프를 형성하는 과정을 반복수행하게 되면 다층으로 이루어진 복수의 내층을 형성할 수 있게 된다. 다만, 본 발명에서는 이를 단순화하여, 2개의 내층으로 이루어지는 예를 일 실시예로 설명하기로 하나, 본 발명이 이에 한정되지 않음은 자명하다 할 것이다.
본 발명에 따른 제3단계로서 상기 내층의 상부에 비아 홀 충진방식으로 최외각베이스층을 형성하는 단계는 기본적으로 다수의 내층의 형성이 완료된 경우, 가장 상부에 형성되는 내층의 상부에 최외각베이스층을 형성하고, 최초에 형성된 베이스층과 최외각베이스층을 동시 또는 순차로 비아 홀 가공을 수행하고, 이를 도금을 통해 충진함으로써, 층간 연결구조를 구현하게 된다.
구체적으로는, 상기 내층의 가장 상부의 층의 상면에 추후 비아 홀가공과 충진을 통한 연결을 위하여 표면처리층을 형성하고, 이를 패터닝하여 충진범프패드(150B')를 형성한다(P 7). 상기 충진범프패드(150B')는 상술한 범프패드(150A')와 동일한 방식과 구성을 구비하도록 형성함이 바람직하다. 이후, 상기 충진범프패드(150B')의 상면에 절연층(140C)을 재차 형성하고, 그 상부에 Cu 층(120c)을 형성하여 최외각베이스층을 형성한다(P 8).
이후, 상기 최외각베이스층(140C, 120c)과 최초의 동박적층체로 형성된 베이스층에 레이저 드릴을 통해 비아 홀(H)를 가공한다(P 9).
이후, 상기 비아 홀을 도금을 통해 충진하여 충진범프(160A)를 형성한다(P 10). 상기 충진범프는 최외각베이스층의 Cu 층(150)의 수평면과 동일한 높이를 가지는 높이까지 형성함이 바람직하다. 그리고 최외층의 Cu 층(120b, 120c)을 가공하여 회로패턴(120b', 120c')을 형성한다.
도 3은 상술한 제조공정에 의해 제조된 인쇄회로기판의 일례를 도시한 단면도이다. 도시된 바와 같이, 본 발명은 내부에 적어도 1 이상의 내층은 범프구조를 구비한 구조로 연결되며, 최외각의 베이스층과 최외각베이스층은 비아 홀 가공을 통한 충진범프를 구비하는 구조로 형성된다.
구체적으로는 내층(X1, X2)는 범프패드(150A')를 통해 강한 밀착력과 낮은 전기저항을 구현하는 구조로 연결된다. 특히 상기 내층의 범프(130A, 130B)는 직육면체의 단면을 가지는 구조로 형성되어, 동일 면적에 미세한 패턴을 더욱 많이 구현할 수 있게 되는 장점이 있다.
즉, 각 층간의 연결구조를 전체적으로 비아 홀을 통해 연결하기 위해, 상기 비아홀을 레이저로 가공하는 경우 기본적으로 비아 홀은 사다리꼴 형상을 구비하게 되는바, 전체적인 인쇄회로기판에 미세패턴을 집적화하는 데에 한계를 가지게 된다.
그러나 본 발명에서는 최외각베이스층은 비아홀가공을 하는 동시에, 내층의 층간 연결구조를 범프구조로 구현하며, 이로써 내층의 범프의 형상을 직사각형 형상으로 구현할 수 있게 되므로, 미세패턴의 집적화를 구현하는데 더욱 효율적인 장점이 있다. 특히, 내층을 단면이 직사각형인 범프로 형성하면서도 동시에 최외각베이스층은 비아 홀을 충진하는 방식으로 제조되어 전체적인 접착력을 높일 수 있게 된다.
또한, 상술한 바와 같이 특히 상기 범프패드(150A')와 충진범프패드(150B')는 표면처리층을 형성하여 가공한 구조로서, 합금 증착(spueete)층(151, 150a), Cu 증착층(152, 152a), Cu 도금층(153, 153a)의 적층구조로 구현됨이 바람직하다.
본 실시예에 따른 인쇄회로기판에서 상기 범프패드(150A')와 충진범프패드(150B')는 합금 증착층(151, 150a)은 0.2㎛, Cu 증착층(152, 152a)은 0.2㎛, Cu 도금층(153, 153a)은 20㎛ 로 구현될 수 있으며, 내층의 범프(130A, 130B)는 각각 70㎛로 구성될 수 있다. 특히, 상기 충진범프(160A, 160B)는 40~70㎛로 형성할 수 있으며, 최외곽의 회로패턴은 20㎛, 범프패드(120a')는 18㎛, 시드층은 1~3㎛의 구조로 형성할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1a 및 도 1b는 종래기술에 따른 다층 인쇄회로기판의 제조공정을 도시한 흐름도 및 공정도이다.
도 2a 내지 도 2c는 본 발명에 따른 일실시예로서 다층 인쇄회로기판의 제조공정을 도시한 흐름도 및 공정도이다.
도 3은 본 발명에 따른 제조공정에 의해 제조된 다층 인쇄회로기판의 구성을 도시한 단면도이다.

Claims (10)

  1. 동박층상에 시드층이 적층되는 구조의 제1범프패드 상에 마련되는 제1범프를 포함하는 제1절연층;
    상기 제1범프의 상면과 접촉하는 다층의 제2범프패드 상에 마련되는 제2범프를 포함하는 제2절연층;
    상기 제1범프패드의 상기 동박층의 하면과 접촉하는 제1충진범프를 포함하는 제3절연층; 및
    상기 제2범프의 상면과 접촉하는 충진범프패드와 상기 충진범프패드 상의 제2충진범프를 포함하는 제4절연층;을 포함하며,
    상기 제1범프패드 및 상기 제2범프패드는 상기 제1범프 및 상기 제2범프의 폭보다 넓은 폭을 가지며,
    상기 제1범프 및 상기 제 2범프의 단면의 형상은 직사각형이며,
    상기 제1충진범프 및 상기 제2충진범프의 단면의 형상은 사다리꼴인 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 제2범프패드는,
    상기 제1범프의 상면과 접촉하는 합금증착층;
    상기 합금증착층 상의 Cu증착층;
    상기 Cu증착층 상면에 Cu도금층;
    이 적층되는 인쇄회로기판.
  3. 청구항 2에 있어서,
    상기 합금 증착층은,
    Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 적어도 2 이상의 금속의 합금으로 형성되는 인쇄회로기판.
  4. 청구항 3에 있어서,
    상기 제1충진범프 및 상기 제2충진범프는 40㎛~70㎛인 인쇄회로기판.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제1절연층과 상기 제4절연층 사이에,
    상기 제2절연층과 동일한 구조의 절연층을 적어도 2 이상 더 포함하는 인쇄회로기판.
  6. 청구항 5에 있어서,
    상기 시드층은 1㎛~3㎛인 인쇄회로기판.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020090051143A 2009-06-09 2009-06-09 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법 KR101610327B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090051143A KR101610327B1 (ko) 2009-06-09 2009-06-09 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090051143A KR101610327B1 (ko) 2009-06-09 2009-06-09 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100132357A KR20100132357A (ko) 2010-12-17
KR101610327B1 true KR101610327B1 (ko) 2016-04-20

Family

ID=43508050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090051143A KR101610327B1 (ko) 2009-06-09 2009-06-09 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101610327B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142573A (ja) 2003-11-06 2005-06-02 Lg Electron Inc 多層印刷回路基板及びその製造方法
KR100861620B1 (ko) 2007-05-15 2008-10-07 삼성전기주식회사 인쇄회로기판의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142573A (ja) 2003-11-06 2005-06-02 Lg Electron Inc 多層印刷回路基板及びその製造方法
KR100861620B1 (ko) 2007-05-15 2008-10-07 삼성전기주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20100132357A (ko) 2010-12-17

Similar Documents

Publication Publication Date Title
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
KR101281410B1 (ko) 다층 배선기판
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
JP2008270532A (ja) インダクタ内蔵基板及びその製造方法
US20090224378A1 (en) Package structure with embedded die and method of fabricating the same
JP5261756B1 (ja) 多層配線基板
TWI414217B (zh) 嵌入式多層電路板及其製作方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP5141084B2 (ja) 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法
KR101619517B1 (ko) 범프비아를 구비한 다층인쇄회로기판
KR101610327B1 (ko) 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법
KR101003640B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR100895241B1 (ko) 패키지용 기판 제조방법
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP2008078573A (ja) 部品内蔵型多層プリント配線板
KR101093173B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
KR100827310B1 (ko) 인쇄회로기판 및 그 제조방법
CN101959374A (zh) 一种多层印制电路板的制造方法
KR20100028209A (ko) 인쇄회로기판
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 4