JP2002324975A - 多層プリント配線板及びその製造方法 - Google Patents

多層プリント配線板及びその製造方法

Info

Publication number
JP2002324975A
JP2002324975A JP2001127344A JP2001127344A JP2002324975A JP 2002324975 A JP2002324975 A JP 2002324975A JP 2001127344 A JP2001127344 A JP 2001127344A JP 2001127344 A JP2001127344 A JP 2001127344A JP 2002324975 A JP2002324975 A JP 2002324975A
Authority
JP
Japan
Prior art keywords
layer
via hole
conductor layer
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001127344A
Other languages
English (en)
Other versions
JP4934901B2 (ja
Inventor
Tetsuo Hamada
哲郎 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2001127344A priority Critical patent/JP4934901B2/ja
Publication of JP2002324975A publication Critical patent/JP2002324975A/ja
Application granted granted Critical
Publication of JP4934901B2 publication Critical patent/JP4934901B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】バイアホール形成後の導体層の厚みを、バイア
ホールの径や深さに係わらず常に一定にして、微細な配
線層が得られるようにした多層プリント配線板及びその
製造方法を提供することを目的とする。 【解決手段】絶縁基板11の両面に絶縁層13を介して
第1配線層12a及び12b、第2配線層14a及び1
4bが形成されており、第1配線層12a及び12bと
第2配線層14a及び14bとはバイアホール17aに
て電気的に接続され、第2配線層14a及び14bの表
面とバイアホール17aの上部がほぼ同一高さになって
いる。このことは、バイアホール17a形成後も第2導
体層の厚みはバイアホール形成前の厚みが維持され、第
2導体層をパターニング処理する際、微細な高密度の配
線層を形成できるという利点を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁基板上に絶縁
層を介して形成された各配線層がバイアホールにて電気
的に接続されてなる多層プリント配線板及びその製造方
法に関する。
【0002】
【従来の技術】近年、電子機器の小型化、薄形化が進
み、プリント配線板においても配線の高密度化もさるこ
とながら高信頼性が要求されている。そのため、配線層
間をバイアホールにて電気的に接続するフィルドビア構
造の多層プリント配線板の必要性が高まっている。導電
ペーストをバイアホール用穴に充填してバイアホールを
形成する方法は既に実用化されているが、小径バイアホ
ールに対してはバイアホール内に気泡を持ち込むことか
ら信頼性上問題であるとされている。従って、小径バイ
アホールに関しては、電解めっきを用いたバイアホール
形成技術が注目され実用化されつつある。
【0003】多層プリント配線板の一般的な製造工程と
しては、図3(a)〜(f)に示すように、まず、絶縁
基板61の両面に第1配線層62a及び62bを形成す
る(図3(a)参照)。次に、樹脂付き銅箔を積層して
絶縁層63及び第2導体層64を形成する(図3(b)
参照)。次に、第2導体層64の所定位置にバイアホー
ル用穴を形成するための開口部65を形成する(図3
(c)参照)。次に、開口部65より炭酸ガスレーザー
等を照射して絶縁層63にバイアホール用穴66を形成
する(図3(d)参照)。次に、無電解銅めっきにより
バイアホール用穴66内を導電化処理した後、電解銅め
っきによりバイアホール用穴66が完全に埋まるまでめ
っきを行ない、バイアホール67及び導体層68を形成
する(図3(e)参照)。さらに、第2導体層64及び
導体層68をサブトラクティブ法にてパターニング処理
し、絶縁基板61の両面に第2配線層64a及び配線層
68aからなる2層構造の第2配線層69aを、第2配
線層64b及び配線層68bからなる2層構造の第2配
線層69bをそれぞれ形成し、4層の多層プリント配線
板を得る(図3(f)参照)。
【0004】
【発明が解決しようとする課題】しかし、上記製造方法
ではバイアホール67を形成する際バイアホールの径や
深さによっても変わるが、第2導体層64上にもある厚
さの導体層68が形成される。これは、第2配線層が2
層構造になり、微細配線層形成の障害になるばかりでな
く、製造効率を落とすことになる。例えば、深さ65μ
mのバイアホール用穴を完全に埋めるのに、バイアホー
ル径80μmφで20μm厚、100μmφの時で30
μm厚の導体層68が第2導体層64上に形成される。
【0005】本発明は上記問題点に鑑み考案されたもの
で、バイアホール形成後の導体層の厚みを、バイアホー
ルの径や深さに係わらず常に一定にして、微細な配線層
が得られるようにした多層プリント配線板及びその製造
方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明に於いて上記課題
を解決するために、まず、請求項1においては、絶縁基
板上に絶縁層を介して配線層間がバイアホールにて電気
的に接続されてなるプリント配線板において、配線層の
表面とバイアホールの上部が同一高さになっていること
を特徴とする多層プリント配線板としたものである。
【0007】また、請求項2においては、少なくとも以
下の工程を備えていることを特徴とする請求項1記載の
多層プリント配線板の製造方法としたものである。 (a)絶縁基板上に銅箔からなる第1導体層を形成し、
パターニング処理して第1配線層を形成する工程。 (b)前記絶縁基板及び前記第1配線層上に絶縁層及び
銅箔からなる第2導体層を形成し、第2導体層上にバリ
アー層を形成する工程。 (c)前記絶縁層の所定位置に前記第2導体層及び前記
バリアー層を介してバイアホール用穴を形成する工程。 (d)前記バイアホール用穴内に無電解めっきにて薄膜
導体層を形成し、電解銅めっきにて前記バイアホール用
穴内にバイアホールを、前記バリアー層上に導体層を形
成する工程。 (e)前記バリアー層上に形成された前記導体層及び前
記バイアホールの上部をエッチング等で除去し、前記バ
イアホールの上面が第2配線層の表面と同一高さになる
まで除去する工程。 (f)前記バリアー層を除去し、前記第2導体層をパタ
ーニング処理して第2配線層を形成し、多層プリント配
線板を作製する工程。
【0008】
【発明の実施の形態】以下、本発明の実施の形態につき
説明する。本発明の多層プリント配線板は図1に示すよ
うに、絶縁基板11の両面に絶縁層13を介して第1配
線層12a及び12b、第2配線層14a及び14bが
形成されており、第1配線層12a及び12bと第2配
線層14a及び14bとはバイアホール17aにて電気
的に接続され、第2配線層14a及び14bの表面とバ
イアホール17aの上部がほぼ同一高さになっている。
このことは、バイアホール17a形成後も第2導体層の
厚みはバイアホール形成前の厚みが維持され、第2導体
層をパターニング処理する際、微細な高密度の配線層が
形成できるという利点を有する。
【0009】本発明の多層プリント配線板の作製法につ
いて説明する。まず、絶縁基板11の両面に第1導体層
を形成し、パターニング処理して、第1配線層12a及
び12bを作成する(図2(a)参照)。絶縁基板11
としては、リジット基板、フレキシブル基板、テープ状
のいずれでも良い。絶縁材料としては、エポキシ樹脂、
ビスマレイミドトリアジン樹脂、ポリイミド、ポリエス
テル、ポリエーテルエーテルケトン、液晶ポリマーが使
用でき、ガラス繊維、アラミド繊維を補強材として含む
材料が使用できる。導体層の形成は、あらかじめ銅箔が
積層された両面銅張り積層板あるいは片面銅張り積層板
の銅箔を導体層として使用できる。配線層の形成は、こ
こではサブトラクティブ法を使用したが、アディティブ
法等のいずれの方法でも良い。
【0010】次に、絶縁基板11、第1配線層12a及
び12b上に樹脂付き銅箔を高圧プレスで積層し、絶縁
層13及び第2導体層14を形成する。さらに、第2導
体層14上に銅以外の金属、例えば、ニッケルを電解め
っきにて所定厚形成し、バリアー層15を形成する(図
2(b)参照)。絶縁層13を形成している樹脂付き銅
箔の樹脂材料としては、上記絶縁基板と同様の材料を用
いることができるが、補強材にはガラス、アラミド等の
繊維ではなく粒状の無機フィラーを使用する方が、後に
バイアホール用穴を形成する際に穴の壁面からの繊維の
飛び出しがなく優れたバイアホール用穴品質が得られ
る。銅箔からなる第2導体層の厚みはいくらでも良い
が、配線層のパター密度からくる導体層のパターニング
性、導電性等を考慮して、最適の導体層厚を設定する必
要がある。
【0011】さらに、バリアー層15にはここではニッ
ケル被膜を適用したが、これに限定されるものではな
く、バリアー層上の銅からなる導体層及びバイアホール
の上部をエッチング除去する際のエッチング液に耐性を
示すものであればニッケル金属以外の材料も使用でき
る。さらに、バリアー層15の膜厚は、膜厚が厚いと後
にバリアー層を除去する場合、必要溶解量が大きくなる
分溶解ばらつきが大きくなり、その結果下地の導体層が
不均一に溶解され厚みがばらつく危険がある。よってバ
リアー層の厚さは0.5〜3μm程度が好ましい。
【0012】次に、バリアー層15及び第2配線層14
の所定位置に開口部16を形成し(図2(c)参照)、
さらに、開口部16より炭酸ガス、YAG、エキシマ等
のレーザーを照射し、絶縁層13にバイアホール用穴1
7を形成する(図2(d)参照)。バイアホール用穴1
7の形成にあたっては、ここでは、あらかじめバリアー
層15及び第2配線層14の所定位置に開口部16を形
成し、開口部16よりレーザーを照射し絶縁層13の穴
開け加工を行ない、バイアホール用穴17を形成した
が、バリアー層15及び第2配線層14より直接レーザ
ーを照射し穴開け加工し、バイアホール用穴を形成する
ことも可能である。
【0013】次に、バイアホール用穴17の低部、壁面
に残留した樹脂残差を除去するためのデスミア処理を行
ない、無電解銅めっきを行ないバイアホール用穴内に導
電性を付与した後、電解銅めっきを行ない、バイアホー
ル用穴17内にバイアホール17を、バリアー層15上
に導体層18を形成する(図2(e)参照)。ここで、
めっき液は硫酸銅めっき液がバイアホール用穴を埋める
のに最も適している。またレベリング性に優れた添加剤
を使用することがバイアホール用穴を埋めるのには有効
である。電解電流波形は直流またはパルスが適用でき
る。
【0014】次に、バリアー層上に形成された導体層1
8及びバイアホール17の上部をエッチングにて除去
し、バリアー層15を露出させ、バイアホール17の上
部が第2導体層の表面と同一高さになったバイアホール
17aを形成する(図2(f)参照)。導体層18及び
バイアホール17の上部の除去方法は、銅からなる導体
層及びバイアホールは溶解するがバリアー層は溶解しな
い、あるいは、銅からなる導体層の溶解速度に比べ極端
にバリアー金属の溶解速度が遅いようなエッチング液を
使用して行なう。例えば、バリアー層15にニッケル皮
膜を適用した場合、5%過酸化水素−10%硫酸水溶液
を用いて表面銅を溶解していくとバリアー層15上に形
成された導体層18は、バイアホール17の上部が一部
除去され、第2導体層表面とほぼ同一高さになった時点
で完全に除去されてバリアー層15が露出する。
【0015】次に、バリアー層15を弗化物−過酸化水
素系のエッチング液で除去し、第2導体層14をパター
ニング処理して第2配線層14aを形成して、フィルド
ビア構造を有する4層の多層プリント配線板100を得
ることができる(図2(g)参照)。この系統のエッチ
ング液は銅からなる第2導体層14への侵食が少ないた
め、第2導体層14を殆どエッチングすることなくバリ
アー層15の除去が可能である。また、第2配線層の形
成法としては、バリアー層15及び第2導体層14を同
時にパターニング処理して2層構造の第2配線層を形成
してもよいが、微細配線層の形成という観点では好まし
くない。さらに、絶縁層、バイアホール及び配線層形成
の工程を必要回数繰り返すことにより、所望のフィルド
ビア構造の多層プリント配線板を得ることができる。
【0016】
【実施例】以下実施例により本発明の4層ビルドアップ
プリント配線板の製造方法事例について説明する。ま
ず、ガラス−エポキシからなる絶縁基板11に銅箔から
なる導体層が積層された0.8mm厚のガラス−エポキ
シ両面銅張り積層板を用い、スルーホールを形成し、ス
ルーホール内をエポキシ樹脂にて孔埋めした後、銅箔か
らなる導体層をサブトラクティブ法によりパターニング
処理し、絶縁基板11の両面に第1配線層12a及び1
2bを形成した(図2(a)参照)。
【0017】次に、絶縁基板11、第1配線層12a及
び12b上に厚さ70μmのエポキシ系樹脂に12μm
厚の銅箔を貼り合わせた樹脂付き銅箔を高圧真空プレス
により積層し、絶縁基板11上に60μm厚の絶縁層1
3及び12μm厚の第2導体層14を形成した。さら
に、第2導体層14上にスルファミン酸ニッケル浴を用
いて電解ニッケルめっきを行ない、2μm厚のバリアー
層15を形成した(図2(b)参照)。
【0018】次に、バリアー層15上にレジストパター
ンを形成し、塩化第二鉄液を用いてバリアー層15及び
第2導体層14をエッチングして、150μmφの開口
部16を形成した(図2(c)参照)。
【0019】次に、開口部16より炭酸ガスレーザーを
照射し、絶縁層13の穴開け加工を行ない、100μm
φのバイアホール用穴17を形成した(図2(d)参
照)。
【0020】次に、過マンガン酸カリウムと水酸化ナト
リウムの混合溶液を用いてバイアホール用穴内のデスミ
ア処理を行なった後無電解銅めっきにて、バリアー層1
5上及びバイアホール用穴内に銅を析出させ、0.3μ
m厚の薄膜導体層を形成した(特に図示せず)。さら
に、硫酸銅めっき液を用いて、電解銅めっきを行ないバ
イアホール17及び導体層18を形成した(図2(e)
参照)。ここで、電解めっき液としては硫酸銅五水和物
220g/L、硫酸60g/L、添加剤はキューブライ
トVF(荏原ユージライト(株)製)を使用した。
【0021】次に、バリアー層15上の導体層18及び
バイアホール17の上部を5%過酸化水素−10%硫酸
のエッチング液を用いてバイアホール17の上部が第2
導体層14の表面と同一高さになるまでエッチングし、
導体層18を完全に除去し、バイアホール17aを形成
した(図2(f)参照)。
【0022】次に、バリアー層15を弗化物−過酸化水
素系のエッチング液で除去し、さらに、第2導体層14
上に感光層を形成し、露光、現像等の一連のパターニン
グ処理を行ってレジストパターンを形成し、塩化第二鉄
液で第2導体層14をエッチングして、線幅/間隙=4
0/40μmの第2配線層14a、14bを形成し、ソ
ルダーレジストを形成し、フィルドビア構造を有する4
層ビルドアップ多層プリント配線板100を得た。
【0023】
【発明の効果】本発明の多層プリント配線板は、配線層
表面とバイアホールの上部がほぼ同一高さになるように
しているので、バイアホールの径や深さに係わらずバイ
アホール形成後も導体層の厚さはバイアホール形成前の
厚さが維持されており、導体層の厚さを最適に設定する
ことにより、微細な配線層を形成でき、高密度化、高信
頼性に優れた多層プリント配線板を得ることができる。
従って、本発明は、ビルドアップ構造を有する高密度多
層配線板分野においては、優れた実用上の効果を発揮す
る。
【図面の簡単な説明】
【図1】本発明の多層プリント配線板の一実施例を示す
模式部分構成断面図である。
【図2】(a)〜(g)は、本発明の多層プリント配線
板の製造方法の一実施例を示す模式部分構成断面図であ
る。
【図3】(a)〜(f)は、従来の本発明の多層プリン
ト配線板の製造方法の一例を示す模式部分構成断面図で
ある。
【符号の説明】
11、61……絶縁基板 12a、12b、62a、62b……第1配線層 13、63……絶縁層 14、64……第2導体層 14a……第2配線層 15……バリアー層 16、65……開口部 17、66……バイアホール用穴 18、67……バイアホール 18a……高さ調整されたバイアホール 19、68……導体層 64a、64b……第2配線層 68a、68b……配線層 69a、69b……2層構造の第2配線層 100……多層プリント配線板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板上に絶縁層を介して配線層間がバ
    イアホールにて電気的に接続されてなるプリント配線板
    において、配線層の表面とバイアホールの上部が同一高
    さになっていることを特徴とする多層プリント配線板。
  2. 【請求項2】少なくとも以下の工程を備えていることを
    特徴とする請求項1記載の多層プリント配線板の製造方
    法。 (a)絶縁基板上に銅箔からなる第1導体層を形成し、
    パターニング処理して第1配線層を形成する工程。 (b)前記絶縁基材及び前記第1配線層上に絶縁層及び
    銅箔からなる第2導体層を形成し、前記第2導体層上に
    バリアー層を形成する工程。 (c)前記絶縁層の所定位置に前記第2導体層及び前記
    バリアー層を介してバイアホール用穴を形成する工程。 (d)前記バイアホール用穴内に無電解めっきにて薄膜
    導体層を形成し、電解銅めっきにて前記バイアホール用
    穴内にバイアホールを、前記バリアー層上に導体層を形
    成する工程。 (e)前記バリアー層上に形成された前記導体層及び前
    記バイアホールの上部をエッチング等で除去し、バイア
    ホールの上面が第2配線層の表面と同一高さになるまで
    除去する工程。 (f)前記バリアー層を除去し、前記第2導体層をパタ
    ーニング処理して第2配線層を形成し、多層プリント配
    線板を作製する工程。
JP2001127344A 2001-04-25 2001-04-25 多層プリント配線板及びその製造方法 Expired - Fee Related JP4934901B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001127344A JP4934901B2 (ja) 2001-04-25 2001-04-25 多層プリント配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001127344A JP4934901B2 (ja) 2001-04-25 2001-04-25 多層プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002324975A true JP2002324975A (ja) 2002-11-08
JP4934901B2 JP4934901B2 (ja) 2012-05-23

Family

ID=18976223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001127344A Expired - Fee Related JP4934901B2 (ja) 2001-04-25 2001-04-25 多層プリント配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4934901B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159330A (ja) * 2003-11-05 2005-06-16 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2006186059A (ja) * 2004-12-27 2006-07-13 Cmk Corp 多層プリント配線板及びその製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6182497A (ja) * 1984-09-28 1986-04-26 日立化成工業株式会社 印刷配線板の製造法
JPH05218645A (ja) * 1992-02-05 1993-08-27 Ngk Insulators Ltd 薄膜多層配線基板の製造方法
JPH07297548A (ja) * 1994-04-21 1995-11-10 Hitachi Chem Co Ltd 多層プリント配線板の製造法
JPH07336017A (ja) * 1994-06-08 1995-12-22 Hitachi Ltd 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
JPH09326556A (ja) * 1996-06-06 1997-12-16 Kyocera Corp 多層配線基板及びその製造方法
JPH10270850A (ja) * 1997-03-25 1998-10-09 Nippon Avionics Co Ltd ビルドアッププリント配線板およびその製造方法
JPH11145621A (ja) * 1997-11-04 1999-05-28 Sumitomo Metal Ind Ltd 多層配線基板とその製造方法
JPH11298141A (ja) * 1998-04-08 1999-10-29 Hitachi Ltd 電子装置の製造方法
JP2000068651A (ja) * 1998-08-25 2000-03-03 Nippon Riironaaru Kk 充填されたブラインドビアホールを有するビルドアッププリント配線板の製造方法
JP2000087292A (ja) * 1998-09-14 2000-03-28 Ibiden Co Ltd 電気めっき方法、電気めっきによる回路板及びプリント配線板の製造方法、並びに銅被膜からなる回路を有する回路板及び銅被膜からなる配線を有するプリント配線板
JP2000353871A (ja) * 1999-06-11 2000-12-19 Nec Corp プリント配線板及びその製造方法
JP2001102753A (ja) * 1999-09-29 2001-04-13 Nippon Multi Kk 多層基板製造方法
JP2001111189A (ja) * 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6182497A (ja) * 1984-09-28 1986-04-26 日立化成工業株式会社 印刷配線板の製造法
JPH05218645A (ja) * 1992-02-05 1993-08-27 Ngk Insulators Ltd 薄膜多層配線基板の製造方法
JPH07297548A (ja) * 1994-04-21 1995-11-10 Hitachi Chem Co Ltd 多層プリント配線板の製造法
JPH07336017A (ja) * 1994-06-08 1995-12-22 Hitachi Ltd 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
JPH09326556A (ja) * 1996-06-06 1997-12-16 Kyocera Corp 多層配線基板及びその製造方法
JPH10270850A (ja) * 1997-03-25 1998-10-09 Nippon Avionics Co Ltd ビルドアッププリント配線板およびその製造方法
JPH11145621A (ja) * 1997-11-04 1999-05-28 Sumitomo Metal Ind Ltd 多層配線基板とその製造方法
JPH11298141A (ja) * 1998-04-08 1999-10-29 Hitachi Ltd 電子装置の製造方法
JP2000068651A (ja) * 1998-08-25 2000-03-03 Nippon Riironaaru Kk 充填されたブラインドビアホールを有するビルドアッププリント配線板の製造方法
JP2000087292A (ja) * 1998-09-14 2000-03-28 Ibiden Co Ltd 電気めっき方法、電気めっきによる回路板及びプリント配線板の製造方法、並びに銅被膜からなる回路を有する回路板及び銅被膜からなる配線を有するプリント配線板
JP2000353871A (ja) * 1999-06-11 2000-12-19 Nec Corp プリント配線板及びその製造方法
JP2001102753A (ja) * 1999-09-29 2001-04-13 Nippon Multi Kk 多層基板製造方法
JP2001111189A (ja) * 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159330A (ja) * 2003-11-05 2005-06-16 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2006186059A (ja) * 2004-12-27 2006-07-13 Cmk Corp 多層プリント配線板及びその製造方法

Also Published As

Publication number Publication date
JP4934901B2 (ja) 2012-05-23

Similar Documents

Publication Publication Date Title
JP3807312B2 (ja) プリント基板とその製造方法
JP4032712B2 (ja) プリント配線板の製造方法
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
JP4934901B2 (ja) 多層プリント配線板及びその製造方法
JP2009041112A (ja) 銅のエッチング液およびそれを用いたプリント配線板の製造方法
KR100754061B1 (ko) 인쇄회로기판의 제조방법
JP4045120B2 (ja) 多層プリント配線板とその製造方法
JP3928392B2 (ja) プリント配線板の製造方法
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板
JP2005333050A (ja) プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
JP2007095910A (ja) 配線基板の製造方法
JPH0946042A (ja) プリント配線板における回路形成方法
JP2007173683A (ja) プリント配線板の製造方法及びプリント配線板並びにめっき・エッチング・研磨処理装置
JP2015222805A (ja) 印刷配線板およびその製造方法
JP2002359468A (ja) フィルドビア構造を有する多層プリント配線板及びその製造方法
JP2003017848A (ja) フィルドビア構造を有する多層プリント配線板の製造方法
JP2005311244A (ja) 部分多層配線板およびその製造方法
JP2016127251A (ja) 印刷配線板およびその製造方法
JP3881528B2 (ja) 配線基板およびその製造方法
JP2004128053A (ja) 多層プリント配線板の製造方法
JP2002266087A (ja) 銅のエッチング液およびそれを用いたプリント配線板の製造方法
JP4051923B2 (ja) ビルドアップ多層プリント配線板の製造方法
JP3792544B2 (ja) 配線基板の製造方法
JP2007115993A (ja) プリント配線板、プリント配線板の製造方法及び多層プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees