KR100623882B1

KR100623882B1 - 연성회로기판 패터닝 방법

Info

Publication number: KR100623882B1
Application number: KR1020050054172A
Authority: KR
Inventors: 이유용; 양윤홍
Original assignee: 디케이 유아이엘 주식회사
Priority date: 2005-06-22
Filing date: 2005-06-22
Publication date: 2006-09-19

Abstract

본 발명은 무전해 도금층을 부여한 후 곧바로 패터닝 공정을 취하여, 즉 부분 금속도금층을 부여하기 이전에 패터닝 과정을 진행토록 하여 균일하고 얇은 두께를 유지하고 있는 상부 금속박막층 및 하부 금속박막층에 보다 정교하고 정밀한 상부 패턴 및 하부 패턴을 구현할 수 있도록 하며, 아울러 무전해 도금층을 부여한 후 곧바로 패터닝 공정을 취하면서 부분 마스킹부의 제공에 이은 비아홀을 포함한 오픈영역에 부분 금속도금층을 형성하여 신뢰성 및 정교성을 크게 향상시킬 수 있는 연성회로기판 패터닝 방법에 관한 것이다.

Description

연성회로기판 패터닝 방법{METHOD FOR PATTERNING FLEXIBLE PRINTED CIRCUIT BOARD}

도 1a 및 도 1b는 종래 기술의 일 예에 따른 연성회로기판 패터닝 방법을 나타내는 공정도.

도 2a 및 도 2b는 종래 기술의 다른 예에 따른 연성회로기판 패터닝 방법을 나타내는 공정도.

도 3a 및 도 3b는 본 발명의 제 1 실시예에 따른 연성회로기판 패터닝 방법을 나타내는 공정도.

도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 연성회로기판 패터닝 방법을 나타내는 공정도.

※ 도면의 주요 부분에 대한 부호의 설명 ※

도 1a 및 도 1b에 관련된 도면의 주요 부분에 대한 부호의 설명

B : 베이스 필름 V : 비아홀

11 : 상부 금속박막층 12 : 하부 금속박막층

10 : 금속박막적층필름 21 : 무전해 도금층

22 : 금속 도금층 11a : 상부 패턴

12a : 하부 패턴 23 : 상부 커버레이층

24 : 하부 커버레이층

도 2a 및 도 2b에 관련된 도면의 주요 부분에 대한 부호의 설명

B : 베이스 필름 BM : 부분 마스킹부

C : 오픈영역 V : 비아홀

31 : 상부 금속박막층 32 : 하부 금속박막층

30 : 금속박막적층필름 41 : 무전해 도금층

42 : 부분 금속도금층 31a : 상부 패턴

32a : 하부 패턴 45 : 상부 커버레이층

46 : 하부 커버레이층 D : 단차

도 3a 및 도 3b에 관련된 도면의 주요 부분에 대한 부호의 설명

B : 베이스 필름 BM : 부분 마스킹부

C : 오픈영역 V : 비아홀

51 : 상부 금속박막층 52 : 하부 금속박막층

50 : 금속박막적층필름 61 : 무전해 도금층

62 : 부분 금속도금층 51a : 상부 패턴

52a : 하부 패턴 65 : 상부 커버레이층

66 : 하부 커버레이층

도 4a 내지 도 4c에 관련된 도면의 주요 부분에 대한 부호의 설명

BM : 부분 마스킹부 C : 오픈영역

CB : 중간 베이스 필름 CP : 중간 패턴

CC : 중간 커버레이층 CF : 중간 FPCB

V : 비아홀 71 : 상부 금속박막층

71b : 상부 베이스 필름 72 : 제 1 외곽 금속박막적층필름

73 : 하부 금속박막층 73b : 하부 베이스 필름

74 : 제 2 외곽 금속박막적층필름 81 : 무전해 도금층

71a : 상부 패턴 73a : 하부 패턴

82 : 부분 금속도금층 91 : 상부 커버레이층

92 : 하부 커버레이층

본 발명은 연성회로기판 패터닝 방법에 관한 것으로, 더욱 상세하게는 상부 금속박막층 및 하부 금속박막층에 보다 정교하고 정밀한 상부 패턴 및 하부 패턴을 구현할 수 있도록 무전해 도금층을 부여한 후 곧바로 패터닝 공정을 취하면서 부분 마스킹부의 제공에 이은 비아홀을 포함한 오픈영역에 부분 금속도금층을 형성토록 한 연성회로기판 패터닝 방법에 관한 것이다.

일반적으로 연성회로기판(Flexible Printed Circut Board)은 절연성의 베이스 필름(Base Film; PolyImide Film 또는 Polyester Film))에 금속박막층(예를 들면 Cu 박막층)을 증착시킨 금속박막적층필름[동박적층필름; Copper Clad Laminate(CCL) Film]을 패턴닝하여 휴대단말기, 노트북, 캠코더 등의 메인 회로기판과 LCD 모듈 상호간을 연결하는데 활용되며, 특히 메인 회로기판과 LCD 모듈 상호간의 연결부위인 힌지 부분에서의 유연성을 최대한 발휘할 수 있도록 하는 핵심 부품소자로 이용되고 있다.

최근 들어, 휴대단말기 등은 각종 게임기능, 네비게이션 기능, MP3기능, 무선 TV 시청 등과 같은 다양한 프로그램 및 컨텐츠의 활용에 기인하여 데이터의 전송량이 기하급수적으로 증가하고 있고, 이에 따라 연성회로기판의 집적화에 대한 필요성은 상대적으로 이슈화되고 있는 실정이다.

또한, 연성회로기판은 우수한 굴곡성 및 유연성을 지니고 있어 PCB의 기능을 수행하면서 인접하지 않은 두 개의 회로나 부품을 자유롭게 연결할 수 있는 기능으로 전자기기뿐만 아니라 일반 산업기계 등에도 폭넓게 사용되고 있다.

도 1a 및 도 1b는 종래 기술의 일 예에 따른 연성회로기판 패터닝 방법을 나타내는 공정도이다.

종래 기술의 일 예에 따른 연성회로기판 패터닝 방법은 도 1a 및 도 1b에 도시된 바와 같이, 먼저 베이스 필름(B)을 사이에 두고 상부 금속박막층(11) 및 하부 금속박막층(12)으로 씌워진 금속박막적층필름(10)을 준비하고(S11), 이 금속박막적층필름(10)에 비아홀(Via Hole; V)을 뚫어준다(S12).

베이스 필름(Base Film; B)은 절연성의 PolyImide Film 또는 Polyester Film일 수 있고, 상부 금속박막층(11) 및 하부 금속박막층(12)은 Cu 박막층일 수 있으며, 결국 금속박막적층필름(10)은 동박적층필름(Copper Clad Laminate Film)이라 할 수 있다.

이어서, 비아홀(V)을 비롯한 상부 금속박막층(11) 및 하부 금속박막층(12)에 무전해 도금층(21)을 부여한 후(S13) 다시 금속 도금층(22)을 부여한다(S14).

연성회로기판은 기본적으로 절연성의 베이스 필름(B)을 사이에 두고 상부 금속박막층(11) 및 하부 금속박막층(12)이 적층되는 구조로 이루어지므로 이 상부 금속박막층(11)과 하부 금속박막층(12)을 통전시킬 수 있어야 한다.

따라서, 금속박막적층필름(10)에 비아홀(V)을 뚫은 후 금속 도금층(22)을 제 공할 수 있어야 하는데, 베이스 필름(B)이 절연성이기 때문에 일차로 무전해 도금층(21)을 부여한 후 이차로 전해도금하여 금속 도금층(22)을 부여하게 된다.

다음으로, 상부 금속박막층(11) 및 하부 금속박막층(12)을 패터닝하여 상부 패턴(11a) 및 하부 패턴(12a)을 제공하여 완성한다((S15).

상부 금속박막층(11) 및 하부 금속박막층(12)의 패터닝은 감광성 필름을 이용하거나 감광성 액을 도포한 후 노광, 현상, 에칭 및 박리하여 이루어질 수 있고, 이와 같은 패터닝 과정에 의한 상부 패턴(11a) 및 하부 패턴(12a)을 완성한 다음에는 후 공정 중의 하나로서 상부 커버레이층(23) 및 하부 커버레이층(24)으로 씌워 보호될 수 있도록 한다(S16).

그런데, 종래 기술의 일 예에 따른 연성회로기판 패터닝 방법은 상부 금속박막층(11)과 하부 금속박막층(12)을 전기적으로 연결하기 위하여 비아홀(V)에 무전해 도금층(21)을 부여한 후 전체적으로 금속 도금층(22)을 씌우므로 그 두께가 상대적으로 두꺼워져 패터닝 과정시 정교한 패턴(Fine Pattern)을 구현하기가 어렵고 단일의 러프(Rough)한 상부 패턴(11a) 및 하부 패턴(12a)을 양산할 수밖에 없어 패턴의 집적화에 대한 요구를 충족시키지 못하는 단점이 있었다.

도 2a 및 도 2b는 종래 기술의 다른 예에 따른 연성회로기판 패터닝 방법을 나타내는 공정도이다.

종래 기술의 다른 예에 따른 연성회로기판 패터닝 방법은 도 2a 및 도 2b에 도시된 바와 같이, 먼저 베이스 필름(B)을 사이에 두고 상부 금속박막층(31) 및 하 부 금속박막층(32)으로 씌워진 금속박막적층필름(30)을 준비하고(S21), 이 금속박막적층필름(30)에 비아홀(V)을 뚫어준다(S22).

이어서, 비아홀(V)을 비롯한 상부 금속박막층(31) 및 하부 금속박막층(32)에 무전해 도금층(41)을 부여한 후(S23) 비아홀(V) 주변의 오픈영역(C)을 부분적으로 제외한 상부 금속박막층(31) 및 하부 금속박막층(32)에 부분 마스킹부(BM)를 부여한다(S24).

그리고, 비아홀(V)을 비롯한 그 주변의 오픈영역(C)을 전해도금하여 부분 금속도금층(42)을 부여하고(S25), 다시 부분 마스킹부(BM)를 박리시킨 후(S26), 상부 금속박막층(31) 및 하부 금속박막층(32)을 패터닝하여 상부 패턴(Upper Pattern; 31a) 및 하부 패턴(Under Pattern; 32a)을 제공한다(S27).

이때, 상부 금속박막층(31) 및 하부 금속박막층(32)의 패터닝은 감광성 필름을 이용하거나 감광성 액을 도포한 후 노광, 현상, 에칭 및 박리 공정을 통하여 이루어질 수 있고, 이와 같은 패터닝 과정에 의한 상부 패턴(31a) 및 하부 패턴(32a)을 완성한 다음에는 후 공정 중의 하나인 상부 커버레이층(45) 및 하부 커버레이층(46)을 씌워 보호될 수 있도록 한다(S28).

그런데, 종래 기술의 다른 예에 따른 연성회로기판 패터닝 방법은 상부 패턴(31a) 및 하부 패턴(32a)으로 집적화는 가능하나 상부 금속박막층(31) 및 하부 금속박막층(32)의 두께와 부분 금속도금층(42)의 두께가 서로 다르게 나타나는 부분, 즉 단차(D)가 발생한 부분에서의 패터닝 공정이 매우 까다롭고 어려워(두께 차이로 인하여 각각 다른 비율의 노광량이나 현상압력 또는 에칭압력이 필요함) 정교한 패 턴구현을 할 수 없는 단점이 있었다.

이에, 본 발명은 상기 단점을 개선하기 위하여 안출된 것으로, 그 목적으로 하는 바는 상부 금속박막층 및 하부 금속박막층에 보다 정교한 상부 패턴 및 하부 패턴을 구현할 수 있도록 무전해 도금층을 부여한 후 곧바로 패터닝 공정을 취하면서 부분 마스킹부의 제공에 이은 비아홀을 포함한 오픈영역에서의 부분 금속도금층을 형성할 수 있도록 하여 신뢰성을 현격히 높이면서 불량률을 크게 낮출 수 있는 연성회로기판 패터닝 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명은,

베이스 필름을 사이에 두고 상부 금속박막층 및 하부 금속박막층으로 씌워진 금속박막적층필름을 준비하는 스텝,

상기 금속박막적층필름에 비아홀을 뚫는 스텝,

상기 비아홀을 비롯한 상기 상부 금속박막층 및 하부 금속박막층에 무전해 도금층을 부여하는 스텝,

상기 상부 금속박막층 및 하부 금속박막층을 패터닝하여 상부 패턴 및 하부 패턴을 부여하는 스텝,

상기 비아홀 주변의 오픈영역을 부분적으로 제외한 상기 상부 패턴 및 하부 패턴에 부분 마스킹부를 부여하는 스텝,

상기 오픈영역을 비롯한 비아홀 내부에 부분 금속도금층을 부여하는 스텝,

상기 부분 마스킹부를 박리하는 스텝을 포함하여 이루어지는 것을 그 기술적 방법상의 기본 특징으로 한다.

상기 목적을 달성하기 위한 본 발명은,

중간 베이스 필름에 중간 패턴이 구현되어 중간 커버레이층으로 씌워진 중간 FPCB을 준비하는 스텝,

상기 중간 FPCB를 사이에 두고 상부 베이스 필름에 상부 금속박막층이 씌워진 제 1 외곽 금속박막적층필름과 하부 베이스 필름에 하부 베이스 필름에 하부 금속박막층이 씌워진 제 2 외곽 금속박막적층필름을 위치시키는 스텝,

상기 제 1 외곽 금속박막적층필름, 중간 FPCB 및 제 2 외곽 금속박막적층필름에 비아홀을 뚫는 스텝,

상기 부분 마스킹부를 박리하는 스텝을 포함하여 이루어지는 것을 그 기술적 방법상의 다음 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명하기로 하고, 이들 실시예를 통하여 본 발명의 목적, 특징 및 이점들을 보다 더 잘 이해할 수 있게 된다.

도 3a 및 도 3b는 본 발명의 제 1 실시예에 따른 연성회로기판 패터닝 방법을 나타내는 공정도이다.

본 발명에 따른 연성회로기판 패터닝 방법은 도 3에 도시된 바와 같이, 먼저 베이스 필름(B)을 사이에 두고 상부 금속박막층(51) 및 하부 금속박막층(52)으로 씌워진 금속박막적층필름(50)을 준비하고(S31), 이 금속박막적층필름(50)에 비아홀(V)을 뚫어준다(S32).

베이스 필름(Base Film; B)은 절연성의 PolyImide Film 또는 Polyester Film일 수 있고, 상부 금속박막층(51) 및 하부 금속박막층(52)은 Cu 박막층일 수 있으며, 결국 금속박막적층필름(50)은 동박적층필름(Copper Clad Laminate Film)이라는 CCL Film을 이용할 수 있을 것이며, 본 발명에서는 이들 재질에는 크게 제한되지 않는 것으로 한다.

이어서, 비아홀(V)을 비롯한 상부 금속박막층(51) 및 하부 금속박막층(52)에 무전해 도금층(61)을 부여하고(S33), 곧바로 상부 금속박막층(51) 및 하부 금속박막층(52)을 패터닝하여 상부 패턴(51a) 및 하부 패턴(52a)을 부여한다(S34).

무전해 도금층[61; 무전해 도금에 의하여 제공된 무전해 도금층(61)은 수 Å 이하의 두께를 가짐]을 부여한 후 곧바로 패터닝 공정을 취함으로써, 즉 부분 금속도금층(62)을 부여하기 이전에 패터닝 과정을 진행함으로써 균일하고 얇은 두께를 유지하고 있는 상부 금속박막층(51) 및 하부 금속박막층(52)에 보다 정교하고 정밀한 상부 패턴(51a) 및 하부 패턴(52a)을 구현할 수 있게 되고, 이 점이 바로 본 발명의 제 1 실시예의 주요 기술이 된다.

이후, 비아홀(V) 주변의 오픈영역(C)을 부분적으로 제외한 상부 패턴(51a) 및 하부 패턴(52a)에 부분 마스킹부(BM; 감광성 필름 또는 감광액을 도포한 후 노광, 현상으로 부분 마스킹부를 제공할 수도 있으며, 아크릴계 또는 에폭시계 점착제가 도포되어 부분적으로 오픈된 합성수지 시트로도 제공할 수 있음)를 부여하면서(S35) 오픈영역(C)을 비롯한 비아홀(V) 내부에 부분 금속도금층(62)을 제공하고(S36), 다시 부분 마스킹부(BM)를 박리한 다음(S37), 후 공정 중의 하나인 상부 커버레이층(65) 및 하부 커버레이층(66)으로 상부 패턴(51a) 및 하부 패턴(52a)을 씌워 보호할 수 있도록 한다(S38).

이때, 패터닝 과정을 완료한 다음의 후 공정은 다양하게 변화될 수 있는 것이며, 예를 들어 미 도시된 커넥터 단자를 형성하기 위하여 금, 은 주석 도금을 취한 후 상부 커버레이층(65) 및 하부 커버레이층(66)으로 상부 패턴(51a) 및 하부 패턴(52a)을 각각 씌워 연성회로기판을 완성할 수 있을 것이며, 이러한 후 공정의 변화는 자유롭게 선택할 수 있음은 물론이다.

도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 연성회로기판 패터닝 방법을 나타내는 공정도이다.

본 발명의 제 2 실시예에 따른 연성회로기판 패터닝 방법은 복층의 연성회로기판을 만들기 위한 것으로 도 4a 내지 도 4c에서는 중간 FPCB(CF) 하나만을 제시하고 있지만 그 이상의 층수도 제작할 수 있음은 물론이다.

더욱 구체적으로, 본 발명의 제 2 실시예에 따른 연성회로기판은 도 4a 내지 도 4c에 도시된 바와 같이 중간 베이스 필름(CB)에 중간 패턴(CP)이 구현되어 중간 커버레이층(CC; 커버레이층은 절연필름이나 절연잉크로 제작될 수 있음)으로 씌워진 중간 FPCB(CF)을 미리 준비하고(S41), 이 중간 FPCB(CF)를 사이에 두고 상부 베이스 필름(71b)에 상부 금속박막층(71)이 씌워진 제 1 외곽 금속박막적층필름(72)과 하부 베이스 필름(73b)에 하부 금속박막층(73)이 씌워진 제 2 외곽 금속박막적층필름(74)을 위치시킨다(S42).

그리고, 제 1 외곽 금속박막적층필름(72), 중간 FPCB(CF) 및 제 2 외곽 금속박막적층필름(74)에 비아홀(V)을 뚫어주고(S43), 이 비아홀(V)을 비롯한 상부 금속박막층(71) 및 하부 금속박막층(73)에 무전해 도금층(81)을 부여하면서(S44) 상부 금속박막층(71) 및 하부 금속박막층(73)을 패터닝하여 상부 패턴(71a) 및 하부 패턴(73a)을 제작한다(S45).

무전해 도금층(81; 무전해 도금에 의하여 제공된 무전해 도금층(81)은 수 Å 이하의 두께를 가짐)을 부여한 후 곧바로 패터닝 공정을 취함으로써, 즉 부분 금속도금층(82)을 부여하기 이전에 패터닝 과정을 진행함으로써 균일하고 얇은 두께를 유지하고 있는 상부 금속박막층(71) 및 하부 금속박막층(73)에 보다 정교하고 정밀한 상부 패턴(71a) 및 하부 패턴(73a)을 구현할 수 있게 되고, 이 점이 바로 본 발명의 제 2 실시예의 주요 기술이 된다.

이후, 비아홀(V) 주변의 오픈영역(C)을 부분적으로 제외한 상부 패턴(71a) 및 하부 패턴(73a)에 부분 마스킹부(BM)를 부여하고(S46), 오픈영역(C)을 비롯한 비아홀(V) 내부에 부분 금속도금층(82)을 제공한 후(S47) 부분 마스킹부(BM)를 박리하고(S48), 이와 같은 패터닝 과정에 의한 상부 패턴(71a) 및 하부 패턴(73a)을 완성한 다음에는 후 공정 중의 하나인 상부 커버레이층(45) 및 하부 커버레이층(46)을 씌워 보호될 수 있도록 한다(S49).

상기한 바와 같이 본 발명에 따른 연성회로기판 패터닝 방법은 무전해 도금층을 부여한 후 곧바로 패터닝 공정을 취함으로써, 즉 부분 금속도금층을 부여하기 이전에 패터닝 과정을 진행함으로써 균일하고 얇은 두께를 유지하고 있는 상부 금속박막층 및 하부 금속박막층에 보다 정교하고 정밀한 상부 패턴 및 하부 패턴을 구현할 수 있게 되고, 아울러 무전해 도금층을 부여한 후 곧바로 패터닝 공정을 취하면서 부분 마스킹부의 제공에 이은 비아홀을 포함한 오픈영역에 부분 금속도금층을 형성하여 신뢰성 및 정교성을 크게 향상시킬 수 있을 뿐만 아니라 불량률을 현저히 줄일 수 있는 탁월한 효과가 있다.

이상 본 발명의 목적, 구성 및 작용효과를 통하여 알 수 있듯이 본 발명은 상부 금속박막층 및 하부 금속박막층에 보다 정교하고 정밀한 상부 패턴 및 하부 패턴을 구현할 수 있도록 무전해 도금층을 부여한 후 곧바로 패터닝 공정을 취하면서 부분 마스킹부의 제공에 이은 비아홀을 포함한 오픈영역에서의 부분 금속도금층을 형성토록 하는 것을 가장 큰 핵심 기술로 하고, 기타 변화 가능한 공정 및 구성들은 다양한 경우의 수(예를 들어 중간 FPCB 하나만을 제시하고 있지만 그 이상의 층수도 제작할 수 있는 경우의 수)로서 이해될 수 있으며, 본 발명에서는 이러한 변화 가능한 경우의 수를 모두 포함하며 특허청구범위의 해석 또한 이에 준하는 것으로 한다.

Claims

베이스 필름(B)을 사이에 두고 상부 금속박막층(51) 및 하부 금속박막층(52)으로 씌워진 금속박막적층필름(50)을 준비하는 스텝(S31),

상기 금속박막적층필름(50)에 비아홀(V)을 뚫는 스텝(S32),

상기 비아홀(V)을 비롯한 상기 상부 금속박막층(51) 및 하부 금속박막층(52)에 무전해 도금층(61)을 부여하는 스텝(S33),

상기 상부 금속박막층(51) 및 하부 금속박막층(52)을 패터닝하여 상부 패턴(51a) 및 하부 패턴(52a)을 부여하는 스텝(S34),

상기 비아홀(V) 주변의 오픈영역(C)을 부분적으로 제외한 상기 상부 패턴(51a) 및 하부 패턴(52a)에 부분 마스킹부(BM)를 부여하는 스텝(S35),

상기 오픈영역(C)을 비롯한 비아홀(V) 내부에 부분 금속도금층(62)을 부여하는 스텝(S36),

상기 부분 마스킹부(BM)를 박리하는 스텝(S37)을 포함하여 이루어진 연성회로기판 패터닝 방법.
중간 베이스 필름(CB)에 중간 패턴(CP)이 구현되어 중간 커버레이층(CC)으로 씌워진 중간 FPCB(CF)을 준비하는 스텝(S41),

상기 중간 FPCB(CF)를 사이에 두고 상부 베이스 필름(71b)에 상부 금속박막층(71)이 씌워진 제 1 외곽 금속박막적층필름(72)과 하부 베이스 필름(73b)에 하부 금속박막층(73)이 씌워진 제 2 외곽 금속박막적층필름(74)을 위치시키는 스텝(S42),

상기 제 1 외곽 금속박막적층필름(72), 중간 FPCB(CF) 및 제 2 외곽 금속박막적층필름(74)에 비아홀(V)을 뚫는 스텝(S43),

상기 비아홀(V)을 비롯한 상기 상부 금속박막층(71) 및 하부 금속박막층(73)에 무전해 도금층(81)을 부여하는 스텝(S44),

상기 상부 금속박막층(71) 및 하부 금속박막층(73)을 패터닝하여 상부 패턴(71a) 및 하부 패턴(73a)을 부여하는 스텝(S45),

상기 비아홀(V) 주변의 오픈영역(C)을 부분적으로 제외한 상기 상부 패턴(71a) 및 하부 패턴(73a)에 부분 마스킹부(BM)를 부여하는 스텝(S46),

상기 오픈영역(C)을 비롯한 비아홀(V) 내부에 부분 금속도금층(82)을 부여하는 스텝(S47),

상기 부분 마스킹부(BM)를 박리하는 스텝(S48)을 포함하여 이루어진 연성회로기판 패터닝 방법.