CN107734879B - 线路板的制作方法 - Google Patents

Abstract

本发明提供一种线路板的制作方法。将配置有多个接垫的电子元件置入基板与粘着层接合所形成的容置凹槽中。形成覆盖接垫、电子元件、粘着层及基板的介电层，并蚀刻介电层以暴露接垫的上表面。接着，形成复合材料层以覆盖接垫及介电层，复合材料层由下而上依序包括可镀介电层、导电高分子层及抗镀层。之后，于复合材料层中形成多个开孔，以暴露部分接垫及部分介电层。于开孔的底部及由可镀介电层与导电高分子层所构成的部分侧壁上形成与导电高分子层连接的金属层。于开孔中形成线路层，并移除导电高分子层及抗镀层，线路层的上表面与可镀介电层的上表面对齐。本发明能够使线路板的面积使用率及布线密度增加，同时改善细线路剥离问题。

Description

线路板的制作方法

技术领域

本发明涉及一种线路板的制作方法，尤其涉及一种能够增加布线密度的线路板的制作方法。

背景技术

近年来，随着电子技术的日新月异，使得更人性化的科技产品相继问世，同时这些科技产品朝向轻、薄、短、小的趋势设计。在已知的线路板制作方法中，基于微影偏差因素，环状垫圈(annular ring)限制导致接垫的宽度需比导通孔的宽度大，进而造成面积使用率下降的问题，使得布线密度受到影响。图1是已知的线路板的结构示意图，如图1所示，相较于与导电层110连接的导通孔120，与线路层140连接的接垫130的宽度较大而无法缩小，因此，导致面积使用率及布线密度均下降，故不利于电子产品的设计。再者，已知的线路板结构也可能出现细线路剥离(peeling)问题。

基于上述，如何提升面积使用率、增加布线密度并改善细线路剥离问题为本领域技术人员亟欲达成的目标。

发明内容

本发明提供一种线路板的制作方法，能够使线路板的面积使用率及布线密度增加，同时改善细线路剥离问题。

本发明提供一种线路板的制作方法，包括以下步骤。首先，提供核心层，其中核心层包括于核心介电层以及位于核心介电层上的导电层，再形成第一复合材料层以覆盖导电层及核心介电层，第一复合材料层由下而上依序包括第一可镀介电层、第一导电高分子层及第一抗镀层。之后，于第一复合材料层中形成多个第一开孔，每一第一开孔对应于每一导电层，以暴露部分导电层。接着，于第一开孔的底部及由第一可镀介电层与第一导电高分子层所构成的部分侧壁上形成第一金属层，第一金属层与第一导电高分子层连接。然后，于第一开孔中形成导通孔，并移除第一导电高分子层及第一抗镀层，导通孔的上表面与第一可镀介电层的上表面对齐。接下来，形成第二复合材料层以覆盖导通孔及第一可镀介电层，第二复合材料层由下而上依序包括第二可镀介电层、第二导电高分子层及第二抗镀层。之后，于第二复合材料层中形成多个第二开孔，以暴露部分导通孔及部分第一可镀介电层。接着，于第二开孔的底部及由第二可镀介电层与第二导电高分子层所构成的部分侧壁上形成第二金属层，第二金属层与第二导电高分子层连接。然后，于第二开孔中形成线路层，并移除第二导电高分子层及第二抗镀层，线路层的上表面与第二可镀介电层的上表面对齐。

在本发明的一实施例中，第一抗镀层及第二抗镀层的材料包括疏水性高分子材料，疏水性高分子材料包括不含羟基官能基团或羧基官能基团的高分子材料。

在本发明的一实施例中，疏水性高分子材料包括环氧树脂、聚亚酰胺、液晶聚合物、甲基丙烯酸酯型树脂、乙烯苯基型树脂、烯丙基型树脂、聚丙烯酸酯型树脂、聚醚型树脂、聚烯烃型树脂、聚胺型树脂、聚硅氧烷型树脂或其组合。

在本发明的一实施例中，形成第一开孔及第二开孔的方法包括曝光显影或激光钻孔。

在本发明的一实施例中，以压膜工艺形成第一复合材料层及第二复合材料层，压膜制程的温度为60℃至150℃。

本发明提供一种线路板的制作方法，包括以下步骤。首先，提供具有第一表面及第二表面的基板，并形成贯穿第一表面及第二表面的通孔。之后，将粘着层与第二表面接合，以形成容置凹槽，再将配置有多个接垫的电子元件置入容置凹槽中。接着，形成覆盖接垫、电子元件、粘着层及第一表面的介电层，再蚀刻介电层以暴露接垫的上表面。然后，形成复合材料层以覆盖接垫及介电层，复合材料层由下而上依序包括可镀介电层、导电高分子层及抗镀层。接下来，于复合材料层中形成多个开孔，以暴露部分接垫及部分介电层。于开孔的底部及由可镀介电层与导电高分子层所构成的部分侧壁上形成金属层，金属层与导电高分子层连接。最后，于开孔中形成线路层，并移除导电高分子层及抗镀层，线路层的上表面与可镀介电层的上表面对齐。

在本发明的一实施例中，抗镀层的材料包括疏水性高分子材料，疏水性高分子材料包括不含羟基官能基团或羧基官能基团的高分子材料。

在本发明的一实施例中，疏水性高分子材料包括环氧树脂、聚亚酰胺、液晶聚合物、甲基丙烯酸酯型树脂、乙烯苯基型树脂、烯丙基型树脂、聚丙烯酸酯型树脂、聚醚型树脂、聚烯烃型树脂、聚胺型树脂、聚硅氧烷型树脂或其组合。

在本发明的一实施例中，形成开孔的方法包括曝光显影或激光钻孔。

在本发明的一实施例中，以压膜工艺形成复合材料层，压膜制程的温度为60℃至150℃。

基于上述，本发明所提出的线路板制作方法主要是利用依序包括可镀介电层、导电高分子层及抗镀层的复合材料层，其中表层的抗镀层选用抗化学镀的材料，内层的可镀介电层选用可被化学镀的材料，以进行选择性化学镀工艺。之后，以中间层由导电材料构成的导电高分子层进行电镀工艺，即可制作出无接垫(pad-less)且具埋入式线路的结构，其中不具有凸出的接垫结构且可缩小接垫宽度。因此，本发明的线路板制作方法能够改善已知线路板制程中环状垫圈的限制问题，进而提升面积使用率并增加布线密度，更可降低细线路剥离的风险。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是已知的线路板的结构示意图；

图2A至图2K为依照本发明的第一实施例所显示的线路板的制作方法的剖面示意图；

图3A至图3K为依照本发明的第二实施例所显示的线路板的制作方法的剖面示意图；

图4是依照本发明的线路板的制作方法所制作出的线路板的结构示意图。

附图标记：

20：线路板；

110、210：导电层；

120、240、410：导通孔；

130、330：接垫；

140、270、370、420：线路层；

200：核心层；

212：核心介电层；

220、250、350：复合材料层；

222、252、352：可镀介电层；

224、254、354：导电高分子层；

226、256、356：抗镀层；

230、260、360：金属层；

300：基板；

300A：第一表面；

300B：第二表面；

302：通孔；

304：容置凹槽；

310：粘着层；

320：电子元件；

340：介电层；

H1、H2、H3：开孔。

具体实施方式

图2A至图2K为依照本发明的第一实施例所显示的线路板的制作方法的剖面示意图。

首先，请参照图2A，提供核心层200，其中核心层200包括核心介电层212以及位于核心介电层212上的导电层210。更详细而言，核心介电层212的材料例如是环氧树脂，但不以此为限。导电层210例如是铜层，且导电层210例如是藉由压合的方式形成于核心介电层212上。在本实施例中，核心层200可以是双面板结构或单面板结构。为清楚及方便说明起见，图2A至图2K中仅显示单面板结构，但本发明并不以此为限。

接着，请参照图2B，形成复合材料层220以覆盖导电层210及核心介电层212，复合材料层220由下而上依序包括可镀介电层222、导电高分子层224及抗镀层226。更详细而言，形成复合材料层220的方法例如是压膜工艺，压膜制程温度约为60℃至150℃。然而，本发明并不以此为限，也可依据介电材料需求调整压膜工艺参数。

在本实施例中，抗镀层226具有抗化学镀的性质，其材料例如是疏水性高分子材料，且疏水性高分子材料可包括不含羟基官能基团或羧基官能基团的高分子材料。更详细而言，疏水性高分子材料可包括环氧树脂、聚亚酰胺、液晶聚合物、甲基丙烯酸酯型树脂、乙烯苯基型树脂、烯丙基型树脂、聚丙烯酸酯型树脂、聚醚型树脂、聚烯烃型树脂、聚胺型树脂、聚硅氧烷型树脂或其组合。抗镀层226的厚度例如是5μm至10μm，但本发明并不以此为限。

在本实施例中，导电高分子层224具有导电性质，其制作方法例如是将经掺杂而具导电特性的高分子(例如溴、碘掺杂于聚乙炔)均匀喷涂于膜层中。导电高分子层224的厚度例如是3μm至5μm，但本发明并不以此为限。可镀介电层222具有可被化学镀的性质，其材质例如是感光介质(Photo-Imageable Dielectric，PID)。可镀介电层222的厚度例如是20μm至70μm，但本发明并不以此为限。

之后，请参照图2C，于复合材料层220中形成多个开孔H1，每一开孔H1对应于每一导电层210，以暴露部分导电层210。在本实施例中，形成多个开孔H1的方法可包括曝光显影或激光钻孔。

然后，请参照图2D，于开孔H1的底部及部分侧壁上形成金属层230，且第一金属层230与导电高分子层224连接。在本实施例中，形成金属层230的方法例如是选择性化学镀工艺。如上文中所述，由于可镀介电层222具有可被化学镀的性质，且抗镀层226具有抗化学镀的性质，因此，藉由选择性化学镀工艺，金属层230可仅形成于开孔H1的底部以及由可镀介电层222及导电高分子层224所构成的开孔H1的部分侧壁上，而不形成于抗镀层226所构成的开孔H1的侧壁上。

接着，请参照图2E，于开孔H1中形成导通孔240。在本实施例中，形成导通孔240的方法例如是电镀工艺。此时，导通孔240的上表面与导电高分子层224的上表面对齐。

请同时参照图2E及图2F，移除导电高分子层224及抗镀层226，也移除部分导通孔240。在本实施例中，移除导电高分子层224、抗镀层226及部分导通孔240的方法例如是去膜蚀刻工艺。此时，如图2F所示，导通孔240的上表面与可镀介电层222的上表面对齐。

之后，请参照图2G，形成复合材料层250以覆盖导通孔240及可镀介电层222，复合材料层250由下而上依序包括可镀介电层252、导电高分子层254及抗镀层256。更详细而言，形成复合材料层250的方法例如是压膜工艺，压膜制程温度约为60℃至150℃。然而，本发明并不以此为限，也可依据介电材料需求调整压膜工艺参数。

必须说明的是，可镀介电层252、导电高分子层254及抗镀层256的性质、材料及厚度分别与上文中所述的可镀介电层222、导电高分子层224及抗镀层226相似，故在此不予赘述。

接着，请参照图2H，于复合材料层250中形成多个开孔H2，以暴露部分导通孔240及部分可镀介电层222。在本实施例中，形成多个开孔H2的方法可包括曝光显影或激光钻孔。

然后，请参照图2I，于开孔H2的底部及部分侧壁上形成金属层260，金属层260与导电高分子层254连接。在本实施例中，形成金属层260的方法例如是选择性化学镀工艺。如上文中所述，由于可镀介电层252具有可被化学镀的性质，且抗镀层256具有抗化学镀的性质，因此，藉由选择性化学镀工艺，金属层260可仅形成于开孔H2的底部以及由可镀介电层252及导电高分子层254所构成的开孔H2的部分侧壁上，而不形成于抗镀层256所构成的开孔H2的侧壁上。

接着，请参照图2J，于开孔H2中形成线路层270。在本实施例中，形成线路层270的方法例如是电镀工艺。此时，线路层270的上表面与导电高分子层254的上表面对齐。

请同时参照图2J及图2K，移除导电高分子层254及抗镀层256，也移除部分线路层270。在本实施例中，移除导电高分子层254、抗镀层256及部分线路层270的方法例如是去膜蚀刻工艺。此时，如图2K所示，线路层270的上表面与可镀介电层252的上表面对齐。如此一来，即可完成线路板20的制作。线路板20具有埋入式线路的结构，其中不具有凸出的接垫结构且可缩小接垫宽度，因此，能够改善已知线路板工艺中环状垫圈的限制问题，进而提升面积使用率并增加布线密度，更可降低细线路剥离的风险。

图3A至图3K为依照本发明的第二实施例所显示的线路板的制作方法的剖面示意图。必须说明的是，图3A至图3K所示的第二实施例相似于图2A至图2K所示的第一实施例，两者之差异在于图3A至图3K所示的实施例为本发明线路板的制作方法在埋入式电子元件方面的应用。因此，在下述实施例中，将省略相同技术内容的说明，关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

首先，请同时参照图3A及图3B，提供具有第一表面300A及第二表面300B的基板300，并形成贯穿第一表面300A及第二表面300B的通孔302。在本实施例中，形成通孔302的方法例如是激光钻孔或机械钻孔。基板300的材料例如是介电材料，介电材料可包括树脂纤维，但并不以此为限。

接着，请参照图3C，将粘着层310与基板300的第二表面300B接合，以形成在后续工艺中用来置入埋入式元件的容置凹槽304。在本实施例中，粘着层310例如是聚酰亚胺胶带，但不此为限，也可使用其他能够固定埋入式元件的元件粘着层材料。

之后，请参照图3D，将配置有多个接垫330的电子元件320置入容置凹槽304底部的粘着层310上，以使电子元件320固定于容置凹槽304中。容置凹槽304的尺寸适于容置电子元件320。在本实施例中，接垫330的材料例如是金属导电材料，电子元件320例如是芯片(chip)或多层陶瓷电容器(multi-layer ceramic capacitor，MLCC)等被动元件，但本发明并不以此为限。

接下来，请参照图3E，形成覆盖接垫330、电子元件320、粘着层310及第一表面300A的介电层340。在本实施例中，介电层340的材料可包括本领域已知的介电材料。

之后，请参照图3F，蚀刻介电层340以暴露接垫330的上表面。在本实施例中，蚀刻介电层340的方法例如是干式蚀刻法或化学蚀刻法。

接着，请参照图3G，形成复合材料层350以覆盖接垫330及介电层340，复合材料层350由下而上依序包括可镀介电层352、导电高分子层354及抗镀层356。更详细而言，形成复合材料层350的方法例如是压膜工艺，压膜制程温度约为60℃至150℃。然而，本发明并不以此为限，也可依据介电材料需求调整压膜工艺参数。

必须说明的是，可镀介电层352、导电高分子层354及抗镀层356的性质、材料及厚度分别与上文第一实施例中所述的可镀介电层222、导电高分子层224及抗镀层226相似，故在此不予赘述。

接着，请参照图3H，于复合材料层350中形成多个开孔H3，以暴露部分接垫330及部分介电层340。在本实施例中，形成多个开孔H3的方法可包括曝光显影或激光钻孔。

之后，请参照图3I，于开孔H3的底部及部分侧壁上形成金属层360，金属层360与导电高分子层354连接。在本实施例中，形成金属层360的方法例如是选择性化学镀工艺。如上文中所述，由于可镀介电层352具有可被化学镀的性质，且抗镀层356具有抗化学镀的性质，因此，藉由选择性化学镀工艺，金属层360可仅形成于开孔H3的底部以及由可镀介电层352及导电高分子层354所构成的开孔H3的部分侧壁上，而不形成于抗镀层356所构成的开孔H3的侧壁上。

接着，请参照图3J，于开孔H3中形成线路层370。在本实施例中，形成线路层370的方法例如是电镀工艺。此时，线路层370的上表面与导电高分子层354的上表面对齐。

请同时参照图3J及图3K，移除导电高分子层354及抗镀层356，也移除部分线路层370。在本实施例中，移除导电高分子层354、抗镀层356及部分线路层370的方法例如是去膜蚀刻工艺。此时，如图3K所示，线路层370的上表面与可镀介电层352的上表面对齐，其中不具有凸出的接垫结构且可缩小接垫宽度，因此，能够改善已知线路板工艺中环状垫圈的限制问题，进而提升面积使用率并增加布线密度。如此一来，即可完成本发明所提出之线路板的制作方法在埋入式元件的应用。

图4是依照本发明的线路板的制作方法所制作出的线路板的结构示意图。

请同时参照图1及图4，如图1中所示，先以导通孔120(盲孔)导通层间在扇出(fanout)，存在环状垫圈的限制，使接垫130无法缩小，因此，导致面积使用率及布线密度均下降，不利于电子产品的设计。相较之下，如图4中所示，通过本发明所提出的线路板制作方法，将导通孔410与线路层420连接，通过无接垫(pad-less)技术将元件信号扇出，其中不具有凸出的接垫结构且可缩小接垫宽度，因此，能够提升面积使用率并增加布线密度。

综上所述，本发明所提出的线路板制作方法主要是利用依序包括可镀介电层、导电高分子层及抗镀层的复合材料层，其中表层的抗镀层选用抗化学镀的材料，内层的可镀介电层选用可被化学镀的材料，以进行选择性化学镀工艺。之后，以中间层由导电材料构成的导电高分子层进行电镀工艺，即可制作出无接垫且具埋入式线路的结构。并且，本发明的线路板制作方法也可应用于埋入式元件，改善已知导通方法中接垫无法缩小及环状垫圈的限制问题。因此，能够提升面积使用率并增加布线密度，更可降低细线路剥离的风险。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，均在本发明范围内。

Claims (10)

1.一种线路板的制作方法，其特征在于，包括：

提供核心层，所述核心层包括核心介电层以及位于所述核心介电层上的导电层；

形成第一复合材料层以覆盖所述导电层及所述核心介电层，所述第一复合材料层由下而上依序包括第一可镀介电层、第一导电高分子层及第一抗镀层；

于所述第一复合材料层中形成多个第一开孔，每一所述第一开孔对应于每一所述导电层，以暴露部分所述导电层，其中所述第一开孔具有由所述第一可镀介电层、所述第一导电高分子层与所述第一抗镀层所构成的侧壁；

于所述第一开孔的底部及由所述第一可镀介电层与所述第一导电高分子层所构成的所述第一开孔的部分所述侧壁上形成第一金属层，所述第一金属层与所述第一导电高分子层连接，且所述第一金属层不形成于所述第一抗镀层所构成的所述第一开孔的部分侧壁上；

于所述第一开孔中形成导通孔，并移除所述第一导电高分子层及所述第一抗镀层，所述导通孔的上表面与所述第一可镀介电层的上表面对齐；

形成第二复合材料层以覆盖所述导通孔及所述第一可镀介电层，所述第二复合材料层由下而上依序包括第二可镀介电层、第二导电高分子层及第二抗镀层；

于所述第二复合材料层中形成多个第二开孔，以暴露部分所述导通孔及部分所述第一可镀介电层，其中所述第二开孔具有由所述第二可镀介电层、所述第二导电高分子层与所述第二抗镀层所构成的侧壁；

于所述第二开孔的底部及由所述第二可镀介电层与第二导电高分子层所构成的所述第二开孔的部分所述侧壁上形成第二金属层，所述第二金属层与所述第二导电高分子层连接，且所述第二金属层不形成于所述第二抗镀层所构成的所述第二开孔的部分所述侧壁上；以及

于所述第二开孔中形成线路层，并移除所述第二导电高分子层及所述第二抗镀层，所述线路层的上表面与所述第二可镀介电层的上表面对齐。

2.根据权利要求1所述的线路板的制作方法，其特征在于，所述第一抗镀层及所述第二抗镀层的材料包括疏水性高分子材料，所述疏水性高分子材料包括不含羟基官能基团或羧基官能基团的高分子材料。

3.根据权利要求2所述的线路板的制作方法，其特征在于，所述疏水性高分子材料包括环氧树脂、聚亚酰胺、液晶聚合物、甲基丙烯酸酯型树脂、乙烯苯基型树脂、烯丙基型树脂、聚丙烯酸酯型树脂、聚醚型树脂、聚烯烃型树脂、聚胺型树脂、聚硅氧烷型树脂或其组合。

4.根据权利要求1所述的线路板的制作方法，其特征在于，形成所述第一开孔及所述第二开孔的方法包括曝光显影或激光钻孔。

5.根据权利要求1所述的线路板的制作方法，其特征在于，以压膜工艺形成所述第一复合材料层及所述第二复合材料层，所述压膜制程的温度为60℃至150℃。

6.一种线路板的制作方法，其特征在于，包括：

提供具有第一表面及第二表面的基板，并形成贯穿所述第一表面及所述第二表面的通孔；

将粘着层与所述第二表面接合，以形成容置凹槽；

将配置有多个接垫的电子元件置入所述容置凹槽中；

形成覆盖所述接垫、所述电子元件、所述粘着层及所述第一表面的介电层；

蚀刻所述介电层以暴露所述接垫的上表面；

形成复合材料层以覆盖所述接垫及所述介电层，所述复合材料层由下而上依序包括可镀介电层、导电高分子层及抗镀层；

于所述复合材料层中形成多个开孔，以暴露部分所述接垫及部分所述介电层，其中所述开孔具有由所述可镀介电层、所述导电高分子层与所述抗镀层所构成的侧壁；

于所述开孔的底部及由所述可镀介电层与所述导电高分子层所构成的所述开孔的部分所述侧壁上形成金属层，所述金属层与所述导电高分子层连接，且所述金属层不形成于所述抗镀层所构成的所述开孔的部分所述侧壁上；以及

于所述开孔中形成线路层，并移除所述导电高分子层及所述抗镀层，所述线路层的上表面与所述可镀介电层的上表面对齐。

7.根据权利要求6所述的线路板的制作方法，其特征在于，所述抗镀层的材料包括疏水性高分子材料，所述疏水性高分子材料包括不含羟基官能基团或羧基官能基团的高分子材料。

8.根据权利要求7所述的线路板的制作方法，其特征在于，所述疏水性高分子材料包括环氧树脂、聚亚酰胺、液晶聚合物、甲基丙烯酸酯型树脂、乙烯苯基型树脂、烯丙基型树脂、聚丙烯酸酯型树脂、聚醚型树脂、聚烯烃型树脂、聚胺型树脂、聚硅氧烷型树脂或其组合。

9.根据权利要求6所述的线路板的制作方法，其特征在于，形成所述开孔的方法包括曝光显影或激光钻孔。

10.根据权利要求6所述的线路板的制作方法，其特征在于，以压膜工艺形成所述复合材料层，所述压膜制程的温度为60℃至150℃。

Images