TWI620483B - 線路板的製作方法 - Google Patents

Abstract

一種線路板的製作方法。將配置有多個接墊的電子元件置入基板與黏著層接合所形成的容置凹槽中。形成覆蓋接墊、電子元件、黏著層及基板的介電層，並蝕刻介電層以暴露接墊的上表面。接著，形成複合材料層以覆蓋接墊及介電層，複合材料層由下而上依序包括可鍍介電層、導電高分子層及抗鍍層。之後，於複合材料層中形成多個開孔，以暴露部分接墊及部分介電層。於開孔的底部及由可鍍介電層與導電高分子層所構成的部分側壁上形成與導電高分子層連接的金屬層。於開孔中形成線路層，並移除導電高分子層及抗鍍層，線路層的上表面與可鍍介電層的上表面對齊。

Description

線路板的製作方法

本發明是有關於一種線路板的製作方法，且特別是有關於一種能夠增加佈線密度之線路板的製作方法。

近年來，隨著電子技術的日新月異，使得更人性化的科技產品相繼問世，同時這些科技產品朝向輕、薄、短、小的趨勢設計。在習知的線路板製作方法中，基於微影偏差因素，環狀墊圈（annular ring）限制導致接墊的寬度需比導通孔的寬度大，進而造成面積使用率下降的問題，使得佈線密度受到影響。圖1是習知的線路板的結構示意圖，如圖1所示，相較於與導電層110連接的導通孔120，與線路層140連接的接墊130的寬度較大而無法縮小，因此，導致面積使用率及佈線密度均下降，故不利於電子產品的設計。再者，習知的線路板結構也可能出現細線路剝離（peeling）問題。

基於上述，如何提升面積使用率、增加佈線密度並改善細線路剝離問題為本領域技術人員亟欲達成的目標。

本發明提供一種線路板的製作方法，能夠使線路板的面積使用率及佈線密度增加，同時改善細線路剝離問題。

本發明提供一種線路板的製作方法，包括以下步驟。首先，提供核心層，其中核心層包括於核心介電層以及位於核心介電層上的導電層，再形成第一複合材料層以覆蓋導電層及核心介電層，第一複合材料層由下而上依序包括第一可鍍介電層、第一導電高分子層及第一抗鍍層。之後，於第一複合材料層中形成多個第一開孔，每一第一開孔對應於每一導電層，以暴露部分導電層。接著，於第一開孔的底部及由第一可鍍介電層與第一導電高分子層所構成的部分側壁上形成第一金屬層，第一金屬層與第一導電高分子層連接。然後，於第一開孔中形成導通孔，並移除第一導電高分子層及第一抗鍍層，導通孔的上表面與第一可鍍介電層的上表面對齊。接下來，形成第二複合材料層以覆蓋導通孔及第一可鍍介電層，第二複合材料層由下而上依序包括第二可鍍介電層、第二導電高分子層及第二抗鍍層。之後，於第二複合材料層中形成多個第二開孔，以暴露部分導通孔及部分第一可鍍介電層。接著，於第二開孔的底部及由第二可鍍介電層與第二導電高分子層所構成的部分側壁上形成第二金屬層，第二金屬層與第二導電高分子層連接。然後，於第二開孔中形成線路層，並移除第二導電高分子層及第二抗鍍層，線路層的上表面與第二可鍍介電層的上表面對齊。

在本發明的一實施例中，第一抗鍍層及第二抗鍍層的材料包括疏水性高分子材料，疏水性高分子材料包括不含羥基官能基團或羧基官能基團的高分子材料。

在本發明的一實施例中，疏水性高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或其組合。

在本發明的一實施例中，形成第一開孔及第二開孔的方法包括曝光顯影或雷射鑽孔。

在本發明的一實施例中，以壓膜製程形成第一複合材料層及第二複合材料層，壓膜製程的溫度為60℃至150℃。

本發明提供一種線路板的製作方法，包括以下步驟。首先，提供具有第一表面及第二表面的基板，並形成貫穿第一表面及第二表面的通孔。之後，將黏著層與第二表面接合，以形成容置凹槽，再將配置有多個接墊的電子元件置入容置凹槽中。接著，形成覆蓋接墊、電子元件、黏著層及第一表面的介電層，再蝕刻介電層以暴露接墊的上表面。然後，形成複合材料層以覆蓋接墊及介電層，複合材料層由下而上依序包括可鍍介電層、導電高分子層及抗鍍層。接下來，於複合材料層中形成多個開孔，以暴露部分接墊及部分介電層。於開孔的底部及由可鍍介電層與導電高分子層所構成的部分側壁上形成金屬層，金屬層與導電高分子層連接。最後，於開孔中形成線路層，並移除導電高分子層及抗鍍層，線路層的上表面與可鍍介電層的上表面對齊。

在本發明的一實施例中，抗鍍層的材料包括疏水性高分子材料，疏水性高分子材料包括不含羥基官能基團或羧基官能基團的高分子材料。

在本發明的一實施例中，疏水性高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或其組合。

在本發明的一實施例中，形成開孔的方法包括曝光顯影或雷射鑽孔。

在本發明的一實施例中，以壓膜製程形成複合材料層，壓膜製程的溫度為60℃至150℃。

基於上述，本發明所提出的線路板製作方法主要是利用依序包括可鍍介電層、導電高分子層及抗鍍層的複合材料層，其中表層的抗鍍層選用抗化學鍍的材料，內層的可鍍介電層選用可被化學鍍的材料，以進行選擇性化學鍍製程。之後，以中間層由導電材料構成的導電高分子層進行電鍍製程，即可製作出無接墊（pad-less）且具埋入式線路的結構，其中不具有凸出的接墊結構且可縮小接墊寬度。因此，本發明的線路板製作方法能夠改善習知線路板製程中環狀墊圈的限制問題，進而提升面積使用率並增加佈線密度，更可降低細線路剝離的風險。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖2A至圖2K為依照本發明的第一實施例所繪示的線路板的製作方法的剖面示意圖。

首先，請參照圖2A，提供核心層200，其中核心層200包括核心介電層212以及位於核心介電層212上的導電層210。更詳細而言，核心介電層212的材料例如是環氧樹脂，但不以此為限。導電層210例如是銅層，且導電層210例如是藉由壓合的方式形成於核心介電層212上。在本實施例中，核心層200可以是雙面板結構或單面板結構。為清楚及方便說明起見，圖2A至圖2K中僅繪示單面板結構，但本發明並不以此為限。

接著，請參照圖2B，形成複合材料層220以覆蓋導電層210及核心介電層212，複合材料層220由下而上依序包括可鍍介電層222、導電高分子層224及抗鍍層226。更詳細而言，形成複合材料層220的方法例如是壓膜製程，壓膜製程溫度約為60℃至150℃。然而，本發明並不以此為限，亦可依據介電材料需求調整壓膜製程參數。

在本實施例中，抗鍍層226具有抗化學鍍的性質，其材料例如是疏水性高分子材料，且疏水性高分子材料可包括不含羥基官能基團或羧基官能基團的高分子材料。更詳細而言，疏水性高分子材料可包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或其組合。抗鍍層226的厚度例如是5 μm至10 μm，但本發明並不以此為限。

在本實施例中，導電高分子層224具有導電性質，其製作方法例如是將經摻雜而具導電特性的高分子（例如溴、碘摻雜於聚乙炔）均勻噴塗於膜層中。導電高分子層224的厚度例如是3 μm至5 μm，但本發明並不以此為限。可鍍介電層222具有可被化學鍍的性質，其材質例如是感光介質（Photo-Imageable Dielectric，PID）。可鍍介電層222的厚度例如是20 μm至70 μm，但本發明並不以此為限。

之後，請參照圖2C，於複合材料層220中形成多個開孔H1，每一開孔H1對應於每一導電層210，以暴露部分導電層210。在本實施例中，形成多個開孔H1的方法可包括曝光顯影或雷射鑽孔。

然後，請參照圖2D，於開孔H1的底部及部分側壁上形成金屬層230，且第一金屬層230與導電高分子層224連接。在本實施例中，形成金屬層230的方法例如是選擇性化學鍍製程。如上文中所述，由於可鍍介電層222具有可被化學鍍的性質，且抗鍍層226具有抗化學鍍的性質，因此，藉由選擇性化學鍍製程，金屬層230可僅形成於開孔H1的底部以及由可鍍介電層222及導電高分子層224所構成的開孔H1之部分側壁上，而不形成於抗鍍層226所構成的開孔H1之側壁上。

接著，請參照圖2E，於開孔H1中形成導通孔240。在本實施例中，形成導通孔240的方法例如是電鍍製程。此時，導通孔240的上表面與導電高分子層224的上表面對齊。

請同時參照圖2E及圖2F，移除導電高分子層224及抗鍍層226，也移除部分導通孔240。在本實施例中，移除導電高分子層224、抗鍍層226及部分導通孔240的方法例如是去膜蝕刻製程。此時，如圖2F所示，導通孔240的上表面與可鍍介電層222的上表面對齊。

之後，請參照圖2G，形成複合材料層250以覆蓋導通孔240及可鍍介電層222，複合材料層250由下而上依序包括可鍍介電層252、導電高分子層254及抗鍍層256。更詳細而言，形成複合材料層250的方法例如是壓膜製程，壓膜製程溫度約為60℃至150℃。然而，本發明並不以此為限，亦可依據介電材料需求調整壓膜製程參數。

必須說明的是，可鍍介電層252、導電高分子層254及抗鍍層256的性質、材料及厚度分別與上文中所述的可鍍介電層222、導電高分子層224及抗鍍層226相似，故在此不予贅述。

接著，請參照圖2H，於複合材料層250中形成多個開孔H2，以暴露部分導通孔240及部分可鍍介電層222。在本實施例中，形成多個開孔H2的方法可包括曝光顯影或雷射鑽孔。

然後，請參照圖2I，於開孔H2的底部及部分側壁上形成金屬層260，金屬層260與導電高分子層254連接。在本實施例中，形成金屬層260的方法例如是選擇性化學鍍製程。如上文中所述，由於可鍍介電層252具有可被化學鍍的性質，且抗鍍層256具有抗化學鍍的性質，因此，藉由選擇性化學鍍製程，金屬層260可僅形成於開孔H2的底部以及由可鍍介電層252及導電高分子層254所構成的開孔H2之部分側壁上，而不形成於抗鍍層256所構成的開孔H2之側壁上。

接著，請參照圖2J，於開孔H2中形成線路層270。在本實施例中，形成線路層270的方法例如是電鍍製程。此時，線路層270的上表面與導電高分子層254的上表面對齊。

請同時參照圖2J及圖2K，移除導電高分子層254及抗鍍層256，也移除部分線路層270。在本實施例中，移除導電高分子層254、抗鍍層256及部分線路層270的方法例如是去膜蝕刻製程。此時，如圖2K所示，線路層270的上表面與可鍍介電層252的上表面對齊。如此一來，即可完成線路板20的製作。線路板20具有埋入式線路的結構，其中不具有凸出的接墊結構且可縮小接墊寬度，因此，能夠改善習知線路板製程中環狀墊圈的限制問題，進而提升面積使用率並增加佈線密度，更可降低細線路剝離的風險。

圖3A至圖3K為依照本發明的第二實施例所繪示的線路板的製作方法的剖面示意圖。必須說明的是，圖3A至圖3K所示之第二實施例相似於圖2A至圖2K所示之第一實施例，兩者之差異在於圖3A至圖3K所示之實施例為本發明線路板的製作方法在埋入式電子元件方面的應用。因此，在下述實施例中，將省略相同技術內容的說明，關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

首先，請同時參照圖3A及圖3B，提供具有第一表面300A及第二表面300B的基板300，並形成貫穿第一表面300A及第二表面300B的通孔302。在本實施例中，形成通孔302的方法例如是雷射鑽孔或機械鑽孔。基板300的材料例如是介電材料，介電材料可包括樹脂纖維，但並不以此為限。

接著，請參照圖3C，將黏著層310與基板300的第二表面300B接合，以形成在後續製程中用來置入埋入式元件的容置凹槽304。在本實施例中，黏著層310例如是聚醯亞胺膠帶，但不此為限，亦可使用其他能夠固定埋入式元件的元件黏著層材料。

之後，請參照圖3D，將配置有多個接墊330的電子元件320置入容置凹槽304底部的黏著層310上，以使電子元件320固定於容置凹槽304中。容置凹槽304的尺寸適於容置電子元件320。在本實施例中，接墊330的材料例如是金屬導電材料，電子元件320例如是晶片（chip）或多層陶瓷電容器（multi-layer ceramic capacitor，MLCC）等被動元件，但本發明並不以此為限。

接下來，請參照圖3E，形成覆蓋接墊330、電子元件320、黏著層310及第一表面300A的介電層340。在本實施例中，介電層340的材料可包括本領域習知的介電材料。

之後，請參照圖3F，蝕刻介電層340以暴露接墊330的上表面。在本實施例中，蝕刻介電層340的方法例如是乾式蝕刻法或化學蝕刻法。

接著，請參照圖3G，形成複合材料層350以覆蓋接墊330及介電層340，複合材料層350由下而上依序包括可鍍介電層352、導電高分子層352及抗鍍層356。更詳細而言，形成複合材料層350的方法例如是壓膜製程，壓膜製程溫度約為60℃至150℃。然而，本發明並不以此為限，亦可依據介電材料需求調整壓膜製程參數。

必須說明的是，可鍍介電層352、導電高分子層352及抗鍍層356的性質、材料及厚度分別與上文第一實施例中所述的可鍍介電層222、導電高分子層224及抗鍍層226相似，故在此不予贅述。

接著，請參照圖3H，於複合材料層350中形成多個開孔H3，以暴露部分接墊330及部分介電層340。在本實施例中，形成多個開孔H3的方法可包括曝光顯影或雷射鑽孔。

之後，請參照圖3I，於開孔H3的底部及部分側壁上形成金屬層360，金屬層360與導電高分子層354連接。在本實施例中，形成金屬層360的方法例如是選擇性化學鍍製程。如上文中所述，由於可鍍介電層352具有可被化學鍍的性質，且抗鍍層356具有抗化學鍍的性質，因此，藉由選擇性化學鍍製程，金屬層360可僅形成於開孔H3的底部以及由可鍍介電層352及導電高分子層354所構成的開孔H3之部分側壁上，而不形成於抗鍍層356所構成的開孔H3之側壁上。

接著，請參照圖3J，於開孔H3中形成線路層370。在本實施例中，形成線路層370的方法例如是電鍍製程。此時，線路層370的上表面與導電高分子層354的上表面對齊。

請同時參照圖3J及圖3K，移除導電高分子層354及抗鍍層356，也移除部分線路層370。在本實施例中，移除導電高分子層354、抗鍍層356及部分線路層370的方法例如是去膜蝕刻製程。此時，如圖3K所示，線路層370的上表面與可鍍介電層352的上表面對齊，其中不具有凸出的接墊結構且可縮小接墊寬度，因此，能夠改善習知線路板製程中環狀墊圈的限制問題，進而提升面積使用率並增加佈線密度。如此一來，即可完成本發明所提出之線路板的製作方法在埋入式元件的應用。

圖4是依照本發明的線路板的製作方法所製作出之線路板的結構示意圖。

請同時參照圖1及圖4，如圖1中所示，先以導通孔120（盲孔）導通層間在扇出（fan out），存在環狀墊圈的限制，使接墊130無法縮小，因此，導致面積使用率及佈線密度均下降，不利於電子產品的設計。相較之下，如圖4中所示，透過本發明所提出的線路板製作方法，將導通孔410與線路層420連接，透過無接墊（pad-less）技術將元件訊號扇出，其中不具有凸出的接墊結構且可縮小接墊寬度，因此，能夠提升面積使用率並增加佈線密度。

綜上所述，本發明所提出的線路板製作方法主要是利用依序包括可鍍介電層、導電高分子層及抗鍍層的複合材料層，其中表層的抗鍍層選用抗化學鍍的材料，內層的可鍍介電層選用可被化學鍍的材料，以進行選擇性化學鍍製程。之後，以中間層由導電材料構成的導電高分子層進行電鍍製程，即可製作出無接墊且具埋入式線路的結構。並且，本發明的線路板製作方法亦可應用於埋入式元件，改善習知導通方法中接墊無法縮小及環狀墊圈的限制問題。因此，能夠提升面積使用率並增加佈線密度，更可降低細線路剝離的風險。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

20：線路板 110、210：導電層 120、240、410：導通孔 130、330：接墊 140、270、370、420：線路層 200：核心層 212：核心介電層 220、250、350：複合材料層 222、252、352：可鍍介電層 224、254、354：導電高分子層 226、256、356：抗鍍層 230、260、360：金屬層 300：基板 300A：第一表面 300B：第二表面 302：通孔 304：容置凹槽 310：黏著層 320：電子元件 340：介電層 H1、H2、H3：開孔

圖1是習知的線路板的結構示意圖。 圖2A至圖2K為依照本發明的第一實施例所繪示的線路板的製作方法的剖面示意圖。 圖3A至圖3K為依照本發明的第二實施例所繪示的線路板的製作方法的剖面示意圖。 圖4是依照本發明的線路板的製作方法所製作出之線路板的結構示意圖。

Claims (10)

1. 一種線路板的製作方法，包括：提供核心層，所述核心層包括於核心介電層以及位於所述核心介電層上的導電層；形成第一複合材料層以覆蓋所述導電層及所述核心介電層，所述第一複合材料層由下而上依序包括第一可鍍介電層、第一導電高分子層及第一抗鍍層；於所述第一複合材料層中形成多個第一開孔，每一所述第一開孔對應於每一所述導電層，以暴露部分所述導電層；於所述第一開孔的底部及由所述第一可鍍介電層與所述第一導電高分子層所構成的部分側壁上形成第一金屬層，所述第一金屬層與所述第一導電高分子層連接，且所述第一金屬層不覆蓋所述第一抗鍍層所構成的部分側壁；於所述第一開孔中形成導通孔，並移除所述第一導電高分子層及所述第一抗鍍層，所述導通孔的上表面與所述第一可鍍介電層的上表面對齊；形成第二複合材料層以覆蓋所述導通孔及所述第一可鍍介電層，所述第二複合材料層由下而上依序包括第二可鍍介電層、第二導電高分子層及第二抗鍍層；於所述第二複合材料層中形成多個第二開孔，以暴露部分所述導通孔及部分所述第一可鍍介電層；於所述第二開孔的底部及由所述第二可鍍介電層與第二導電 高分子層所構成的部分側壁上形成第二金屬層，所述第二金屬層與所述第二導電高分子層連接，且所述第二金屬層不覆蓋所述第二抗鍍層所構成的部分側壁；以及於所述第二開孔中形成線路層，並移除所述第二導電高分子層及所述第二抗鍍層，所述線路層的上表面與所述第二可鍍介電層的上表面對齊。
2. 如申請專利範圍第1項所述的線路板的製作方法，其中所述第一抗鍍層及所述第二抗鍍層的材料包括疏水性高分子材料，所述疏水性高分子材料包括不含羥基官能基團或羧基官能基團的高分子材料。
3. 如申請專利範圍第2項所述的線路板的製作方法，其中所述疏水性高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或其組合。
4. 如申請專利範圍第1項所述的線路板的製作方法，其中形成所述第一開孔及所述第二開孔的方法包括曝光顯影或雷射鑽孔。
5. 如申請專利範圍第1項所述的線路板的製作方法，其中以壓膜製程形成所述第一複合材料層及所述第二複合材料層，所述壓膜製程的溫度為60℃至150℃。
6. 一種線路板的製作方法，包括： 提供具有第一表面及第二表面的基板，並形成貫穿所述第一表面及所述第二表面的通孔；將黏著層與所述第二表面接合，以形成容置凹槽；將配置有多個接墊的電子元件置入所述容置凹槽中；形成覆蓋所述接墊、所述電子元件、所述黏著層及所述第一表面的介電層；蝕刻所述介電層以暴露所述接墊的上表面；形成複合材料層以覆蓋所述接墊及所述介電層，所述複合材料層由下而上依序包括可鍍介電層、導電高分子層及抗鍍層；於所述複合材料層中形成多個開孔，以暴露部分所述接墊及部分所述介電層；於所述開孔的底部及由所述可鍍介電層與所述導電高分子層所構成的部分側壁上形成金屬層，所述金屬層與所述導電高分子層連接，且所述金屬層不覆蓋所述抗鍍層所構成的部分側壁；以及於所述開孔中形成線路層，並移除所述導電高分子層及所述抗鍍層，所述線路層的上表面與所述可鍍介電層的上表面對齊。
7. 如申請專利範圍第6項所述的線路板的製作方法，其中所述抗鍍層的材料包括疏水性高分子材料，所述疏水性高分子材料包括不含羥基官能基團或羧基官能基團的高分子材料。
8. 如申請專利範圍第7項所述的線路板的製作方法，其中所述疏水性高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、 甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或其組合。
9. 如申請專利範圍第6項所述的線路板的製作方法，其中形成所述開孔的方法包括曝光顯影或雷射鑽孔。
10. 如申請專利範圍第6項所述的線路板的製作方法，其中以壓膜製程形成所述複合材料層，所述壓膜製程的溫度為60℃至150℃。