CN108566742B - 一种fpc的制作方法和fpc - Google Patents

一种fpc的制作方法和fpc Download PDF

Info

Publication number
CN108566742B
CN108566742B CN201810247128.6A CN201810247128A CN108566742B CN 108566742 B CN108566742 B CN 108566742B CN 201810247128 A CN201810247128 A CN 201810247128A CN 108566742 B CN108566742 B CN 108566742B
Authority
CN
China
Prior art keywords
fpc
circuit layer
manufacturing
thickness
gold finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810247128.6A
Other languages
English (en)
Other versions
CN108566742A (zh
Inventor
章小和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Truly Opto Electronics Ltd
Original Assignee
Truly Opto Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truly Opto Electronics Ltd filed Critical Truly Opto Electronics Ltd
Priority to CN201810247128.6A priority Critical patent/CN108566742B/zh
Publication of CN108566742A publication Critical patent/CN108566742A/zh
Application granted granted Critical
Publication of CN108566742B publication Critical patent/CN108566742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Abstract

本发明公开了一种FPC的制作方法和FPC。该制作方法包括:步骤1:采用刻蚀工艺在衬底的一面上制作正面线路层;步骤2:采用减铜工艺至少对所述正面线路层中的金手指的厚度进行减薄;步骤3:在所述正面线路层上制作正面阻焊膜。该制作方法不仅能够增加FPC上的金手指的绑定面积,避免绑定面积不足的隐患,还能减小FPC的整体厚度。

Description

一种FPC的制作方法和FPC
技术领域
本发明涉及走线板领域,尤其涉及一种FPC的制作方法和FPC。
背景技术
在FPC和显示屏的绑定中,显示屏的每个PAD上的导电粒子要达到一定的数量才能保证产品的可靠性,也就是说显示屏上的PAD和FPC上的金手指之间要确保有足够的绑定面积,而FPC上的电路(包括金手指)都是利用刻蚀液进行刻蚀形成的,如图1所示,FPC 1’上的金手指11’实际上会形成上窄下宽的类梯形结构,其与显示屏2’上的PAD 21’进行绑定的上表面的宽度会小于预期的设计值,存在绑定面积不足的隐患。
发明内容
为了解决上述现有技术的不足,本发明提供一种FPC的制作方法和FPC。该制作方法不仅能够增加FPC上的金手指的绑定面积,避免绑定面积不足的隐患,还能减小FPC的整体厚度。
本发明所要解决的技术问题通过以下技术方案予以实现:
一种FPC的制作方法,包括:
步骤1:采用刻蚀工艺在衬底的一面上制作正面线路层;
步骤2:采用减铜工艺至少对所述正面线路层中的金手指的厚度进行减薄;
步骤3:在所述正面线路层上制作正面阻焊膜。
进一步地,在步骤2的减铜工艺中,还对所述正面线路层中的正面走线的厚度进行减薄。
进一步地,所述正面线路层的厚度被减薄至6.5-8.5μm之间。
进一步地,所述正面线路层的原始铜厚为12.5μm,被减掉的厚度在4-6μm之间。
进一步地,步骤1还包括:采用刻蚀工艺在所述衬底背向所述正面线路层的另一面上制作背面线路层;步骤3还包括:在所述背面线路层上制作背面阻焊膜。
进一步地,在步骤2的减铜工艺中,还对所述背面线路层的厚度同时进行减薄。
进一步地,所述背面线路层的厚度被减薄至6.5-8.5μm之间。
一种FPC,包括依次层叠设置的衬底、正面线路层和正面阻焊膜,所述正面线路层的厚度被减薄至6.5-8.5μm之间。
进一步地,还包括依次层叠设置在所述衬底背向所述正面线路层的另一面上的背面线路层和背面阻焊膜。
进一步地,所述背面线路层的厚度被减薄至6.5-8.5μm之间。
本发明具有如下有益效果:该制作方法在对FPC里的铜箔进行刻蚀形成所需的线路之后,再采用减铜工艺对线路的厚度进行减薄,而上窄下宽的类梯形结构的金手指的厚度被减薄之后,其上表面的宽度也会相应地增大,也就增加了所述金手指的绑定面积,避免了FPC绑定面积不足的隐患;除了所述金手指之外,在减铜工艺中同时对走线的厚度也进行减薄,可以减小FPC的整体厚度。
附图说明
图1为现有的FPC的绑定示意图;
图2为本发明提供的FPC的制作方法的步骤框图;
图3为本发明提供的FPC的一横截面示意图
图4为本发明提供的FPC的另一横截面的示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
实施例一
如图2和3所示,一种FPC的制作方法,包括:
步骤1:采用刻蚀工艺在衬底11的一面上制作正面线路层12;
该步骤1中,所述正面线路层12包括正面走线和与所述正面走线连接的金手指121。
对于双层走线结构的FPC来说,还包括:采用刻蚀工艺在所述衬底11背向所述正面线路层12的另一面上制作背面线路层14;所述背面线路层14包括背面走线,部分正面走线和部分金手指121之间通过所述背面走线连接,所述衬底11上开设有用于所述正面走线和背面走线之间、以及所述金手指121和背面走线之间连接导通的导通孔16。
步骤2:采用减铜工艺至少对所述正面线路层12中的金手指121的厚度进行减薄;
该步骤2中,至少需要对所述正面线路层12中的金手指121的厚度进行减薄,考虑到工艺的便捷性,优选地对整面的正面线路层12(包括所述正面走线和金手指121)的厚度均进行减薄。
所述正面线路层12的厚度视具体需求而定,优选地,所述正面线路层12的厚度优选地被减薄至6.5-8.5μm之间,以常规的原始铜厚为12.5μm的FPC为例,所述正面线路层12被减掉的厚度在4-6μm之间。
对于双层走线结构的FPC来说,在减铜工艺中,还可以对所述背面线路层14的厚度也同时进行减薄,同样的,所述背面线路层14的厚度也优选地被减薄至6.5-8.5μm之间,与所述正面线路层12的厚度相一致。
步骤3:在所述正面线路层12上制作正面阻焊膜13。
该步骤3中,所述正面阻焊膜13在所述金手指121处形成开窗区域。对于双层走线结构的FPC来说,还包括:在所述背面线路层14上制作背面阻焊膜15。
该制作方法在对FPC里的铜箔进行刻蚀形成所需的线路之后,再采用减铜工艺对线路的厚度进行减薄,如图4所示,而上窄下宽的类梯形结构的金手指121从原始铜厚H被减薄至厚度h之后,其上表面也会从原始宽度D相应地增大至宽度d,也就增加了所述金手指121的绑定面积,避免了FPC绑定面积不足的隐患;除了所述金手指121之外,在减铜工艺中同时对走线(包括正面走线和背面走线)的厚度也进行减薄,可以减小FPC的整体厚度。
实施例二
如图3和4所示,一种优选但不限于通过实施例一中所述的制作方法获得的FPC,包括依次层叠设置的衬底11、正面线路层12和正面阻焊膜13,至少所述正面线路层12中的金手指121的厚度被减薄至6.5-8.5μm之间。
所述正面线路层12包括正面走线和与所述正面走线连接的金手指121,至少需要对所述正面线路层12中的金手指121的厚度进行减薄,考虑到工艺的便捷性,优选地对整面的正面线路层12(包括所述正面走线和金手指121)的厚度均进行减薄。
所述正面阻焊膜13在所述金手指121处形成开窗区域。
对于双层走线结构的FPC来说,该FPC还包括依次层叠设置在所述衬底11背向所述正面线路层12的另一面上的背面线路层14和背面阻焊膜15。
所述背面线路层14包括背面走线,部分正面走线和部分金手指121之间通过所述背面走线连接,所述衬底11上开设有用于所述正面走线和背面走线之间、以及所述金手指121和背面走线之间连接导通的导通孔16。
同样的,也可以对所述背面线路层14的厚度进行减薄,所述背面线路层14的厚度也优选地被减薄至6.5-8.5μm之间,与所述正面线路层12的厚度相一致。
以上所述实施例仅表达了本发明的实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制,但凡采用等同替换或等效变换的形式所获得的技术方案,均应落在本发明的保护范围之内。

Claims (10)

1.一种FPC的制作方法,其特征在于,包括:
步骤1:采用刻蚀工艺在衬底的一面上制作正面线路层,所述正面线路层包括金手指,所述金手指具有原始铜厚H且其上表面具有原始宽度D;
步骤2:采用减铜工艺至少对所述正面线路层中的金手指的厚度进行减薄,使所述金手指被减薄至厚度h且其上表面增大至宽度d,其中h<H,d>D;
步骤3:在所述正面线路层上制作正面阻焊膜。
2.根据权利要求1所述的FPC的制作方法,其特征在于,在步骤2的减铜工艺中,还对所述正面线路层中的正面走线的厚度进行减薄。
3.根据权利要求1或2所述的FPC的制作方法,其特征在于,所述正面线路层的厚度被减薄至6.5-8.5μm之间。
4.根据权利要求1或2所述的FPC的制作方法,其特征在于,所述正面线路层被减掉的厚度在4-6μm之间。
5.根据权利要求1所述的FPC的制作方法,其特征在于,步骤1还包括:采用刻蚀工艺在所述衬底背向所述正面线路层的另一面上制作背面线路层;步骤3还包括:在所述背面线路层上制作背面阻焊膜。
6.根据权利要求5所述的FPC的制作方法,其特征在于,在步骤2的减铜工艺中,还对所述背面线路层的厚度同时进行减薄。
7.根据权利要求6所述的FPC的制作方法,其特征在于,所述背面线路层的厚度被减薄至6.5-8.5μm之间。
8.一种FPC,其特征在于,采用权利要求1-7中任一所述的制作方法制成,包括依次层叠设置的衬底、正面线路层和正面阻焊膜,至少所述正面线路层中的金手指的厚度被减薄至6.5-8.5μm之间。
9.根据权利要求8所述的FPC,其特征在于,还包括依次层叠设置在所述衬底背向所述正面线路层的另一面上的背面线路层和背面阻焊膜。
10.根据权利要求9所述的FPC,其特征在于,所述背面线路层的厚度被减薄至6.5-8.5μm之间。
CN201810247128.6A 2018-03-23 2018-03-23 一种fpc的制作方法和fpc Active CN108566742B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810247128.6A CN108566742B (zh) 2018-03-23 2018-03-23 一种fpc的制作方法和fpc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810247128.6A CN108566742B (zh) 2018-03-23 2018-03-23 一种fpc的制作方法和fpc

Publications (2)

Publication Number Publication Date
CN108566742A CN108566742A (zh) 2018-09-21
CN108566742B true CN108566742B (zh) 2020-03-13

Family

ID=63532957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810247128.6A Active CN108566742B (zh) 2018-03-23 2018-03-23 一种fpc的制作方法和fpc

Country Status (1)

Country Link
CN (1) CN108566742B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105600B2 (ja) * 1993-04-22 1995-11-13 日本電気株式会社 プリント配線板の製造方法
CN1211159A (zh) * 1997-09-10 1999-03-17 华通电脑股份有限公司 用硫酸、双氧水将铜箔蚀薄的方法
CN100505987C (zh) * 2007-01-26 2009-06-24 上海美维科技有限公司 提高蚀刻工艺中线路精度的方法
KR20150109932A (ko) * 2014-03-21 2015-10-02 삼성전기주식회사 에칭액 조성물 및 이를 이용한 회로 패턴의 제조방법
CN105357874B (zh) * 2015-10-26 2018-09-21 江苏弘信华印电路科技有限公司 一种绑定金手指补偿方法

Also Published As

Publication number Publication date
CN108566742A (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
TWI444120B (zh) 含有覆蓋直接接合於主機板的晶粒的封裝的主機板組裝件、形成主機板組裝件的方法及計算系統
JP5010737B2 (ja) プリント配線板
US7842886B2 (en) Transmission cable
CN104284511B (zh) 印刷布线板
KR101198411B1 (ko) 패키지 온 패키지 기판
CN102573278B (zh) 多层布线基板
CN104681531B (zh) 封装基板及其制法
JP6226167B2 (ja) 多層配線板
CN103579173A (zh) 半导体封装件及其制法
JP2012094800A (ja) 半導体記憶装置およびその製造方法
CN108566742B (zh) 一种fpc的制作方法和fpc
US8889994B2 (en) Single-layered printed circuit board and manufacturing method thereof
WO2023109048A1 (zh) Pcb及其制作方法
CN112951797B (zh) 指纹模组、电子设备及指纹模组加工方法
TWI394250B (zh) 封裝結構及其製法
JP6123915B2 (ja) 樹脂多層基板
CN103384454A (zh) 复合式电路板的制作方法
CN111933623A (zh) 一种基于基板侧面焊盘的封装互连结构及方法
CN114423176B (zh) 包括侧面pin脚的pcb板及其制造方法、通信模组
CN101383302A (zh) 具有悬垂连接堆叠的集成电路封装系统
CN114731763A (zh) 内埋电路板及其制造方法
CN106408070B (zh) 接触式智能卡及制造方法
CN103390598A (zh) 半导体封装件及其制法
CN104219881A (zh) 复合式电路板及其制作方法
CN201541392U (zh) 电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant