KR20090087154A - 미세 피치의 인쇄회로기판 제조를 위한 완전 부가 공법 - Google Patents

Abstract

본 발명은 인쇄회로기판에 동박 회로의 피치를 수십 마이크로미터 수준으로 만들기 위한 완전 부가 공법(FAP)에 관한 것으로, 본원 발명은 기존의 세미 부가 공법(SAP)이 지닌 플래시 에칭 시에 발생하는 화학동의 언더컷 문제를 해결한 인쇄회로기판 제조 기술에 관한 것이다.

본 발명은 절연층 기판에 층간 접속을 위한 홀을 가공한 후에 드라이 필름 을 피복하고 회로 패턴에 따라 이미지 공정을 선행한 후에 화학동 도금을 함으로써, 종래의 세미 부가 공법과 달리 추가의 전기동 도금 과정도 필요 없고 플래시 에칭 공정 과정도 생략할 수 있다. 그 결과, 종래 기술과 달리 배선 동박의 폭이 좁아지는 문제 또는 화학동의 언더컷 문제를 해결하게 된다.

인쇄회로기판, PCB, 세미 부가 공법, SAP, FAP, 화학동, 미세 패턴.

Description

미세 피치의 인쇄회로기판 제조를 위한 완전 부가 공법{FULL-ADDITIVE PROCESS FOR A FINE-PITCH PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 동박 회로의 피치를 수십 마이크로미터 수준으로 만들기 위한 완전 부가 공법(FAP; full-additive process)에 관한 것으로, 본원 발명은 기존의 세미 부가 공법(SAP; semi-additive process)이 지닌 플래시 에칭 시에 발생하는 화학동의 언더컷(undercut) 문제 또는 배선 폭이 좁아지는 문제, 배선 소밀부에서 에칭이 불균일하게 발생하는 현상 등을 해결한 인쇄회로기판 제조 기술에 관한 것이다. 부언하여 설명하면, 본 발명은 인쇄회로기판 제조를 위한 기존의 세미 부가 공법이 지니는 문제를 해결한 공법으로서, 특히 수십 마이크로미터 수준의 미세 피치 길이의 패턴 형성을 가능하게 하는 인쇄회로기판 제조 기술에 관한 것이다.

최근 들어 노트북 컴퓨터의 두께가 수 밀리미터 수준으로 얇아지는 등, 전자 기기가 소형화되고 슬림화되어 감에 따라, 인쇄회로기판의 동박 회로 패턴을 미세화하는 기술이 도입되고 있다.

일반적으로 인쇄회로기판에 동박 회로를 형성하는 과정은 다음과 같다. 즉, 절연층 위에 피복된 동박 위에 드라이 필름(D/F)을 밀착 피복하고, 드라이 필름을 회로도에 따라 선택적으로 제거함으로써 부식 제거할 동박 부위와 남겨둘 동박 부위를 드라이 필름으로 선택적으로 정의한다. 이어서, 드라이 필름이 선택적으로 피복되어 있는 기판을 염화동과 같은 부식액으로 처리하여 노출되어 있는 동박을 식각 제거함으로써 회로를 형성한다. 그런데 미세 회로 패턴을 형성하기 위해서는 드라이 필름으로 마스크하고 있는 회로 선과 인접 회로선 사이의 피치 길이를, 예을 들어 수 마이크로미터 내지 수십 마이크로미터 수준으로 미세화할 수 있어야 한다. 그런데 동박을 염화동과 같은 식각액을 이용하여 습식 에칭을 진행하면 습식 식각의 등방성 식각 특성에 의하여 식각된 동박의 단면이 수직 형상을 지니지 못하고 경사진 단면을 갖는 현상이 종종 발생한다.

이와 같은 경사진 단면은 선폭 피치가 비교적 큰 경우에는 문제가 발생하지 않으나, 동박의 두께에 회로 피치가 근접하게 되면 (예를 들어 수십 마이크로미터 피치), 회로 사이에 단락의 위험성이 발생하게 된다.

도1은 종래 기술에 따라 절연 수지 위에 피복된 동박 위에 드라이 필름으로 패턴을 형성한 후 식각 공정을 진행한 경우 식각된 동박의 단면 프로파일을 나타낸 도면이다. 도1을 참조하면, 동박(15) 위에 패턴 형성된 드라이 필름(50)을 두고 염화동 용액으로 습식 식각을 진행하면, 등방성 식각(isotropic etching) 성질로 인하여 식각된 동박의 단면이 경사지게 됨을 관측할 수 있다. 즉, 도1에 도시한 대로 드라이 필름(50)으로 재단된 피치 길이는 L 이지만, 실제로 식각된 동박 회로의 피치 길이는 L'로 축소되어, 미세 회로 패턴을 형성하고자 할 경우 주어진 동박 두께에 비해 피치 길이가 축소되면, 등방성 식각 특성으로 인하여 회로가 단락될 수 있다.

이와 같은 식각 용액의 등방성 식각 특성 문제로 인한 동박 단면의 경사 문제를 해결하고, 동박 회로 피치를 미세화하기 위하여 세미 부가 공법(SAP)이 제안되어 사용되고 있다. 당업계의 SAP 공법은 동박을 식각하는 대신에 단차가 거의 수직 형상을 지니는 드라이 필름 패턴을 먼저 형성하고, 이어서 드라이 필름 패턴이 형성된 기판에 전기 동도금을 수행함으로써 비교적 수직 단차의 동박 회로를 형성하는 것을 기술의 요지로 하고 있으며, 세미 부가 공법을 적용하는 경우 기존의 식각 공정에서 겪었던 회로 밀접성 및 미세화의 한계를 어느 정도 극복할 수 있으며, 회로 형상화 특성이 개선되는 효과가 있다.

도2a 내지 도2h는 종래 기술에 따른 세미 부가 공법을 나타낸 도면이다. 앞서 언급한 대로, 기존의 동박 회로 형성 방법은 도금을 한 원판에 이미지 형성한 후에 식각 작업을 진행하여 동(Cu)을 깎아 회로를 형성하는 반면에, SAP 공법은 원판 상에 드라이 필름 현상 작업을 진행하여 이미지를 형성하고 패턴 도금하여 회로를 형성하고 있다.

기존의 세미 부가 공법의 요지는 드라이 필름으로 패턴을 형성하는 과정에서는 단차가 수직인 드라이 필름 패턴 형성은 비교적 쉽게 실현 가능하므로, 우선 수직 단차의 드라이 필름 패턴을 형성하고 난 후에 동도금을 실시함으로써 드라이 필름 형상에 좇아 수직 단차의 동박을 얻고자 함에 있다.

이하에서는 도2a 내지 도2h를 참조하여 종래 기술에 따른 세미 부가 공법을 상세히 설명하고, 그 문제점을 지적하기로 한다. 도2a를 참조하면, 우선 프리프레그(PREPREG)와 같은 절연층(10)에 상층과 하층 사이에 층간 접속을 위한 층간 접속 홀을 형성하기 위해 드릴링을 진행하여 홀(30)을 형성한다(도2b).

도2b와 같이 홀(30)을 형성하는 것은 상층 동박 회로와 하층 동박 회로를 서로 전기적으로 접속하기 위함이며, 홀 가공을 하고 난 후에는 후속하는 도금 공정이 원활히 이루어지도록 디스미어 공정을 진행한다.

여기서, 디스미어 공정은 홀 형성을 위하여 드릴링을 진행한 경우 드릴링 과정에서 발생하는 잔사 등을 제거하고, 후속 도금 공정 진행 시에 도금이 원활하게 진행되도록 하기 위하여 홀 내벽 표면에 거칠기, 즉 조도(roughness)를 제공하는 프로세스인데, 홀 가공 및 디스미어 공정에 관한 기술은 본원 출원인의 선행 기술 자료인 대한민국 특허공개 제10-2004-0062723호에 상술되어 있다.

다시 도2c를 참조하면, 무전해 동도금을 진행해서 기판의 표면 및 노출된 홀(30) 내벽 표면에 화학동(40)을 피복 한다. 이어서, 기판 표면에 드라이 필름(D/F; 50)을 밀착 피복하고, 후속 전기 도금 공정에서 동도금을 형성할 부분과 그렇지 않을 부위를 선택적으로 마스크 하기 위하여 드라이 필름(50)을 선택적으로 식각하여 패턴 형성한다(도2d).

그리고 나면, 도2e에서와 같이 전기 동도금을 수행하면, 드라이 필름(50)이 남아 있는 곳에는 전기동이 형성되지 아니하고, 나머지 전기가 흐르는 부위, 즉 화학동(40) 위에만 전기동(60)이 형성된다. 여기서, 화학동(40)과 전기동(60) 모두 동(Cu)임에는 차이가 없지만, 후속하는 플래시 에칭 공정 과정에서 식각 특성을 달 리하므로 구별하여 도시하였음에 주의한다.

이어서, 도2f와 같이 드라이 필름(50)을 박리하고 나면, 상층과 하층에는 비교적 단차가 수직 형태인 동박 회로가 형성된다. 도2f를 참조하면, 박리 된 드라이 필름(50) 자리(점선 원으로 표시하였음)에는 화학동(40)이 남아있으며, 화학동(40)을 제거하여야만 단락되었던 부분이 해소되어 좌측 동박과 우측 동박이 분리되어, 비로소 동박 회로가 형성된다.

이를 위하여, 기존의 세미 부가 공법(SAP)에서는 도2g와 같이 플래시 에칭(flash etching)을 진행하여, 즉 식각액에 기판을 살짝 담가서 화학동(40)을 전면 식각하는 방법을 사용하고 있다. 도2g에는 플래시 에칭 결과 기판 표면에 노출되어 있던 화학동(40)을 식각 제거한 모습이 나타나 있으며, 식각 동박의 단면의 단차가 비교적 수직 단면을 이루고 있다.

그런데 기존의 세미 부가 공법을 플래시 에칭을 진행하는 과정 중에 배선 폭이 좁아지는 현상이 발생한다. 즉, 도2g 및 도2h에 도시한 대로 배선의 폭이 L에서 L - △L로 감소하게 되는 문제가 발생할 수 있다. 또한, 무전해 동도금과 전해 동도금 사이의 습식 식각액에서의 식각률의 차이로 인하여(일반적으로 무전해 동도금, 즉 화학동의 식각률이 전기동의 식각률보다 더 크다), 도2h에 도시한 바와 같이 무전해 동도금층, 즉 화학동에 언더컷(undercut; 80)이 발생하여 △L' 만큼 화학동의 길이가 좁아지는 문제가 발생할 수 있다. 그 결과, 플래시 에칭에 의해 배선 폭이 좁아지게 되고, 배선 소밀부에서 에칭이 불균일하게 진행되는 등의 기술적 문제점이 발생하게 된다.

따라서, 본 발명의 제1 목적은 동박 회로의 피치 길이를 수십 마이크로미터 수준의 미세 패턴으로 정의할 수 있는 인쇄회로기판 제조 공법을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 기존의 세미 부가 공법(SAP)에서 실시하는 플래시 에칭 공정을 생략하여 전술한 문제점을 해결한 새로운 인쇄회로기판 제조 공법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명은 홀 가공 후에 홀 내벽 표면을 도금하기 위하여 화학동을 실시하는 대신에, 선행하여 드라이 필름으로 회로 패턴을 이미지 형성하는 것을 특징으로 하고 있으며, 패턴 이미지를 형성한 후에 이어서 화학동을 실시하여 층간 접속된 동박 회로를 형성하고, 드라이 필름을 박리 제거하는 것을 특징으로 한다.

본 발명은 세미 부가 공법(SAP)이 반드시 진행하여야 했던 플래시 에칭 공정을 생략할 수 있도록 하므로, 회로 패턴을 40 μm 정도로 미세화하는데 유리하고, 배선 폭이 좁아지는 문제점이 전혀 없다. 더욱이, 플래시 에칭 작업으로 인한 데이터 회로 보강 작업을 줄일 수 있으므로 작업 효율성을 제고하고 비용 절감 효과를 기대할 수 있다. 또한, 본 발명에 따르면 무전해 동도금을 통해 제품 형상을 만들게 되므로 고가의 전기동 설비 투자가 필요하지 않은 장점을 기대할 수 있으며, 도금 편차를 줄여 수율 향상을 기대할 수 있다.

본 발명은 인쇄회로기판을 제조하는 방법에 있어서, (a) 절연층 기판에 선정된 위치를 드릴 가공하여 층간 접속을 위한 홀을 형성하는 단계; (b) 상기 홀 가공된 기판의 전면 상기 홀의 내벽 표면에 무전해 동도금을 위한 촉매를 형성하는 단계; (c) 표면에 상기 촉매가 형성된 기판 위에 드라이 필름을 밀착 피복하고 주어진 회로 패턴에 따라 상기 드라이 필름을 선택적으로 제거하여 상기 촉매가 도포된 기판을 상기 회로 패턴에 따라 선택적으로 노출하는 단계; (d) 무전해 동도금을 수행하여 상기 드라이 필름이 마스크 하지 않는 노출된 기판 표면에만 화학동을 형성하는 단계; 및 (e) 상기 드라이 필름 박리 제거하여 상층과 하층이 층간 접속 홀에 의해 통전된 동박 회로를 형성하는 단계를 포함하는 인쇄회로기판 제조 방법을 제공한다.

이하에서는 첨부 도면 도3 및 도4를 참조하여 본 발명에 따른 인쇄회로기판 제조 방법의 양호한 실시예를 상세히 설명한다.

도3a를 참조하면, 본 발명은 프리프레그(PREPREG)와 같은 절연층(10)에서 시작한다. 도3b와 같이, 절연층(10)에 층간 접속을 위하여 원하는 위치에 드릴(drill) 공정을 수행하여 층간 전기 접속을 위한 홀(30)을 형성한다(도3b).

이어서, 기존의 방법대로 층간 접속을 위한 홀의 내벽 벽면에 남아 있는 잔사를 제거하고 표면 조도 처리를 위해 디스미어 공정을 진행한다. 즉, 홀 가공 후 에 남아 있는 잔사 등을 탈지하기 위한 세정 공정과, 표면에 거칠기, 즉 조도를 주기 위하여 소프트 에칭 공정을 진행할 수 있다. 이어서, 수분 제거 및 분위기 조성을 위한 프리 딥(pre-dip) 공정을 진행하고, 주석-팔라듐(Sn-Pd) 콜로이드 용액 또는 착화액 등에 의한 표면 처리를 통해 화학동을 위한 촉매를 기판 전면에 형성하고, 주석(Sn)을 제거하는 산활성 처리 등의 표면 처리 공정이 진행된다. 탈지 공정 내지 산활성 처리 등에 대한 내용은 도4를 참조하여 후술하기로 한다.

도3c는 전술한 탈지 공정 내지 산활성 처리 공정 등을 거쳐 홀 가공된 기판 위에 화학동을 위한 촉매(45)가 형성된 모습을 나타낸 도면이다. 도3c를 참조하면, 홀(30)이 드릴 형성된 절연층 기판 표면 및 홀 내벽 표면에 촉매가 도포 되어 있다. 이어서, 본 발명은 도3d에서와 같이 드라이 필름(50)을 밀착하고 현상하여 드라이 필름을 회로도에 따라 선택적으로 제거하여 패턴 형성한다. 본 발명은 종래의 세미 부가 공법과 달리, 회로 패턴 이미지 작업을 화학동 공정을 진행하기 전 단계에 수행하고, 화학동을 후속 전기동을 위한 보조 단계로 실시하는 것이 아니라, 화학동만으로 층간 접속 동박 회로를 형성하는 데 기술적 특징이 있다.

그리고 나면, 도3e에서와 같이 무전해 동도금을 실시하여, 드라이 필름(50)으로 피복하고 있지 않은 기판 표면 전체에 화학동(40)을 형성한다. 여기서, 드라이 필름(50)이 덮여 있는 부위는, 드라이 필름(50)이 촉매를 마스크하고 있게 되므로 무전해 동도금을 진행하여도 드라이 필름(50) 위에는 화학동이 형성되지 않는다. 여기서, 종래 기술에 따른 세미 부가 공법(SAP)과는 달리 화학동이 층간 접속 동박 역할을 하게 되므로 화학동의 피복층 두께가 충분히 두꺼워지도록 무전해 동 도금 시간은 길어지게 된다. 마지막으로, 도3f를 참조하면, 드라이 필름(50)을 박리 제거함으로써 간단하게 층간 접속이 완료된 동박 회로가 형성되며, 인접하고 있는 회로의 배선을 분리하기 위하여 추가의 플래시 에칭 공정을 필요로 하지 않는다.

도4는 본 발명에 따른 인쇄회로기판의 제조 방법을 상세히 설명하는 일처리 흐름도이다. 도4를 참조하면, 우선 절연층 기판에 홀가공을 수행하고(단계 S400), 세정 및 탈지 공정(Clean and Condition)을 수행하여 홀 내벽에 남아 있는 잔사를 제거한다(단계 S410). 이어서, 소프트 에칭(soft etching) 공정을 수행하여 표면에 거칠기(roughness)를 제공한다(단계 S420). 한편, 기판 표면에 붙어 있는 이물질 또는 습기는 후속 단계의 촉매 처리 벤치를 오염시킬 수 있으므로, 단계 S430에서 프리 딥(pre-dip) 처리를 실시한다.

이어서, 주석-팔라듐(Sn-Pd) 콜로이드 용액 또는 착화액 등에 의한 표면 처리를 통해 화학동을 위한 촉매를 기판 전면에 형성한다(단계 S440). 이어서, 가속 공정 처리(accelerator)는 주석(Sn)을 1/2 내지 1/3 정도 제거하여 무전해 도금 시에 밀착성을 더욱 개선하도록 한다(단계 S450).

그리고 나면, 주어진 회로 패턴에 따라 드라이 필름에 대한 이미지 작업(단계 S460)을 진행하게 되고, 화학동을 진행하여(단계 S470) 층간 접속 동(Cu)을 형성한다. 마지막으로, 임무를 완수한 드라이 필름을 박리 제거한다(단계 S480).

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.

본 발명은 홀 가공 후에 홀 내벽 표면을 도금하기 위하여 화학동을 실시하는 대신에, 선행하여 드라이 필름으로 회로 패턴을 이미지 형성하는 것을 특징으로 하고 있으며, 패턴 이미지를 형성한 후에 이어서 화학동을 실시하여 층간 접속된 동박 회로를 형성하고, 드라이 필름을 박리 제거하는 것을 특징으로 한다. 그 결과, 종래의 세미 부가 공법에서 필요하였던 플래시 에칭 단계를 생략할 수 있으며, 그 결과 플래시 에칭 과정에서 발생하는 제반 전술한 문제를 해결하게 된다.

도1은 종래 기술에 따라 동박 회로를 형성한 도면.

도2a 내지 도2h는 종래 기술에 따른 세미 부가 공법(SAP)을 나타낸 도면.

도3a 내지 도3f는 본 발명에 따른 인쇄회로기판 제조 방법을 상세히 설명한 도면.

도4는 본 발명에 따른 인쇄회로기판의 제조 방법을 상세히 설명하는 일처리 흐름도를 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

10: 절연층

30: 홀

40: 화학동

45: 촉매

50: 드라이 필름

80: 언더컷

Claims (1)

1. 인쇄회로기판을 제조하는 방법에 있어서,

   (a) 절연층 기판에 선정된 위치를 드릴 가공하여 층간 접속을 위한 홀을 형성하는 단계;

   (b) 상기 홀 가공된 기판의 전면 상기 홀의 내벽 표면에 무전해 동도금을 위한 촉매를 형성하는 단계;

   (c) 표면에 상기 촉매가 형성된 기판 위에 드라이 필름을 밀착 피복하고 주어진 회로 패턴에 따라 상기 드라이 필름을 선택적으로 제거하여 상기 촉매가 도포된 기판을 상기 회로 패턴에 따라 선택적으로 노출하는 단계;

   (d) 무전해 동도금을 수행하여 상기 드라이 필름이 마스크 하지 않는 노출된 기판 표면에만 화학동을 형성하는 단계; 및

   (e) 상기 드라이 필름 박리 제거하여 상층과 하층이 층간 접속 홀에 의해 통전된 동박 회로를 형성하는 단계

   를 포함하는 인쇄회로기판 제조 방법.

Images