KR890001415B1 - 페놀수지의 양면인쇄 회로 기판과 이의 제조방법 - Google Patents

페놀수지의 양면인쇄 회로 기판과 이의 제조방법 Download PDF

Info

Publication number
KR890001415B1
KR890001415B1 KR1019860001733A KR860001733A KR890001415B1 KR 890001415 B1 KR890001415 B1 KR 890001415B1 KR 1019860001733 A KR1019860001733 A KR 1019860001733A KR 860001733 A KR860001733 A KR 860001733A KR 890001415 B1 KR890001415 B1 KR 890001415B1
Authority
KR
South Korea
Prior art keywords
printed circuit
double
circuit board
sided printed
substrate
Prior art date
Application number
KR1019860001733A
Other languages
English (en)
Other versions
KR870009615A (ko
Inventor
오석주
Original Assignee
오석주
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오석주 filed Critical 오석주
Priority to KR1019860001733A priority Critical patent/KR890001415B1/ko
Publication of KR870009615A publication Critical patent/KR870009615A/ko
Application granted granted Critical
Publication of KR890001415B1 publication Critical patent/KR890001415B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

내용 없음.

Description

페놀수지의 양면인쇄 회로 기판과 이의 제조방법
본 발명은 페놀수지를 주재로한 회로기판에서 페놀수지의 양면인쇄회로기판을 손쉽게 이루도록 함에 의해 그 실장 밀도를 고실장밀도로 높일 수 있음과 동시에 적층판과 동박간의 접착력을 양호히 하고 아울러 에디티브기법(Additive process)이 자연적으로 이루어지므로서, 양면인쇄회로기판의 제조절차를 간단히 할 수 있도록한 페놀수지의 양면인쇄회로기판과 이의 제조방법에 관한 것이다.
회로기판에는 에톡시수지의 회로기판과 페놀수지의 것이 많이 알려져 있었다.
상기 에폭시 수지의 회로기판은 페놀수지의 그것보다 전기절연성 및 잘부러짐에 대한 강함등이 양호한 것으로서 알려져 있지만 그 가격면에서 비싸다는 흠점이 있었으며, 또 에폭시수지의 것에 있어서는 부품단자의 삽입공 또는 스루홀(Through hole)의 도전처리가 용이하므로 양면인쇄 회로기판의 제조가 수월하여 양면인쇄 회로기판으로서 대개가 이용되는 것이었다.
반면, 페놀수지의 회로기판은 에폭시 수지의 그것보다 값이 싸고, 단자삽입공의 펀칭성이 좋으며, 대량생산에 적합한 장점을 가지고 있어서 이에 맞는 용도로 널리 이용되고 있기는 하나, 산기 부품단지의 삽입공 또는 스루홀의 도전처리등이 용이치 않아 복잡하고 번거로운 제조기법을 도입해야 하므로 양면 인쇄 회로기판 으로서 값사거나, 품질좋고, 실장 밀도가 높은 등의 대량생산에 적합한 형태로 개발되기 어려웠던 것이었다.
그리고, 상기 대부분의 인쇄회로기관 제조기술에 있어서는 대개가 동박식각을 위한 에칭공정을 수반하고 있으므로, 그제작이 여간 번거로울 뿐만 아니라, 제조과정이 복잡해지며, 특히 주위 위생이나 환경 오염등의 불리한 조건을 수반하고 있고, 불필요한 동박손실로 인해 재료의 낭비를 초래하고 있어 상당히 바람직하지 못한 것이었다.
또, 에폭시수지의 양면인쇄 회로기판에서는 앞면과 이면과의 회로패턴이나 관통공부의 도전막 처리를 접착제를 도포하여 직접 수행하는 에디티브 기법(技術的方法)에 의해 일련의 프로세스로서 양면인쇄 회로기판을 손쉽게 얻을 수 있었으나 페놀수지의 그것에 있어서는 양면인쇄 회로기판을 조성하는데 따른 불합리한 여건 때문에 이러한 기법을 이용하고 있지 못하고 있는 실정에 있었다.
본 발명의 목적은, 페놀수지를 주재로 한 양면인쇄 회로기판을 주위환경 오염없이 간단히 얻을 수 있음에 의해 그 가격면에서 상당히 경제적이며 제작이 편리하고, 위생적인 이점을 부여하려는데 있다.
또, 페놀수지의 회로기판에서 양면 인쇄 회로 기판을 실험함에 의해 그 실장밀도를 고실장밀도로 함과 아울러 정밀회로 패턴을 손쉽게 얻을 수 있고 적층판과 동박간의 접착력을 양호히 증진시켜 물품의 신뢰성을 상당히 좋게 하려는 목적도 있다.
이외에도, 에폭시 수지의 양면인쇄 회로기판의 제조기법에서 이용되고 있는 에디티브 기법에 있어서, 회로기판에 접착제를 도포하는 등의 부가적 공정없이 본 발명을 실행하는 과정에서 자연적으로 에디티브 기법이 수행됨에 의해 그 제작 공정의 단순화, 신속성, 대량생산의 적합성등을 공통으로 만족시키게 되어 이점에 있어서의 상당히 저가의 양면인쇄 회로기판을 제공할 수 있도록 한 것이다.
이하에서 이를 상세히 설명하면 다음과 같다.
즉, 본 발명은 이의 제조공정이 다음과 같은 대별적 공정으로 이루어진다.
즉, 동박을 접착치 않은 인쇄회로기판용 페놀수지 적층판(이하 편의상 무동박 페놀기판이라 명한다)을 출발재료로 하여 부품 삽입용 관통공을 펀칭하고 브라쉬등으로 이의 양면을 평면처리 한다.
이후, 펀칭시 발생하는 스메어(Smare) (관통공부의 충격으로 관통공부 주연의 기판부위가 약간 이완된 것)를 제거하고, 등박접착력을 양호히 하려는 금속염과 알칼리의 혼합용액 속에 상기 무동박 페놀기판을 침지시킨다.
상기 처리된 무동박 페놀기판에 회로패턴 부분만 형성되도록 네가타브 레지스트로 전면 도포한다. 다시, 상기 회로패턴부나 관통공부를 웨팅에이전트가 첨가된 파라듐의 염화물을 주재로 한 용액에 침지시며 촉매처리 하고, 촉매의 활성화 조건을 부여하려는 중크롬산칼륨 60g/1등의 용액에서 5분간 처리하고 수세한다.
또, 상기 처리된 무동박 페놀기판의 수지면과 도전 금속면의 견고한 접착을 위해 인함유 무전해 니켈옥에서 니켈도금을 한후 (이때는 도금두께가 0.15μ로 하는것이 바람직하다) 무전해 동도금 처리를 두껍게 입혀 (Heavel Build) 산세 및 수세하여 건조시키므로서, 페놀수지의 양면인쇄 회로기판이 제조되는 것이다.
이러한 본 발명의 구체적인 일실시에는 다음과 같다.
[제1공정]
무동박 페놀기판에 부품삽입용 관통공부를 편칭하고 평면처리 한다.
[제2공정]
상기 처리된 무동박 페놀기판을 과망간산 나트륨 30-45 g/1, 수산화칼륨 80-130 g/1의 용액, 60℃로 20분간 침적처리한다.
[제3공정]
상기 처리된 무동박 페놀기판을 염회제 1 석 10-13 g/1 염산(37%) 100-300ml/1의 용액으로 25℃에서 3분간 침적하여 중화처리 하고, 마스크용 네가티브래지스트로 도포하여 감광처리후 건조한다.
[제4공정]
상기 처리된 무동박 페놀기판을 염화제 1 석 1-3 g/1 염산(37%) 10-30ml/1의 용액으로 25℃로 3분간 침적시켜 예비촉매 조건을 부여한다.
[제5공정]
상기 처리된 무동박 페놀기판을 염화파라듐(PbC12) 1g/1, 염화제 1석 (SnC12) 50-60 g/1, 염산(HCl : 37%) 70-100ml/1, 웨팅에이전트 적당량의 용액을 40℃로 하여 10분간 침적시킴에 의해 촉매처리하고(이때 상기 웨팅 에이전트는 음이온 표면활성제(Cation Surfactan)로 함이 바람직 하다), 수세하여 120℃에서 건조시킨다.
[제6공정]
상기 처리된 무동박 페놀기판을 중크롬산칼륨 40-60 g/1, 봉불산(42%) 60-100ml/1의 용액에서 25℃로 5분간 침적시켜 1차로 촉매의 활성화 처리한후, 다시 증아유산소다 10-20 g/1,황산적당량/1, pH 4.5인 혼합용액으로 5분간 침적시켜 2차 활성화 처리를 행한다.
[제7공정]
상기 처리된 무동박 페놀기판을 염화니켈 10-30 g/1 차아인산나트륨 4-10 g/1, 염화암모늄 15-50 g/1 수산화암모늄 적당량/1, 으로된 88℃의 혼합욕에서 4-10분간 침적시킴에 의해 인을 함유한 무전해 니켈도금을 행한다.
[제8공정]
상기 무전해 니켈도금이 행해진 무동박 페놀기판에 무전해 동처리를 행하고 수세한 후 120℃에서 30분간 건조하여 마감처리 한다.
이러한 본 발명의 작용 및 효과는 다음과 같이 이루어 진다.
상기 제1공정에 의해 무동박 페놀기판의 관통공부 및 적층판 면에 금속염과 알카리의 수용액이 적당히 침투되어 관통공 펀칭시 발생되는 스메어를 메꾸면서 차후 공정에 회로패턴이 부여되는 도전막의 접착력을 강화시키는 조건이 부여된다.
제2, 제4공정에 있어서는, 염화제 1석, 염산의 수용액으로 중화처리한 후 염화제 1석, 염산(제2공보다 1/10로 감소시킨양)으로 예비촉매 조건을 부여하여 이후 촉매처리가 양호히 되도록 한다.
이후 제5공정에서는 음이온 표면 활성제인 웨팅에어전트가 첨가된 파라듐의 염화물을 주재로한 용액에 침지 시키므로서, 무동박 페놀기판의 관통공부와 회로 패턴에 동박이 단단히 결착되도록한 촉매처리가 되는 것 이며, 이후 제6공정의 제1,2차 촉매의 활성화를 부여하여 제7공정의 인을 함유한 무전해 니켈도금시 무전해 니켈이 상기 촉매와 반응하여 무동박 페놀기판의 관통공부와 회로패턴에 도금이 행해지는 것이다.
이때, 상기 니켈은 구리족이므로 단단치 못하므로 인을 첨가하여 니켈도금을 양호히 개선하게 된다. 이후 무전해 등 도금처리를 하므로서, 상기 관통 공부와 회로패턴에 도전막이 치밀하고 단단하게 걸착처리 되는것 이다.
이와 같은 본 발명은, 무동박 페놀기판을 기초재로 하여 관통공부의 촉매처리, 도금처리로서 양면인쇄 회로기판을 간단하고 용이하게 제조할 수 있으며, 특히 별단의 부가적 공정없이 에디티브 기법이 가능함에 의해 이러한 물품의 저가제조가 가능하면서 페놀 기판의 고실장밀도를 실현할 수 있고, 그 품질에 높은 신뢰성을 부여할 수 있는 용이한 특징이 있는 것이다.

Claims (2)

  1. 페놀수지의 인쇄회로 기판에 있어서, 천공된 관통공을 가지며 이의 기판면이 평면처리된 무동박 페놀기판을 통상의 네가티브레지스트기법으로 양면 인쇄회로 패턴을 형성하고, 이를 웨딩에이젼트가 첨가된 파라듐 염화물에 의한 촉매작용으로 두께 0.15μ 정도의 인함유되어 형성되며, 이의 표층엔 무전해 동도금층이 적충되는 구성을 특징으로 하는 페놀수지의 양면인쇄 회로기판.
  2. 관통공이 천공되고 평면처리된 무동박 페놀기판을 금속염과 알카리의 혼합용액으로 침지처리하고, 염화 제1석 등에 의한 중화처리후, 네가티브레지스트 기법에 의한 양면인쇄 회로패턴을 형성하며, 다시 염화제 1석등에 의한 예비촉매 처리후 웨팅에이전트가 첨가된 파라듐을 주제로한 염화물[(PbC12+SnC12+HC1+Weting agent(음이온계)]로 촉매처리하고, 중크롬산칼륨, 중아유산소다등에 의한 1,2차 촉매 활성화 처리후 인을 함유한 무전해 니켈 도금과 무전해 동도금 처리를 차례로 진생시켜서 제조됨을 특징으로 하는 페놀수지의 양면인쇄 회로기판 제조방법.
KR1019860001733A 1986-03-11 1986-03-11 페놀수지의 양면인쇄 회로 기판과 이의 제조방법 KR890001415B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860001733A KR890001415B1 (ko) 1986-03-11 1986-03-11 페놀수지의 양면인쇄 회로 기판과 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860001733A KR890001415B1 (ko) 1986-03-11 1986-03-11 페놀수지의 양면인쇄 회로 기판과 이의 제조방법

Publications (2)

Publication Number Publication Date
KR870009615A KR870009615A (ko) 1987-10-27
KR890001415B1 true KR890001415B1 (ko) 1989-05-02

Family

ID=19248784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860001733A KR890001415B1 (ko) 1986-03-11 1986-03-11 페놀수지의 양면인쇄 회로 기판과 이의 제조방법

Country Status (1)

Country Link
KR (1) KR890001415B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104540322A (zh) * 2014-12-22 2015-04-22 泰州市博泰电子有限公司 一种半塞孔化银模块基板前处理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934106B1 (ko) * 2008-02-12 2009-12-29 대덕전자 주식회사 미세 피치의 인쇄회로기판 제조를 위한 완전 부가 공법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104540322A (zh) * 2014-12-22 2015-04-22 泰州市博泰电子有限公司 一种半塞孔化银模块基板前处理方法

Also Published As

Publication number Publication date
KR870009615A (ko) 1987-10-27

Similar Documents

Publication Publication Date Title
JP4198799B2 (ja) 無電解メッキ方法
AU570567B2 (en) Composition and process for treating plastics with alkaline permanganate solutions
US3962494A (en) Sensitized substrates for chemical metallization
TWI221163B (en) Process for metallizing a plastic surface
EP0176736B1 (en) Process for selective metallization
US3959547A (en) Process for the formation of real images and products produced thereby
US3982045A (en) Method of manufacture of additive printed circuitboards using permanent resist mask
CA1229266A (en) Process for preparing a substrate for subsequent electroless deposition of a metal
JPS6321752B2 (ko)
WO1988000988A1 (en) Method for manufacture of printed circuit boards
JPS60207395A (ja) スルーホールメツキした電気プリント回路板の製造法
CA2078422A1 (en) Direct metallization
US4847114A (en) Preparation of printed circuit boards by selective metallization
US3799816A (en) Metallizing insulating bases
JPH07197266A (ja) 酸化銅(i)コロイドの金属化によるダイレクトプレーティング方法
US5358602A (en) Method for manufacture of printed circuit boards
US4759952A (en) Process for printed circuit board manufacture
KR890001415B1 (ko) 페놀수지의 양면인쇄 회로 기판과 이의 제조방법
AU575953B2 (en) Composition and process for conditioning the surface of plastic substrates prior to metal plating
JPH07123181B2 (ja) プリント配線板の製造法
KR100235930B1 (ko) 인쇄 배선 보드와 그 형성 방법
JPS638638B2 (ko)
JPH05259611A (ja) プリント配線板の製造法
US5108786A (en) Method of making printed circuit boards
US4433009A (en) Method of manufacturing printed circuits

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee