JP2008088521A - 深さの異なるビアへのめっき充填方法 - Google Patents

深さの異なるビアへのめっき充填方法 Download PDF

Info

Publication number
JP2008088521A
JP2008088521A JP2006272455A JP2006272455A JP2008088521A JP 2008088521 A JP2008088521 A JP 2008088521A JP 2006272455 A JP2006272455 A JP 2006272455A JP 2006272455 A JP2006272455 A JP 2006272455A JP 2008088521 A JP2008088521 A JP 2008088521A
Authority
JP
Japan
Prior art keywords
plating
vias
different depths
copper surface
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006272455A
Other languages
English (en)
Inventor
Toshio Tamura
俊夫 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NOGE DENKI KOGYO KK
Noge Electric Industries Co Ltd
Original Assignee
NOGE DENKI KOGYO KK
Noge Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NOGE DENKI KOGYO KK, Noge Electric Industries Co Ltd filed Critical NOGE DENKI KOGYO KK
Priority to JP2006272455A priority Critical patent/JP2008088521A/ja
Publication of JP2008088521A publication Critical patent/JP2008088521A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】深さの異なるビアに銅めっきを充填する際、浅いビアがほぼ充填した段階で表面に付着した光沢剤を薬品あるいはプラズマで除去し、再度、前処理および、めっきを行なうことにより、複雑な工程を行なうことなく、浅いビアと深いビアをフラットに埋めるめっき方法。高密度の回路を形成するには深さの異なるビアを配置し、かつ、両方の深さのビアをフラットに充填する必要がある。しかしながら、従来技術では、深い部分だけ別にめっきをする必要があったが、工程的に複雑となり、生産性、コスト、品質に悪影響を及ぼす。
【解決手段】ビアフィルめっき液の特性、表面のめっき析出を抑え、ビア内の析出を促進するという特性を利用し、浅いビアが埋まった時点で光沢剤効果をリセットすることにより、複雑な工程を追加することなく、深さの異なるビアをフラットに充填する。
【選択図】 図11

Description

本発明は、プリント基板、ウエハーの深さの異なったビアにめっきにより金属充填を行なう方法に関するものである。
従来、ビアフィルめっきでは、図1に示すように同一深さへのめっきが一般的に行なわれている。しかしながら回路の高密度化を進めるにあたり、深さの異なるビア接続が要求されつつあるが、深さの異なる回路間を接続するためにはめっきレジスト形成した後、図2−1及び図2−2に示すように、絶縁層形成〜ビアフィルめっき工程を複数回行なう必要があった。深さの異なるビアの要求がある例としては、ベースウエハーもしくはプリント基板上にチップを搭載し、絶縁層を形成後、絶縁層上にベース回路とチップ上の回路の両方から接続をとるケースがある。絶縁層形成工程、及び、めっきレジスト形成工程は、前処理、感光性レジスト塗布、セミキュアー、露光、現像、キュアーと工程が複雑であり、複数回数実施することは、生産リードタイム、コスト面で非常に不都合である。
また、上記追加工程を行なわず、深いビアが充填できるまでめっきを行なうと、図3の5に示すように、浅いビア部分が盛り上がってしまう。
特願平9−213873 特願平9−172781
本発明は、深さの異なるビアへ銅めっきを充填する際、深さが異なるために発生するめっきレジスト形成、及びレジスト除去の工程追加を避け、リードタイムの延長、コストのアップを避けることを目的としている。
ビアフィルの基本はビア内の析出を促進させ、表面の析出を抑制させる条件を設定することである。また、めっき開始時の促進、及び抑制作用の効果はめっき成長後も維持される。
従って、浅いビアが充填された段階で、その効果をリセットすることで、まだ充填途上である深いビア部分のみを充填することが可能となる。
めっき開始時の添加剤の効果をなくする方法として、酸、アルカリ、あるいは塩の水溶液への浸漬、あるいは同水溶液中での電解、過硫酸塩、過酸化水素、過硫酸塩と硫酸を併用した液、または過酸化水素と硫酸を併用した液への浸漬やプラズマ処理が有効である。
深さの異なるビアにフラットな形状で銅めっきを充填する際、深いビアは他の部分をマスキングして深さの差異分めっきを析出させる必要がある。そのためには、めっきレジスト形成、及びその除去工程が増えるため、リードタイムが長くなり、コストも増加する。本発明により、めっき途中で簡単な処理を行なうことでフラットな形状で深さの異なるビアを充填することが、ほとんどデメリットなしで可能となる。
これにより、図4に示すように、多層化されたプリント基板の深さの異なる層と表層までの接続が安価に製作可能となり、充填されたビア上にビアが配置できることから、高密度化に有利となる。
また、ウエハー、プリント基板の表面に実装された部品とベースのウエハー、またはプリント基板の表面から絶縁層上の回路へビアが充填された状態で安価に製作可能となり、さらに図5に示すようにこのビアの上にビアが配置可能なことから高密度化に有利となる。
[比較例1]
従来技術で、深さの異なるビアを充填する方法1を記す。図6−1の1に示すように、ウエハー上にチップが実装され、ポリイミドの絶縁層によりビアが形成されているが、ウエハー上とチップ上のビアは深さが異なる。次に、ビアの形成されたチップ付きウエハーに図6−1の2に示すように、スパッタ、無電解銅めっきで導電性を付与した層(以下、導電層という)を付与する。必要に応じ、銅めっきを行う。次に図6−1の3に示すように、深いビア部分のみ開口しためっきレジストを形成し、図6−1の4に示すように浅いビアの深さまでビアフィルめっきを行い、図6−1の5に示すようにめっきレジストを除去した後、図6−1の6に示すように、再度、パターン及びビア部が開口しためっきレジストを形成し、図6−2の7に示すように、再度ビアフィルめっきを行なう。その後、図6−2の8に示すように、めっきレジストを除去し、図6−2の9に示すようにシード層を除去する。
同一深さのビアフィルプロセスと比較して、めっきレジスト除去とめっきレジスト形成の工程が追加されている。
[比較例2]
従来技術で、深さの異なるビアを充填する方法2を記す。図7−1の1に示すように、ウエハー上にチップが実装され、ポリイミドの絶縁層によりビアが形成されているが、ウエハー上とチップ上のビアは深さが異なる。次に、ビアの形成されたチップ付きウエハーに図7−1の2に示すように導電層を付与する。必要に応じ、銅めっきを行い、図7−1の3に示すようにパターン及びビア部が開口しためっきレジストを形成し、図7−1の4に示すように浅いビアが埋まるまでビアフィルめっきを行なう。その後、図7−1の5に示すように深いビア部分のみ開口しためっきレジストを形成し、図7−1の6に示すように深いビアが埋まるまでビアフィルめっきを行う。その後、図7−2の7に示すようにめっきレジストを除去し、図7−2の8のようにシード層を除去する。
同一深さのビアフィルプロセスと比較して、めっきレジスト形成の工程が追加される。
[比較例3]
従来技術で、深さの異なるビアを充填する方法3を示す。図8の1に示すように、ウエハー上にチップが実装され、ポリイミドの絶縁層によりビアが形成されているが、ウエハー上とチップ上のビアは深さが異なる。次に、ビアの形成されたチップ付きウエハーに図8の2に示すように導電層を付与する。必要に応じ、銅めっきを行い、図8の3に示すように、深いビア部分のみ開口しためっきレジストを形成し、図8の4に示すように浅いビアの深さまでビアフィルめっきを行い、図8の5に示すようにめっきレジストを除去した後、図8の6に示すように、全面ビアフィルめっきをビアが埋まるまで行なう。その後、図8の7に示すようにエッチングレジストを形成後、図8の8に示すようにエッチングを行い、図8の9に示すようにエッチングレジストを除去する。
同一深さのビアフィルプロセスと比較して、めっきレジスト形成と、レジスト除去の工程が追加されている。
[比較例4]
従来技術で、深さの異なるビアを充填する方法4を示す。図9−1の1に示すように、ウエハー上にチップが実装され、ポリイミドの絶縁層によりビアが形成されているが、ウエハー上とチップ上のビアは深さが異なる。次に、ビアの形成されたチップ付きウエハーに図9−1の2に示すように導電層を付与する。図9−1の3に示すように、全面浅いビアが埋まるまでビアフィルめっきを行なう。その後、図9−1の4に示すように深いビア部分のみ開口しためっきレジストを形成し、図9−1の5のように、深いビアが埋まるまでビアフィルめっきを行う。
その後、図9−1の6に示すように、めっきレジストを除去し、図9−2の7に示すようにエッチングレジスト形成後、図9−2の8に示すようにエッチングする。その後、図9−2の9に示すようにエッチングレジストを除去し、回路を完成させる。
同一深さのビアフィルプロセスと比較して、めっきレジスト形成と、レジスト除去の工程が追加されている。
図10の1は4層に積層されたプリント基板を示す。図10の2は4層に積層されたプリント基板に炭酸ガスレーザーを使用し、深さが40μm、および80μmのビアを形成する。図10の3は過マンガン酸カリ等の水溶液で孔内の清掃を行い、図10の4は脱脂、ソフトエッチ、硫酸浸漬、触媒付与、アクセレレーター浸漬、無電解銅浸漬の手順でビア内に銅皮膜を形成する。図10の5では脱脂後、酸浸漬を行い、ビアフィル用硫酸銅めっきを行なう。ビアフィル用硫酸銅めっきとしては、硫酸銅5水塩 250g/l,硫酸 50g/l 塩素イオン 50mg/lに市販の荏原ユージライト製光沢剤を添加したものを使用した。電流密度1A/デシで30分間めっき後、過硫酸カリと硫酸の水溶液を混合した溶液で銅表面を1μm程度エッチングし、図10の6で脱脂、酸処理を再度行い、その後ビアフィル硫酸銅めっきを30分間行なった。図10の7は、回路となる部分にエッチングレジストを形成し、図10の8でエッチングを行なった。
ビアフィル硫酸銅めっきの初期1分間の電流密度については、孔、パターン形状により、低電流密度からのスロースタートもしくは高電流密度からのスタートを選択した。
図11の1は 回路の形成され、かつチップが実装されたウエハーを示す。図11の2はチップが実装されたウエハー上に感光性ポリイミドでビア付き絶縁層を形成したものである。11図の3は、その上に、スパッタにてチタン/銅のシード層を形成したものである。ビアの深さはウエハー上で40μm、チップ上で20μm程度であった。次に、0.1μm程度の硫酸銅めっきを行なった後、図11の4のようにパターンめっきレジストを形成した。プラズマでレジスト残渣の除去を行なったのち、酸性脱脂、酸浸漬を行い、図11の5にあるようにビアフィル硫酸銅めっきを行なう。ビアフィル用硫酸銅めっきとしては、硫酸銅5水塩 150g/l,硫酸 150g/l 塩素イオン 50mg/lに市販のアトテック製光沢剤を添加したものを使用した。電流密度1A/デシで15分間めっき後、酸素プラズマ300W5分行い、図11の6にあるように、脱脂、酸処理を再度行い、その後ビアフィル硫酸銅めっきを15分間行なった。その後、図11の7にあるようにめっきレジストを除去し、図11の8にあるように全面ソフトエッチングを行ない、回路を完成させた。ビアフィル硫酸銅めっきの初期1分間の電流密度については、孔、パターン形状により、低電流密度からのスロースタートもしくは高電流密度からのスタートを選択した。
従来のビアフィル工程(パターンめっきのケース) 従来技術で深さの異なるビアを充填するため、絶縁層を2回に分けて形成するビアフィル工程 従来技術で深さの異なるビアを充填するため、絶縁層を2回に分けて形成するビアフィル工程 深さの異なるビアを従来工程で処理したケース(盛り上がり発生) 多層基板での占有面積比較 ウエハー上へチップ実装した場合の占有面積比較 深さの異なるビアフィル工程(比較例1)(パターンめっきのケース) 深さの異なるビアフィル工程(比較例1)(パターンめっきのケース) 深さの異なるビアフィル工程(比較例2)(パターンめっきのケース) 深さの異なるビアフィル工程(比較例2)(パターンめっきのケース) 深さの異なるビアフィル工程(比較例3)(全面めっきのケース) 深さの異なるビアフィル工程(比較例4)(全面めっきのケース) 深さの異なるビアフィル工程(比較例4)(全面めっきのケース) 深さの異なるビアフィル工程(実施例1)(全面めっきのケース) 深さの異なるビアフィル工程(実施例2)(パターンめっきのケース)
符号の説明
A ウエハー
B 絶縁層
C 導電層(シード層)
D めっきレジスト
E ビアフィルめっき
F チップ
G 銅充填されたビア
H 銅充填が不完全なビア
I ガラスエポキシ多層基板

Claims (6)

  1. ビア内に銅めっきを充填するめっきにおいて、異なった深さのビアに充填する際、浅いビアがほぼ充填された段階でめっきを中断し、銅表面に吸着した添加剤を除去した後、必要に応じ脱脂、酸処理等の前処理を行ない、再度深いビアの未充填部分を充填するめっき方法、及び、その方法で製造した製品。
  2. 請求項1において、銅表面に吸着した添加剤を、酸、アルカリ、あるいは塩の水溶液に浸漬して除去する方法、及び、その方法で製造した製品。
  3. 請求項2において、銅表面に吸着した添加剤を、酸、アルカリ、あるいは塩の水溶液に浸漬しかつ電解して除去する方法、及び、その方法で製造した製品。
  4. 請求項1において、銅表面に吸着した添加剤を、銅表面をエッチングすることにより、除去する方法、及び、その方法で製造した製品。
  5. 請求項4において、銅表面に吸着した添加剤を、銅表面をエッチングする薬品として、過硫酸塩、過硫酸塩と硫酸、過酸化水素、過酸化水素と硫酸を使用して除去する方法、及び、その方法で製造した製品。
  6. 請求項1において、銅表面に吸着した添加剤を、プラズマ処理して除去する方法、及び、その方法で製造した製品。
JP2006272455A 2006-10-04 2006-10-04 深さの異なるビアへのめっき充填方法 Pending JP2008088521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006272455A JP2008088521A (ja) 2006-10-04 2006-10-04 深さの異なるビアへのめっき充填方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006272455A JP2008088521A (ja) 2006-10-04 2006-10-04 深さの異なるビアへのめっき充填方法

Publications (1)

Publication Number Publication Date
JP2008088521A true JP2008088521A (ja) 2008-04-17

Family

ID=39372972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006272455A Pending JP2008088521A (ja) 2006-10-04 2006-10-04 深さの異なるビアへのめっき充填方法

Country Status (1)

Country Link
JP (1) JP2008088521A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009228124A (ja) * 2008-02-26 2009-10-08 Shinko Electric Ind Co Ltd スルーホールの充填方法
CN104878436A (zh) * 2015-05-15 2015-09-02 胜宏科技(惠州)股份有限公司 一种印制电路板电镀夹具上除电镀金属的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009228124A (ja) * 2008-02-26 2009-10-08 Shinko Electric Ind Co Ltd スルーホールの充填方法
CN104878436A (zh) * 2015-05-15 2015-09-02 胜宏科技(惠州)股份有限公司 一种印制电路板电镀夹具上除电镀金属的方法

Similar Documents

Publication Publication Date Title
JP3594894B2 (ja) ビアフィリングめっき方法
US10306768B2 (en) Method for manufacturing traces of PCB
US7243425B2 (en) Printed wiring board and method of manufacturing the same
KR20060114010A (ko) 알루미늄상의 전기 도금 방법
JP2005093934A (ja) スルーホールの充填方法
TWI479961B (zh) 增層層合基板之製造方法
JP2007067341A (ja) 回路基板の製造方法
JP2005019577A (ja) 半導体装置用テープキャリアの製造方法
TWI412631B (zh) 用於埋設ULSI(Ultra Large-Scale Integration; 超大型積體電路)微細銅配線之銅電鍍液
KR20130051710A (ko) 인쇄회로기판 및 그의 제조방법
EP3386282A1 (en) Multilayer printed wiring board and method for manufacturing same
JP2008088521A (ja) 深さの異なるビアへのめっき充填方法
JP2004335751A (ja) プリント基板の製造方法
JP2007317823A (ja) プリント配線板とその製造方法
JPWO2005015966A1 (ja) プリント配線板およびその製造方法
JP2006294797A (ja) エッチング方法
KR20100109698A (ko) 인쇄회로기판의 제조방법
JP5348007B2 (ja) フレキシブルプリント配線板の製造方法
JP2009167506A (ja) 酸性電解銅めっき液およびこれを用いる微細配線回路の作製方法
JP2010205801A (ja) 配線基板の製造方法
JP2009272571A (ja) プリント配線基板及びその製造方法
JP4354139B2 (ja) 配線基板の製造方法
JP2011181640A (ja) 配線導体の形成方法
JP2008218540A (ja) 配線基板の製造方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板