JP2004335751A - プリント基板の製造方法 - Google Patents

プリント基板の製造方法 Download PDF

Info

Publication number
JP2004335751A
JP2004335751A JP2003129874A JP2003129874A JP2004335751A JP 2004335751 A JP2004335751 A JP 2004335751A JP 2003129874 A JP2003129874 A JP 2003129874A JP 2003129874 A JP2003129874 A JP 2003129874A JP 2004335751 A JP2004335751 A JP 2004335751A
Authority
JP
Japan
Prior art keywords
seed layer
etching
circuit board
manufacturing
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003129874A
Other languages
English (en)
Inventor
Ryoichi Watanabe
渡辺 良一
Tatsuji Yamada
辰次 山田
Shogo Mizumoto
尚吾 水本
Fumio Kumokawa
文夫 雲川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2003129874A priority Critical patent/JP2004335751A/ja
Priority to US10/709,474 priority patent/US20040238370A1/en
Publication of JP2004335751A publication Critical patent/JP2004335751A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1121Cooling, e.g. specific areas of a PCB being cooled during reflow soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Abstract

【課題】回路パターンのエッチングを防ぎつつ、シード層をエッチングできるプリント基板の製造方法を提供する。
【解決手段】セミアディティブ法によるプリント基板の製造工程では、無電解銅めっき法によりシード層2が形成され、その後、レジストパターン3を用いて電解銅めっき法により回路パターン4が形成される。回路パターン4の形成後、不要なシード層2はエッチングされる。エッチングは15℃以下に冷却したエッチング液が使用される。エッチング液の温度が低いほど、シード層2と回路パターン4との電位差が大きくなる。電位差の増大により、シード層2はエッチングされ易くなるが、回路パターン4はカソード防食によりエッチングされ難くなる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、プリント基板の製造方法に関し、さらに詳しくは、セミアディティブ法を用いたプリント基板の製造方法に関する。
【0002】
【従来の技術】
高密度のプリント基板の製造方法として、セミアディティブ法がある。セミアディティブ法では、初めに絶縁層である基板上に無電解銅めっき法によりシード層を形成する。シード層は無電解銅めっき層で構成される。その後、フォトリソグラフィによりシード層上にレジストパターンを形成する。形成されたレジストパターンを用いて電解銅めっき法により回路パターンを形成する。回路パターンは電解銅めっき層で構成される。回路パターン形成後、レジストパターンを除去する。除去されたレジストパターン下に形成されているシード層をエッチングにより除去する(以下、このエッチングをフラッシュエッチングと称する)。フラッシュエッチングでは、エッチング液としてたとえばSPS(Sodium per sulfate:過硫酸ナトリウム)水溶液等が使用される。
【0003】
セミアディティブ法では、シード層及び回路パターンはともに銅めっきで形成されるため、フラッシュエッチングではシード層だけでなく、回路パターンもエッチングされてしまう。
【0004】
また、フラッシュエッチングにより回路パターンの角部が丸くなるため、実装時に要求されるパッド幅等の管理が困難になる。よって、セミアディティブ法では、フラッシュエッチング工程で回路パターンのエッチングをいかに防止するかが重要となる。
【0005】
また、製造時間の短縮という観点から、エッチング時間は短い方が好ましい。図4にシード層のみが形成された基板でのブレークポイントとエッチング液の温度との関係を示す。ブレークポイントとは、フラッシュエッチングにより不要なシード層が完全に除去されるまでの時間をいう。図4においてはシード層のみが形成された基板を用いているため、基板上のシード層が全て除去されるまでの時間をブレークポイントとしている。図4から明らかなように、エッチング液の温度が高いほどブレークポイントは短くなる。
【0006】
シード層上に回路パターンが形成された場合も上記と同様に、エッチング液の温度が高いほどブレークポイントが短くなると推定される。しかしながら、エッチング液の温度を高くすれば、回路パターンもエッチングされ易くなる。
【0007】
【特許文献1】
特開2000−234186号公報
【特許文献2】
特開昭54−44774号公報
【特許文献3】
特開昭61−217585号公報
【特許文献4】
特開平2−25090号公報
【特許文献5】
特開平8−116159号公報
【0008】
【発明が解決しようとする課題】
本発明の主たる目的は、回路パターンのエッチングを防ぎつつ、シード層をエッチングできるプリント基板の製造方法を提供することである。
【0009】
本発明のもう1つの目的は、製造時間を短縮できるプリント基板の製造方法を提供することである。
【0010】
【課題を解決するための手段】
本発明によるプリント基板の製造方法は、基板上に無電解めっき法によりシード層を形成する工程と、シード層上にレジストパターンを形成する工程と、レジストパターンを用いてシード層上に電解めっき法により回路パターンを形成する工程と、レジストパターンを除去する工程と、レジストパターンを除去した領域に形成されているシード層を、常温よりも低い、又は、冷却されたエッチング液を用いてエッチングする工程とを備える。
【0011】
本発明によるプリント基板の製造方法は、常温よりも低い、又は、冷却されたエッチング液を使用する。シード層は無電解めっき法により形成され、回路パターンは電解めっき法により形成されるため、回路パターンはシード層よりも「貴」な金属となり、逆に、シード層は回路パターンよりも「卑」な金属となる。そのため、回路パターンの電位はシード層の電位よりも高くなる。これらの間に生じた電位差はエッチング液の温度が低下するほど大きくなる。したがって、エッチング液の温度が低いほど、シード層はエッチングされ易く、回路パターンはエッチングされ難くなる。このようにエッチング液の温度が低いほどシード層はエッチングされ易くなるため、エッチング時間が短くなり、その結果、プリント基板の製造時間を短縮できる。エッチング時間が短くなれば、回路パターンのエッチング量を小さくできる。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳しく説明する。図中同一又は相当部分には同一符号を付してその説明を援用する。
【0013】
図1を参照して、セミアディティブ法によるプリント基板の製造方法では、初めに基板1上に無電解銅めっき法によりシード層2を形成する(図1(a))。シード層2は無電解銅めっき層で構成される。基板1上にシード層2を形成した後、フォトリソグラフィによりシード層2上にレジストパターン3を形成する(図1(b))。レジストパターン3を形成後、レジストパターン3内のレジストが形成されていない領域(すなわち、シード層2が表れている領域)に電解銅めっき法により回路パターン4を形成する(図1(c))。回路パターン4は電解銅めっき層で構成される。回路パターン4を形成した後、レジストパターン3を除去する(図1(d))。レジストパターン3が除去された領域5にはシード層2が表れる。レジストパターン3を除去した後、領域5に表れたシード層2をフラッシュエッチングにより除去する(図1(e))。
【0014】
本実施の形態におけるフラッシュエッチングはエッチング液を0℃以下まで冷却可能なディップ槽を用いて行われる。ここで、好ましくは、エッチング液は15℃以下まで、さらに好ましくは5〜10℃に冷却される。冷却したエッチング液を用いてフラッシュエッチングを行うことにより、従来の常温でのフラッシュエッチングと比較して回路パターン4のエッチング量を小さくできる。冷却したエッチング液を利用することにより、エッチング中の水素ガスの発生を抑制できるためである。また、エッチング液中でのシード層2と回路パターン4との間に生じる電位差を大きくすることができるからである。以下、これらの理由について詳述する。
【0015】
[エッチング中の水素ガス発生の抑制]
エッチング液で銅を溶解させるとき、反応式(1)に示すように、銅の溶解とともに水素ガスが発生する。
Cu→Cu2++2e , 2H+2e→H (1)
【0016】
エッチング中に水素ガスが多量に発生した場合、エッチングは発生した水素ガスによって阻害される。すなわち、シード層2上に水素が発生するため、発生した水素の妨害によりエッチング液とシード層2との接触面積が小さくなる。その結果、ブレークポイントまでのエッチング時間は長くなる。特に、近年のプリント基板の高密度化により回路パターン間の距離D(図1(d)参照)は短くなっているため、回路パターン間に発生した水素の拡散は阻害され、エッチング時間は長くなる。エッチング時間が長くなると、回路パターン4もエッチングされるため、エッチング時間は短い方がよい。
【0017】
冷却されたエッチング液を用いると、エッチング液と銅との反応速度は遅くなる。これにより、接触を妨害していた水素ガスの発生が抑制され、シード層2がエッチング液に接触し易くなる。単位時間当たりのシード層2とエッチング液との接触面積が従来よりも大きくなるので、シード層2のエッチング時間もブレークポイントも従来よりも短くなる。その結果、回路パターン4のエッチング量を小さくすることができる。
【0018】
回路パターン間の距離Dが短いほど、回路パターン間に発生した水素は拡散されず、残留しやすい。よって回路パターン間の距離Dが短いほど、本発明の効果は顕著となる。好ましくは、回路パターン間の距離Dは150μm以下であり、さらに好ましくは25μm程度である。
【0019】
[エッチング液中でのシード層と回路パターンとの電位差の増大]
図2は、エッチング液中でのシード層2と回路パターン4との間に生じる電位差と、エッチング液の温度との関係を示す図である。ここでは、エッチング液として0.1NのHSOを使用している。また、電位差△Vは以下の式(2)で示される。
電位差△V=シード層の電位−回路パターンの電位 (2)
【0020】
図2を参照して、エッチング液の温度が低いほど電位差△Vが大きくなる。回路パターン4を構成する電解銅めっき層はシード層2を構成する無電解銅めっき層よりも「貴」な金属であり、逆に、無電解銅めっき層は電解銅めっき層よりも「卑」な金属だからと考えられる。特に、エッチング液の温度が15℃以下となった場合に電位差△Vが大きくなる。よって、エッチング液の温度が低いほど、シード層2はエッチングされ易くなる。一方、エッチング液の温度が低いほど、回路パターン4はカソード防食によりエッチングされ難くなる。しかもブレークポイントも短くなるため、エッチング時間も短くできる。その結果、回路パターン4のエッチング量を小さくすることができる。特にエッチング液の温度が15℃以下の場合にその効果が顕著に現れる。
【0021】
本発明の実施の形態ではエッチング時間を短くできるため、プリント基板の製造時間を短くすることができる。図3に本実施の形態によるフラッシュエッチングでのエッチング液の温度とブレークポイントとの関係を示す。エッチング液の温度を低くするほど、ブレークポイントが短くなることがわかる。
【0022】
なお、従来のフラッシュエッチングでは、コンベアにより基板を搬送し、スプレーで局所的にエッチングする方式(スプレー方式)が採用されていたが、本実施の形態によるプリント基板の製造方法では、プリント基板の品質管理を目的にキャリア及びディップ槽を用いた方式(ディップ方式)を採用することもできる。ディップ方式を採用すれば、スプレー方式でのコンベア搬送時の疵の発生をなくすことができる。また、スプレー方式では、スプレーの当たり方によりエッチングにばらつきが発生するが、ディップ方式ではディップ槽内のエッチング液中に基板を浸漬させるため、エッチングのばらつきは発生しない。さらに、ディップ方式のエッチング装置の方がスプレー方式のものより安価である。ディップ方式はスプレー方式と比較して基板の搬送時間が長くなるが、本発明の実施の形態によればエッチング時間を短縮できるため、搬送時間の増大は相殺される。
【0023】
本実施の形態では銅めっきを行ったが、他の金属のめっきでも同様の効果が得られる。
【0024】
また、エッチング液はSPS水溶液でもH−HSO水溶液でもよい。酸性のエッチング液であればよい。エッチング液の濃度が低いほど回路パターン4のエッチング量を小さくできるが、製造工程のタクトタイムを考慮してエッチング時間を短くしたい場合は濃度を高くしてもよい。
【0025】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【図面の簡単な説明】
【図1】本発明の実施の形態によるプリント基板の製造方法を示す工程図である。
【図2】図1(d)に示したエッチング工程において、回路パターン(電気めっき層)に対するシード層(無電解めっき層)の電位差とエッチング液の温度との関係を示す図である。
【図3】本実施の形態によるフラッシュエッチングでのエッチング液の温度変化とブレークポイントとの関係を示す図である。
【図4】シード層のみが形成された基板でのブレークポイントとエッチング液の温度との関係を示す図である。
【符号の説明】
1 基板
2 シード層
3 レジストパターン
4 回路パターン

Claims (7)

  1. 基板上に無電解めっき法によりシード層を形成する工程と、
    前記シード層上にレジストパターンを形成する工程と、
    前記レジストパターンを用いて前記シード層上に電解めっき法により回路パターンを形成する工程と、
    前記レジストパターンを除去する工程と、
    前記レジストパターンを除去した領域に形成されている前記シード層を、常温よりも低いエッチング液を用いてエッチングする工程とを備えることを特徴とするプリント基板の製造方法。
  2. 基板上に無電解めっき法によりシード層を形成する工程と、
    前記シード層上にレジストパターンを形成する工程と、
    前記レジストパターンを用いて前記シード層上に電解めっき法により回路パターンを形成する工程と、
    前記レジストパターンを除去する工程と、
    前記レジストパターンを除去した領域に形成されている前記シード層を、冷却されたエッチング液を用いてエッチングする工程とを備えることを特徴とするプリント基板の製造方法。
  3. 請求項1又は請求項2に記載のプリント基板の製造方法であって、
    前記エッチング液の温度は15度以下であることを特徴とするプリント基板の製造方法。
  4. 請求項3に記載のプリント基板の製造方法であって、
    前記エッチング液の温度は5度〜10度であることを特徴とするプリント基板の製造方法
  5. 請求項1〜請求項4のいずれか1項に記載のプリント基板の製造方法であって、
    前記回路パターン間の距離は150μm以下であることを特徴とするプリント基板の製造方法。
  6. 請求項1〜請求項5のいずれか1項に記載のプリント基板の製造方法であって、
    前記シード層と前記回路パターンとは銅めっきで構成されることを特徴とするプリント基板の製造方法。
  7. 請求項1〜請求項6のいずれか1項に記載のプリント基板の製造方法であって、
    前記エッチング液は酸性のエッチング液であることを特徴とするプリント基板の製造方法。
JP2003129874A 2003-05-08 2003-05-08 プリント基板の製造方法 Pending JP2004335751A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003129874A JP2004335751A (ja) 2003-05-08 2003-05-08 プリント基板の製造方法
US10/709,474 US20040238370A1 (en) 2003-05-08 2004-05-07 Printed circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003129874A JP2004335751A (ja) 2003-05-08 2003-05-08 プリント基板の製造方法

Publications (1)

Publication Number Publication Date
JP2004335751A true JP2004335751A (ja) 2004-11-25

Family

ID=33447114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003129874A Pending JP2004335751A (ja) 2003-05-08 2003-05-08 プリント基板の製造方法

Country Status (2)

Country Link
US (1) US20040238370A1 (ja)
JP (1) JP2004335751A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049116A (ja) * 2007-08-17 2009-03-05 Toppan Printing Co Ltd ビルドアッププリント配線基板及びその製造方法
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
KR101109268B1 (ko) 2010-01-06 2012-01-30 삼성전기주식회사 인쇄회로기판 제조방법
JP2014224316A (ja) * 2013-04-23 2014-12-04 三菱瓦斯化学株式会社 配線基板の処理方法およびその方法を用いて製造される配線基板
CN106028662A (zh) * 2016-08-01 2016-10-12 合肥佳瑞林电子技术有限公司 一种电路板制造工艺

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165634A (ja) 2005-12-14 2007-06-28 Fujitsu Ltd 配線基板の製造方法
US8366946B2 (en) * 2009-08-28 2013-02-05 United States Of America As Represented By The Secretary Of The Navy Frame for holding laminate during processing
CN103517567B (zh) * 2012-06-29 2016-04-06 珠海方正科技高密电子有限公司 一种印制电路板的制作方法以及pcb
CN104394652A (zh) * 2014-11-28 2015-03-04 桐城信邦电子有限公司 一种电路板制造工艺
CN106163126B (zh) * 2016-08-19 2019-01-29 沪士电子股份有限公司 铜面低粗糙度的印制电路板基板的制造方法
CN107493661A (zh) * 2017-08-04 2017-12-19 淳华科技(昆山)有限公司 柔性线路板线路制作工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE657708A (ja) * 1963-12-30
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US4525246A (en) * 1982-06-24 1985-06-25 Hadco Corporation Making solderable printed circuit boards
US4904340A (en) * 1988-10-31 1990-02-27 Microelectronics And Computer Technology Corporation Laser-assisted liquid-phase etching of copper conductors
US5262041A (en) * 1992-12-11 1993-11-16 Shipley Company Inc. Additive plating process
US6614110B1 (en) * 1994-12-22 2003-09-02 Benedict G Pace Module with bumps for connection and support

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
JP2009049116A (ja) * 2007-08-17 2009-03-05 Toppan Printing Co Ltd ビルドアッププリント配線基板及びその製造方法
KR101109268B1 (ko) 2010-01-06 2012-01-30 삼성전기주식회사 인쇄회로기판 제조방법
JP2014224316A (ja) * 2013-04-23 2014-12-04 三菱瓦斯化学株式会社 配線基板の処理方法およびその方法を用いて製造される配線基板
CN106028662A (zh) * 2016-08-01 2016-10-12 合肥佳瑞林电子技术有限公司 一种电路板制造工艺

Also Published As

Publication number Publication date
US20040238370A1 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
JP2005023340A (ja) プリント配線板のエッチング方法及びエッチング液
JP5404978B1 (ja) 銅のマイクロエッチング剤及びその補給液、並びに配線基板の製造方法
JP2004335751A (ja) プリント基板の製造方法
US11317514B2 (en) Method for forming circuits using seed layer and etchant composition for selective etching of seed layer
JP4430990B2 (ja) セミアディティブ工法用回路形成エッチング液
JP2007081214A (ja) プリント配線基板の製造方法
JP2011166028A (ja) Cof基板の製造方法
JP4632038B2 (ja) 銅配線基板製造方法
JP2006013307A (ja) サブトラクティブ工法用回路形成エッチング液
JP2007288079A (ja) 配線構造とこれを用いた高密度配線基板
JP2006199976A (ja) アルミニウム系材料のエッチング方法
JP2011171323A (ja) 銅又は銅合金のエッチング方法
JP2004095983A (ja) プリント配線板の製造方法
JP2008258482A (ja) プリント配線基板の製造方法
JP2013229585A (ja) プリント配線基板の製造方法
US11932948B2 (en) Electroless nickel etch chemistry, method of etching and pretreatment
JP2008088521A (ja) 深さの異なるビアへのめっき充填方法
JP2624068B2 (ja) プリント配線板の製造法
JP2858564B2 (ja) 印刷配線板の製造方法
JPH11284316A (ja) 配線基板の導体パタ―ン形成方法
JP2004186597A (ja) 半導体装置用テープキャリアの製造方法
JP2005266347A (ja) レジストパターン形成方法および回路形成方法
JP4720521B2 (ja) フレキシブル配線基板およびその製造方法
JP3965573B2 (ja) 金属層の微細加工方法
JP2003273488A (ja) 配線板および配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060509

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20060518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060904

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061013