JP4029005B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4029005B2
JP4029005B2 JP2002152004A JP2002152004A JP4029005B2 JP 4029005 B2 JP4029005 B2 JP 4029005B2 JP 2002152004 A JP2002152004 A JP 2002152004A JP 2002152004 A JP2002152004 A JP 2002152004A JP 4029005 B2 JP4029005 B2 JP 4029005B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
plating
wiring pattern
copper plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002152004A
Other languages
English (en)
Other versions
JP2003347724A (ja
Inventor
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002152004A priority Critical patent/JP4029005B2/ja
Publication of JP2003347724A publication Critical patent/JP2003347724A/ja
Application granted granted Critical
Publication of JP4029005B2 publication Critical patent/JP4029005B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は配線基板の製造方法に関する。
【0002】
【従来の技術】
半導体素子を搭載する配線基板には、電気的絶縁層により層間を電気的に絶縁して配線層を積層した製品がある。このような配線基板ではポリイミドあるいはポリフェニレンエーテルといった電気的絶縁性を有する樹脂からなる電気的絶縁層の表面に配線パターンを形成し、ビアにより層間で配線パターンを電気的に接続して配線基板を形成する。
電気的絶縁層の表面に形成する配線パターンは、電気的絶縁層の表面に無電解あるいは電解めっき、あるいはスパッタリング等により導体層を形成し、形成した導体層を所定のパターンにエッチングすることによって形成される。
【0003】
このように、電気的絶縁層の表面に形成した配線パターンについては、配線パターンと下地の電気的絶縁層との密着性が問題となる場合がある。これは、配線パターンのパターン幅が狭くなると、配線パターンと電気的絶縁層との密着力が低下し、配線パターンが下地から剥離しやすくなるためである。このような配線パターンと電気的絶縁層との密着性を向上させる方法としては、電気的絶縁層の表面をエッチングして粗面とすることにより配線パターンと電気的絶縁層の表面との密着性を向上させる方法、あるいは、表面に凹凸を有する銅箔を電気的絶縁層の表面に圧着し、銅箔をエッチングして除去することによって電気的絶縁層の表面を凹凸面とし、アンカー効果によって配線パターンと電気的絶縁層との密着性を向上させる方法(特開平10−13016号公報)等がある。
【0004】
【発明が解決しようとする課題】
しかしながら、電気的絶縁層の表面をエッチングし、表面を粗面にすることによって配線パターンと電気的絶縁層との密着性を向上させる方法では、配線パターンがきわめて微細になると十分な密着性が得られなくなる。とくに、ポリフェニレンエーテルのようにきわめて平滑性の高い樹脂を電気的絶縁層に使用する場合は、表面が平滑であることから高精度に微細な配線パターンを形成することができるという利点はあるものの、エッチングによって電気的絶縁層の表面がほとんど荒らされないため、有効に密着力を向上させることができないという問題がある。
また、電気的絶縁層の表面に凹凸を形成してアンカー作用によって配線パターンとの密着性を向上させる方法の場合は、配線パターンのパターン幅が20μm程度まで狭くなると、電気的絶縁層の表面に形成された凹凸が配線パターンの形成精度に影響を与えるようになり、配線パターンの電気的短絡や断線が生じるという問題があった。
【0005】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、配線パターンを形成する下地膜の電気的絶縁層の表面が平滑面に形成されている場合でも、配線パターンと下地膜との密着性を良好にすることができ、これによって、配線基板の微細化に好適に対応することができる配線基板の製造方法を提供するにある。
【0006】
【課題を解決するための手段】
本発明は、上記目的を達成するため次の構成を備える。
すなわち、電気的絶縁性を有する樹脂からなる電気的絶縁層の表面に銅めっきを施して導体層を形成し、該導体層を所定のパターンにエッチングして配線パターンを形成する配線基板の製造方法において、前記電気的絶縁層として、ポリフェニレンエーテル樹脂からなる電気的絶縁層を形成し、電気的絶縁層の表面にめっき膜との密着性を向上させるめっき前処理としてデスミア処理を施した後、前記電気的絶縁層の表面に無電解めっき層として0.2〜0.4μmの厚さの無電解ニッケルめっき層を形成し、該無電解ニッケルめっき層の表面に、無電解銅めっきおよび電解銅めっきを施して銅めっき層を形成し、銅めっき層および前記無電解ニッケルめっき層をエッチングして配線パターンを形成することを特徴とする。
【0008】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
図1は本発明に係る配線基板の製造方法により配線基板を製造する製造工程を示す説明図、図2は製造工程を示すフロー図である。
図1(a)は樹脂基板10の表面に配線パターン12が形成された状態を示す。配線パターン12は、樹脂基板10の一方の面に銅箔が被着された片面銅張り基板を使用し、樹脂基板10の表面の銅箔を所定のパターンにエッチングすることによって形成することができる。
【0009】
図1(b)は、樹脂基板10で配線パターン12が形成された面に電気的絶縁層14を形成した状態を示す。本実施形態では、ポリフェニレンエーテル樹脂からなる45μmの厚さの樹脂フィルムを使用し、まず、140℃で30秒間、1MPaの圧力で真空ラミネートし、次いで、180℃で20分間、1MPaの圧力で真空積層プレスして電気的絶縁層14を形成した。真空積層プレスした状態での電気的絶縁層の厚さは40μm程度である。使用した樹脂フィルムは熱硬化性樹脂であり、真空積層プレスした状態で接着性を保持している。
【0010】
次いで、電気的絶縁層14の表面を活性化するためのめっき前処理を施す。めっき前処理としては、UV処理、ガラスエッチング処理またはデスミア処理がある。
UV処理とは、電気的絶縁層の表面に紫外線光を照射して電気的絶縁層の表面を活性化する処理である。ガラスエッチング処理とは、電気的絶縁層に含まれるシリカ(SiO2)をエッチングして電気的絶縁層の表面にアンカー的に作用する小さな凹部を形成する処理である。デスミア処理とは、電気的絶縁層の表面を化学的にソフトエッチングする処理であり、本実施形態では過マンガン酸を使用した。
【0011】
図1(c)は、電気的絶縁層14を形成した表面に無電解ニッケルめっきを施して、無電解ニッケルめっき層16を形成した状態を示す。本発明に係る配線基板の製造方法では、銅めっきによって導体層を形成する前工程として無電解ニッケルめっきを施すことを特徴とする。無電解ニッケルめっきは0.2〜0.4μm程度の厚さに形成する。
【0012】
図1(d)は、無電解ニッケルめっき層16の表面に、無電解銅めっきと電解銅めっきとを施して銅めっき層18を形成した状態を示す。銅めっき層18は25μm程度の厚さに形成する。
図1(e)は、銅めっき層18の表面を感光性レジストにより被覆し、感光性レジストを露光および現像し、配線パターンとして形成する部位をレジストにより被覆したレジストパターン20を形成した状態である。
図1(f)は、レジストパターン20をマスクとして銅めっき層18と無電解ニッケルめっき層16をエッチングし、レジストパターン20を除去して電気的絶縁層14の表面に配線パターン22を形成した状態を示す。
【0013】
こうして、電気的絶縁層14の表面に所要の配線パターン22を形成される。配線層をさらに積層して形成する場合は、上述した方法と同様に、電気的絶縁層14の表面に樹脂フィルムをラミネートして次層の電気的絶縁層を形成し、この電気的絶縁層の表面にめっき前処理を施し、無電解ニッケルめっき、無電解銅めっき、電解銅めっきを形成して電気的絶縁層の表面に導体層を形成した後、導体層を所定のパターンにエッチングすることによって次層の配線パターンを形成することができる。なお、層間で配線パターンを電気的に接続するビアを形成する場合は、電気的絶縁層にレーザー加工等によりビア穴を形成し、電気的絶縁層の表面に導体層を形成する際に、同時にビア穴の内面にも導体層を形成することでビアを形成することができる。
【0014】
電気的絶縁層としてポリフェニレンエーテル樹脂を使用した場合、従来のように、電気的絶縁層の表面に銅めっきのみにより導体層を形成した場合には、導体層のピール強度が最大で3.9〜4.9(N/cm)、平均で2.0(N/cm)であったものが、無電解ニッケルめっきと銅めっきによって導体層を形成した本実施形態の場合は、ピール強度が最大で4.9〜7.0(N/cm)、平均で5.9(N/cm)となる。このように、電気的絶縁層の表面に銅めっきにより導体層を形成する場合、無電解ニッケルめっきを下地としてめっきすることによって効果的に配線パターンのピール強度を向上させることが可能である。
【0015】
【表1】
Figure 0004029005
表1は、無電解ニッケルめっきの厚さが配線パターンのピール強度にどのように影響するかを試験した結果を示す。
測定は、ポリフェニレンエーテル樹脂からなる45μmの厚さの樹脂フィルムを樹脂基板にラミネートし、真空積層プレスした後、デスミア処理を施し、無電解ニッケルめっき、無電解銅めっき、電解銅めっき(厚さ25μm)をこの順に施して垂直引っ張り試験機によりピール強度を測定したものである。測定結果は複数のサンプルについて測定した結果の平均値を示す。図3は表1の実験結果をグラフに示したものである。
【0016】
表1の実験結果によると、無電解ニッケルめっきの厚さが厚くなるにしたがってピール強度が大きくなったが、無電解ニッケルめっきの厚さが0.6μm以上になると、無電解銅めっきの後に行うベーキング処理の際に、めっき膜の表面にひび割れが生じた。このひび割れは、無電解銅めっきの下地の無電解ニッケルめっきがベーキング処理の際の熱応力によって収縮し、これにともなって無電解ニッケルめっきを覆っている無電解銅めっきがひび割れしたものと考えられる。
このように、無電解ニッケルめっきを施してピール強度を向上させる場合において好適なピール強度を得るためには、めっき厚を適当に制御する必要があることがわかる。
【0017】
前述したように、電気的絶縁層に施す前処理としては、UV処理、ガラスエッチング処理、デスミア処理がある。図4はこれらの処理によってピール強度がどのようになるかを測定した結果を示す。なお、電気的絶縁層としてはポリフェニレンエーテル樹脂を使用し、無電解ニッケルめっきは厚さ0.4μmとし、無電解銅めっき、電解銅めっき(厚さ25μm)を施したものをサンプルとした。
【0018】
図4に示すように、測定結果は、3種の処理のうち、デスミア処理によるもの(ピール強度6.2(N/cm))がもっともピール強度が高く、続いてガラスエッチング処理(ピール強度5.0(N/cm))、UV処理(ピール強度3.8(N/cm))となった。このことから、本実験条件の場合には、配線パターンのピール強度を増大させる処理としてはデスミア処理がもっとも有効であることがわかる。
【0019】
なお、これらの処理による作用を調べるため、電気的絶縁層の表面からニッケルがどの程度電気的絶縁層の内部に浸透しているかをEPMAによって測定したところ、デスミア処理の場合に最も電気的絶縁層の内部にまでニッケルが浸透していることが認められた。この観察結果は、デスミア処理を施した場合に電気的絶縁層と無電解ニッケルめっき層との密着性が最も良くなることを裏付けるものと考えられる。
このように、電気的絶縁層に施すめっき前処理についても、処理方法を選択することによって好適なピール強度を得ることが可能である。
【0020】
本実施形態においては、電気的絶縁層を形成する樹脂材としてポリフェニレンエーテル樹脂を使用した。ポリフェニレンエーテル樹脂は、きわめて平滑性に優れ、デスミア処理を施した場合でも表面粗度はRa0.1程度できわめて平滑である。このため、ポリフェニレンエーテル樹脂は微細な配線パターンを高精度に形成する際に電気的絶縁層を形成する樹脂材として好適に使用することができる。上述したように、本実施形態によれば、ポリフェニレンエーテル樹脂を使用して電気的絶縁層を形成した場合に、配線パターンと電気的絶縁層とのピール強度を効果的に向上させることができ、これによって配線パターンをきわめて微細なパターンに形成した場合でも所要の密着性を得ることができ、高精度に配線パターンを形成することが可能になる。
【0021】
なお、上記実施形態においては、銅めっきの下地めっきとして無電解ニッケルめっきを施したが、無電解ニッケルめっきにかえて、電気的絶縁層との密着性が良好な無電解コバルトめっき、無電解クロムめっき等のめっきを利用することも可能である。また、上記実施形態においては電気的絶縁層を形成する樹脂としてポリフェニレンエーテル樹脂を使用したが、電気的絶縁層を形成する樹脂としてポリイミド樹脂等の他の樹脂材を使用することも可能である。
【0022】
【発明の効果】
本発明に係る配線基板の製造方法によれば、上述したように、配線パターンの電気的絶縁層に対するピール強度を効果的に増大させることができることから、電気的絶縁層の表面に配線パターンの微細配線を形成することが容易に可能になり、より微細な配線パターンを有する配線基板の製造方法として好適に利用することができる等の著効を奏する。
【図面の簡単な説明】
【図1】本発明に係る配線基板の製造方法の一実施形態を示す説明図である。
【図2】配線基板の製造方法の製造工程を示すフロー図である。
【図3】無電解ニッケルめっきの膜厚によるピール強度を測定した結果を示すグラフである。
【図4】めっき前処理によるピール強度を測定した結果を示すグラフである。
【符号の説明】
10 樹脂基板
12 配線パターン
14 電気的絶縁層
16 無電解ニッケルめっき層
18 銅めっき層
20 レジストパターン
22 配線パターン

Claims (1)

  1. 電気的絶縁性を有する樹脂からなる電気的絶縁層の表面に銅めっきを施して導体層を形成し、該導体層を所定のパターンにエッチングして配線パターンを形成する配線基板の製造方法において、
    前記電気的絶縁層として、ポリフェニレンエーテル樹脂からなる電気的絶縁層を形成し、電気的絶縁層の表面にめっき膜との密着性を向上させるめっき前処理としてデスミア処理を施した後、
    記電気的絶縁層の表面に無電解めっき層として0.2〜0.4μmの厚さの無電解ニッケルめっき層を形成し、
    該無電解ニッケルめっき層の表面に、無電解銅めっきおよび電解銅めっきを施して銅めっき層を形成し、
    銅めっき層および前記無電解ニッケルめっき層をエッチングして配線パターンを形成することを特徴とする配線基板の製造方法。
JP2002152004A 2002-05-27 2002-05-27 配線基板の製造方法 Expired - Fee Related JP4029005B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002152004A JP4029005B2 (ja) 2002-05-27 2002-05-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002152004A JP4029005B2 (ja) 2002-05-27 2002-05-27 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003347724A JP2003347724A (ja) 2003-12-05
JP4029005B2 true JP4029005B2 (ja) 2008-01-09

Family

ID=29769436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002152004A Expired - Fee Related JP4029005B2 (ja) 2002-05-27 2002-05-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4029005B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5835947B2 (ja) * 2011-05-30 2015-12-24 セーレン株式会社 金属膜パターンが形成された樹脂基材
JP7424741B2 (ja) * 2018-05-31 2024-01-30 株式会社レゾナック 配線基板の製造方法

Also Published As

Publication number Publication date
JP2003347724A (ja) 2003-12-05

Similar Documents

Publication Publication Date Title
JP4776247B2 (ja) 配線基板及びその製造方法
KR100295932B1 (ko) 인쇄회로기판제조방법및이에의해형성된인쇄회로기판
US7681310B2 (en) Method for fabricating double-sided wiring board
US7346982B2 (en) Method of fabricating printed circuit board having thin core layer
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
KR100728754B1 (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2007073834A (ja) 絶縁樹脂層上の配線形成方法
US20080128288A1 (en) Method of manufacturing a multi-layer wiring board using a metal member having a rough surface
KR100522377B1 (ko) 다층 회로기판과 그 제조방법 및 다층 회로용 기판 및 전자장치
US5504992A (en) Fabrication process of wiring board
WO2014041601A1 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JPH07147483A (ja) プリント配線板及びその製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2000208936A (ja) プリント配線板の製造方法
JP4195706B2 (ja) プリント配線板およびその製造方法
JP4029005B2 (ja) 配線基板の製造方法
JP2004047898A (ja) プリント配線板の製造方法及び多層プリント配線板の製造方法
JP2005050885A (ja) 配線基板及びその製造方法
JP2003298212A (ja) プリント配線板とその製造方法
TW201244570A (en) Circuit board and manufacturing method thereof
WO2004043121A1 (ja) プリント配線板とその製造方法
JP3716613B2 (ja) プリント配線板及びその製造方法
WO2003032701A1 (fr) Procede de fabrication d'une plaquette de circuit multicouche et plaquette de circuit multicouche obtenue par ce procede
JP4449228B2 (ja) 検査治具の製造方法
JPS6337515B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees