WO2004043121A1 - プリント配線板とその製造方法 - Google Patents

プリント配線板とその製造方法 Download PDF

Info

Publication number
WO2004043121A1
WO2004043121A1 PCT/JP2003/014126 JP0314126W WO2004043121A1 WO 2004043121 A1 WO2004043121 A1 WO 2004043121A1 JP 0314126 W JP0314126 W JP 0314126W WO 2004043121 A1 WO2004043121 A1 WO 2004043121A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
insulating layer
hole
opening
layer
Prior art date
Application number
PCT/JP2003/014126
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Mori
Yutaka Tsukada
Original Assignee
International Business Machines Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corporation filed Critical International Business Machines Corporation
Priority to DE10393589T priority Critical patent/DE10393589T5/de
Priority to AU2003277566A priority patent/AU2003277566A1/en
Publication of WO2004043121A1 publication Critical patent/WO2004043121A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Definitions

  • the present invention generally relates to a printed wiring board and a method for manufacturing the same, and more particularly, to a multilayer printed wiring board having a via hole for electrical connection between conductor layers separated by an insulating layer, and a method for manufacturing the same About.
  • the conductor portion 22 has a shape like a screw head (has a fringe region 21), a synergistic effect is generated due to a difference in thermal expansion coefficient between the insulating layer and the conductor layer. It becomes stronger against tensile force (in the direction of arrow 23).
  • the conductor portion 22 can be enlarged up to the size indicated by the dotted line 24 in FIG. That is, the diameter L of the conductor portion 22 (the diameter of the joint surface 24) can be expanded up to the width L2 of the conductor 12 at the maximum. Further, the thickness H of the conductor portion 22 can be expanded up to the maximum thickness HI of the conductor 12.
  • step (f) the openings 30 are filled and at least A second conductor layer 15 is formed to cover the surface 17 of the second insulating layer 14 around the inner peripheral surface 16 and the opening 13 of the hole.
  • the second conductor layer 15 is formed by, for example, a plating method.
  • the conductor layer 15 on the insulating layer 14 is formed into a predetermined pattern by a photolithography (switching) technique.
  • the conductor layer 15 is connected to another conductor layer on the insulation layer 14. As a result, electrical connection between the upper and lower sides of the insulating layer is established via the conductor layer 15.
  • the conductor 15 has a fringe region 21 joined to the surface 20 of the insulating layer 14 at the outer peripheral portion 20 of the opening of the insulating layer 14 at the bottom of the hole 13.
  • the width (diameter) L2 of the conductor layer 12 is about 95 micrometers, and its thickness HI is about 13 micrometers.
  • the thickness H2 of the insulating layer 14 is about 35 micrometers.
  • the depth H5 of the conductor portion 22 of the conductor layer 12 is about 5 micrometers, and the diameter L is about 57 micrometers.
  • the conductor layers 12 and 15 are copper plating layers.
  • the insulating layer 14 is a resin layer. The manufacturing process using the pattern and plate method for the via in Fig. 5 is shown below.
  • a circuit pattern including the conductor layer 12 is formed by etching a land conductor or patterning a plate method.
  • the insulating layer 14 is formed by pressing and curing the insulating layer film.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

プリント配線板のビアホールにおいて、絶縁層と導体層の熱膨張差に起因して発生する導体層間の電気的接続不良を無くす。 本発明のプリント配線板は、ビア底部における第1の導体12と第2の導体15の接合面18の面積が大きく、さらに、第2の導体15が、ビア底部における第2の絶縁層14の開口の外周部20において、第2の絶縁層の表面17と接合するフリンジ(つば)領域21を有するので、絶縁層と導体層の熱膨張差に起因して発生する引張り応力に対して安定であり、ビア内の導体層間の電気的接続不良が発生しない。

Description

明細書 プリント配線板とその製造方法
技術分野
本発明は、 一般的には、 プリント配線板とその製造方法に関し、 より 詳細には、 絶縁層で離間された導体層間の電気的接続のためのビアホー ルを有する多層プリント配線板とその製造方法に関する。 背景技術
ビルドアップ法などの方法により作られる多層プリント配線板は、 絶 縁層で離間された導体層間の電気的接続のためのビアホールを有する。 図 1は、 従来のビアホールの断面を示した図である。 図 1において、 下 地となる榭脂などからなる絶縁層 1の上に、 パターン化された一般に" ランド" と呼ばれる導体層 2が設けられている。 導体層 2は、 ビアの開 口部 3を除いて、 樹脂などからなる絶縁層 4で覆われている。 ビアの開 口 3は、 ウエットエッチングやレーザ等により、 絶縁層 4に対して導体 層 2に至る孔を空けることにより作られる。 絶縁層 4の開口 3の内部は メツキ法などにより導体層 5で覆われる。 導体層 5は、 導体層 2と接続 するとともに、 絶縁層 4上の導体層 (図示なし) にも接続する。 導体層 5により絶縁層 4の上下の導体層間の電気的接続が図られる。 プリント配線板では、 温度に応じて、 絶縁層と導体層の熱膨張係数の 違いにより、 その内部に熱応力が発生する。 その熱応力は、 図 1のビア ホールでは、 矢印 6で示される方向に働く。 すなわち、 図 1のランドの 導体層 2とビアの導体層 5の接合を引き離す方向に力が働く。 その結果、 接合面 7が離れて、 導体層 2と導体層 5の電気的接続が切れる事態 (断 線) が発生する。 この現象は、 ビアホールの径が小さくなる程顕著にな る。 その理由は、 ビアホール底部の開口が小さくなることにより、 開口 に露出するランド導体 2の面積も小さくなる結果、 導体層 2とビアの導 体層 5の接合面 7 (図 1 ) の面積が小さくなつてしまうからである。 ま た、 この現象は、 温度変化が大きい環境において顕著になり、 プリント 酉锒板の信頼性を著しく低下させる。 ビアホールにおける引き剥がし力に対する導体接続の信頼性を高める ことを目的としたプリント配線板に係わる従来技術は、 例えば日本国の 公開特許公報、 2001- 24329に開示されている。 し し、 この公報のプリ ント配線板は、 熱応力によって、 図 1の接合面 7が離れて、 導体層 2と 導体層 5の電気的接続が切れる事態 (断線) を防ぐ技術ついて何ら開示 していない。 導体層 2と導体層 5の電気的接続が切れる事態 (断線) を防ぐ技術つ いて開示する従来例として、 日本国の公開特許公報、 特開平 5-67882があ る。 この公報の技術は、 レーザを用いてビア底部の孔径を大きくあるい はビアの深さを深くすることにより、 導体層 2と導体層 5の接合面積を 増加させるものである。 したがって、 この公報の技術は、 設計上ビアの 孔径ゃ深さを大きくできない場合における問題を解決するものではない。 言い換えれば、 公報の技術は、 現在および将来のプリント配線板に要求 される微細なビアホール仕様 (例えば、 孔径:数十マイクロメータ以下) に対して有効ではない。 本発明の目的は、 プリント配線板のビアホー/レにおいて、 絶縁層と導 体層の熱膨張差に起因して発生する導体層間の電気的接続 (断線) 不良 を無くすことである。 本発明の目的は、 温度変化に対するプリント配線板の信頼性を向上さ せることである。 発明の開示
本発明は、 第 1の絶縁層上に形成された第 1の導体と、 第 1の導体を 含む第 1の絶縁層上に形成された第 2の絶縁層と、 第 1の導体上の第 2 の絶縁層に設けられ、 第 1の導体に達する孔と、 少なくとも孔の内周面 および孔の開口周辺の第 2の絶縁層の表面を被覆して、 第 1の導体に接 続する第 2の導体とを含み、 第 1の導体と第 2の導体は、 孔の底部にお ける第 1の導体と第 2の絶縁層の接触面よりも下方において接合し、 そ の接合面の径は孔の底部における第 2の絶縁層の開口径よりも大きいこ とを特徴とするビアホールを有するプリント配線板である。 本発明のプリント配線板は、 ビア底部における第 1の導体と第 2の導 体の接合面積が大きく、 さらに、 第 2の導体が、 ビア底部における第 2 の絶縁層の開口の外周部において、 第 2の絶縁層の表面と接合するフリ ンジ領域を有するので、 絶縁層と導体層の熱膨張差に起因して発生する 引張り応力に対して安定であり、 ビア内の導体層間の電気的接続不良が 発生しない。 本発明のプリント配線板の製造方法は、
( a ) 第 1の絶縁層を準備- ( b ) 前記第 1の絶縁層上に第 1の導体層を設けるステップと、 ( c ) 前記第 1の導体層を含む前記第 1の絶縁層上に第 2の絶縁層を 設けるステップと、
( d ) 前記第 1の導体層上の第 2の絶縁層に、 前記第 1の導体層に至 る孔を設けるステップと、
( e ) 前記孔に面する前記第 1の導体層に、 前記孔の底部の開口径よ りも大きな径を有する開口部を設けるステップと、
( f ) 前記開口部を充填するとともに、 少なくとも前記孔の内周面お よび前記孔の開口周辺の前記第 2の絶縁層の表面を被覆する第 2の導体 層を形成するステップとを含む製造方法である。 本発明のプリント配線板の製造方法によって作られるプリント配線板 は、 ビア底部における第 1の導体と第 2の導体の接合面積が大きく、 さ らに第 2の導体が、 ビア底部における第 2の絶縁層の開口の外周部にお いて、 第 2の絶縁層の表面と接合するフリンジ領域を有するので、 絶縁 層と導体層の熱膨張差に起因して発生する引張り応力に対して安定であ り、 導体層間の電気的接続不良が発生しない。 図面の簡単な説明
図 1は、 従来のビアホールの断面を示した図である。
図 2は、 本発明のプリント配線板のビアホール部の一つの実施の形 態の断面を示した図である。
図 3は、 本発明のプリント配線板のビアホール部の別の一実施の形 態の断面を示した図である。
図 4は、 本発明のプリント配線板の製造方法のフローを示す図であ る。 図 5は、 本発明の製造方法により作られたビアホール部分の断面の 拡大図である。 発明を実施するための最良の形態 ' 本発明について以下に詳細に説明する。 以下の説明は専ら本発明の特 徴であるビアホールに関しておこなっている。 プリント配線板の他の部 分は従来からの一般的な製造方法で作れものでよいので、 ここではその 説明を省略している。 なお、 本発明のビアホール構造は、 多層のビルド アップ基板を含む全てのプリント配線板に適用できるものであることは 言うまでもない。 図 2は、 本発明のプリント配線板のビアホール部の一つの実施の形態 の断面を示した図である。 絶縁層 1 1上にランドとなる導体層 1 2があ る。 導体層 1 2を含む絶縁層 1 1上に絶縁層 1 4がある。 導体層 1 2上 の絶縁層 1 4はホール 1 3を有する。 導体層 1 5は、 孔 1 3の内周面 1 6およぴ孔 1 3の開口周辺の絶縁層 1 4の表面 1 7を被覆するととも 、 導体層 1 2と接合面 1 8で接続する。 接合面 1 8は、 孔 1 3の底部にお ける導体層 1 2と絶縁層 1 4の接触面を含む平面 1 9よりも下方にある。 接合面 1 8の径 Lは孔の底部における絶縁層 1 4の開口径 L 1よりも大 きい。 導体 1 5は、 孔 1 3の底部における絶縁層 1 4の開口の外周部 2 0に おいて、 絶縁層 1 4の表面 2 0と接合するフリンジ領域 2 1を有する。 導体 1 5の平面 1 9よりも下方にある部分 2 2は、 いわば釘やネジの頭 のような形状を有する。 この導体部分 2 2の存在により、 導体層 1 2と の接合面 1 8の面積が、 図 1の従来の接合面 7の面積よりも大きくなる。 さらに、 この導体部分 2 2がネジの頭のような形状を有する (フリンジ 領域 2 1を有する) ので、 これらの相乗効果により、 絶縁層と導体層の 熱膨張係数の差に起因して発生する引張り力 (矢印 2 3の方向) に対し て強くなる。 ' 導体部分 2 2は、 最大で図 2の点線 2 4で示されるサイズまで大きく することが可能である。 すなわち、 導体部分 2 2の径 (接合面 2 4の径) Lは、 最大で導体 1 2の幅 L 2まで拡張できる。 また、 導体部分 2 2の 厚さ Hは、 最大で導体 1 2の厚さ H Iまでで拡張できる。 導体部分 2 2 の大きさが大きくなるにつれて、 接合面 1 8の面積が大きくなり、 同時 に絶縁層表面 2 0と接するフリンジ領域 2 1も大きくなるので、 弓 I張り 力 (矢印 2 3の方向) に対してより強くなる。 この場合、 導体部分 2 2 との接合面 1 8の面積に比例して引張り力に対して強くなる傾向がある。
図 3は、 本発明のプリント配線板のビアホール部の別の一実施の形態 の断面を示した図である。 図 3では、 図 2の孔 1 3が導体 1 5で充填さ れた構造を示す。 他の構成は全て図 2の構成と同じである。 図 3のビア 構造でも、 図 2の場合と同様に、 点線 1 9より下の導体部分 2 2の存在 により、 引張り力 (矢印 2 3の方向) に対して強くなる。 図 4は、 本発明のプリント配線板の製造方法のフローを示す図である。 ステップ (a ) で、 第 1の絶縁層 1 1を準備する。 第 1の絶縁層 1 1 は、 基板上あるいは基板上の絶縁層の上に設けることができる。 絶縁層 としては例えば樹脂が使われる。 ステップ (b ) で、 第 1の絶縁層 1 1 上に第 1の導体層 1 2を設ける。 導体層 1 2は第 1の絶縁層 1 1上全体 に設けられた導体層をフォトリソグラフィ技術によりパターン化 (エツ チング) して得る。 あるいは、 いわゆるパターンプレート工法により、 パターン化した導体層 1 2を得る。 ステップ (c ) で、 第 1の導体層 1 2を含む第 1の絶縁層 1 1上に第 2の絶縁層 1 4を設ける。 第 2の絶縁 層 1 4は例えば樹脂フィルムを圧着した後、 硬化させることにより得る。
ステップ ( d ) で、 第 1の導体層 1 2上の第 2の絶縁層 1 4に、 第 1 の導体層 1 2に至る孔 1 3を設ける。 孔 1 3は、 フォトリソグラフィ ( エッチング) 技術あるいはレーザ照射 (除去) によって得る。 ステップ ( e ) で、 孔 1 3に面する第 1の導体層 1 2に、 孔の底部の開口径 L 1 よりも大きな径 Lを有する開口部 3 0を設ける。 開口部 3 0は、 いわゆ るウエットエッチング法により、 導体層 1 2を除去 (エッチング) する 酸などの溶液を用いて形成する。 開口部 3 0の大きさ (幅 Lと厚さ H) は、 エッチング液の濃度やエッチングの時間などにより制御する。 ここ で重要なことは、 いわゆる異方性エッチングのように、 導体層 1 2を鉛 直方向だけエッチングするのはなく、 水平方向にもエッチングすること である。 すなわち、 いわゆる等方性エッチングをおこなう。 このステツ プ (e ) は、 孔の底部における第 2の絶縁層 1 4の開口 1 3の外周部 2 0において、 第 2の絶縁層の表面 2 0を露出させる。 なお、 後工程でメ ツキにより導体層を形成する場合は、 ステップ (e ) の前に、 孔 1 3内 の絶縁層 1 4の表面に細かい凹凸を作る"粗化ステップ" をおこなう。 その理由は、 メツキ金属と絶縁層 1 4との密着力を向上させるためであ る。 ステップ (f ) で、 開口部 3 0を充填するとともに、 少なくとも孔の 内周面 1 6および孔の開口 1 3周辺の第 2の絶縁層 1 4の表面 1 7を被 覆する第 2の導体層 1 5を形成する。 第 2の導体層 1 5は例えばメツキ 法により形成される。 絶縁層 1 4上の導体層 1 5は、 フォトリソグラフ ィ (ヱツチング) 技術により、 所定のパターンにする。 導体層 1 5は絶 縁層 1 4上の他の導体層と接続する。 その結果、 導体層 1 5を介して絶 縁層の上下間の電気的接続がとられる。 導体 1 5は、 孔 1 3の底部にお ける絶縁層 1 4の開口の外周部 2 0において、 絶縁層 1 4の表面 2 0と 接合するフリンジ領域 2 1を有する。 ステップ (f ) により、 図 2と同 様のビア構造を得る。 なお、 導体層 1 5により孔 1 3を点線 3 2まで充 填することにより、 図 3のビア構造を得ることができる。 図 5は本発明の製造方法により作られたビアホール部分の断面の拡大 図である。 なお、 図 5は実際のビア断面の顕微鏡写真を基に作成した図 である。 図 5の符合は図 2、 図 3の符合に対応している。 図 5で、 ビア の上部の絶縁層 1 4の開口の径は約 4 8マイクロメータであり、 ビア底 部の絶縁層 1 4の開口の径 L 1は約 3 8マイクロメータである。 導体層 1 2の幅 (径) L 2は約 9 5マイクロメータであり、 その厚さ H Iは約 1 3マイクロメータである。 絶縁層 1 4の厚さ H 2は約 3 5マイクロメ ータである。 さらに、 導体層 1 2の導体部分 2 2の深さ H 5は約 5マイ クロメータであり、 その径 Lは約 5 7マイクロメータである。 なお、 導 体層 1 2、 1 5は銅メツキ層である。 絶縁層 1 4は樹脂層である。 図 5のビアについて、 パターン ·プレート工法を用いた製造工程を以 下に示す。
( a ) ランド導体のエッチング、 あるいはパターン 'プレート工法によ り、 導体層 1 2を含む回路パターンを形成する。 ( b ) .絶縁層フィルムの圧着、 硬化により絶縁層 14を作る。
(c) レーザにより孔を形成する。 この時点では、 まだフランジ領域を 含む開口は形成されない。
(d) 後工程のメツキ銅の密着強度を上げるため、 過マンガン酸により 絶縁層榭脂表面を粗化する。 この時点でもフランジはまだ形成されない。
(e) 硫酸などの酸を含む混合溶液を使用して、 ビアの底の導体層 1 2 をエッチングして開口部を形成する。
( f ) 絶縁層表面全体に無電解銅メツキを施す。 この時、 導体層 1 2の 開口部にも無電解銅メッキが付く。
(g) パターン' レジストをパネルに貼り、 露光、 現像を行う。
(h) 上記 (ί) で形成した無電解銅をシード層として電解銅メツキを 行い、 パターンの形成を行う。 形成は、 パターン■プレート工法あるい はセミ 'アディティブ工法による。 この時、 上記 (e) で形成された開 口部に銅メツキがなされ、 開口部は完全に銅で埋まる。 これによりビア
'ジ領域 (導体部分 22) が形成される。 図 5の本発明のビアを含むプリント配線板について温度サイクル試験 をした結果を以下に示す。 比較のために、 従来の図 1のビアを含む基板 についても同時に試験をした。
(a) 試験条件:
下記の 2つの温度サイクル (1000サイクル) 試験 1、 2をおこなった。 1. 試験 1の条件: _55〜125°C、 2サイクル/時間で 1000サイクル、 2. 試験 2の条件:一 55〜125°C、 10サイクル Z時間で 1000サイクル ( b ) サンプル:
1 . 図 1の従来のビアを含む基板 A:
試験 1用に 3 9基板 (全部で 103040個のビアを含む) 、 試験 2用に 5 6基板 (全部で 173360個のビアを含む) 2 . 図 2 (図 5 ) の本発明のビアを含む基板 B
試験 1用に 2 0基板 (全部で70000個のビアを含む) 、 試験 2用に 4 1基板 (全部で 69216個のビアを含む)
( c ) 試験結果:
1 . 従来の基板 A:
温度サイクル試験 1用の 3 9基板と温度サイクル試験 2用の 5 6 基板の計 9 5基板中 1 1基板において、 ビアの導通不良 (断線) が発生 した (不良発生割合:約 1 2 %) 。
2 . 本発明の基板 B:
温度サイクル試験 1用の 2 0基板と温度サイクル試験 2用の 4 1 基板の計 6 1基板中、 ビアの導通不良 (断録) が発生した基板はゼロだ つた。 すなわち、 計 139216個のビアに対してビアの導通不良 (断線) が 発生したビアはゼロであったことを意味する (不良発生割合: 0 %) 。 本発明のプリント配線板の製造方法によって作られるプリント配線板 は、 ビア底部における第 1の導体と第 2の導体の接触面積を大きく、 さ
,らに第 2の導体が、 ビア底部における第 2の絶縁層の開口の外周部にお いて、 第 2の絶縁層の表面と接合するフリンジ (つば) 領域を有するの で、 絶縁層と導体層の熱膨張差に起因して発生する引張り応力に対して 安定であり、 ビアの導体層間の電気的接続不良が発生しない。 本発明の プリント配線板は熱応力に対して高い安定性、 信頼性を有する。 本発明 は、 特に現在および将来の微細なビアホールを有するプリント配線板に おける信頼性を著しく向上させる。

Claims

請求の範囲
1 . 第 1の絶縁層上に形成された第 1の導体と、
前記第 1の導体を含む前記第 1の絶縁層上に形成された第 2の絶縁層 と、
前記第 1の導体上の第 2の絶縁層に設けられ、 前記第 1の導体に達す る孔と、
少なくとも前記孔の内周面および前記孔の開口周辺の前記第 2の絶縁 層の表面を被覆して、 前記第 1の導体に接続する第 2の導体とを含み、 前記第 1の導体と第 2の導体は、 前記孔の底部における前記第 1の導 体と第 2の絶縁層の接触面よりも下方において接合し、 その接合面の径 は前記孔の底部における前記第 2の絶縁層の開口径よりも大きいことを 特徴とする、 ビアホールを有するプリント配線板。
2. 第 1の絶縁層上に形成された第 1の導体と、
前記第 1の導体を含む前記第 1の絶縁層上に形成された第 2の絶縁層 と、
前記第 1の導体上の第 2の絶縁層に設けられ、 前記第 1の導体に達す る孔と、
少なくとも前記孔の内周面おょぴ前記孔の開口周辺の前記第 2の絶縁 層の表面を被覆して、 前記第 1の導体に接続する第 2の導体とを含み、 前記第 2の導体は、 前記孔の底部における前記第 2の絶縁層の開口の 外周部において、 前記第 2の絶縁層の表面と接合するフリンジ領域を有 することを特徴とする、 ビアホールを有するプリント配線板。
3 . 前記第 1の導体と第 2の導体の接合面の径は、 前記第 1の導体の幅 よりも小さいことを特徴とする、 請求項 1のプリント配線板。
4 . 第 1の絶縁層上に形成された第 1の導体と、
前記第 1の導体を含む前記第 1の絶縁層上に形成された第 2の絶縁層 と、
前記第 1の導体上の第 2の絶縁層に設けられ、 前記第 1の導体に達す る孔と、
前記孔を充填するとともに少なくとも前記孔の開口周辺の前記第 2の 絶縁層の表面を被覆して、 前記第 1の導体に接続する第 2の導体とを含 み、
前記第 1の導体と第 2の導体は、 前記孔の底部における前記第 1の導 体と第 2の絶縁層の接触面よりも下方において接合し、 その接合面の径 は前記孔の底部における前記第 2の絶縁層の開口径よりも大きいことを 特徴とする、 ビアホールを有するプリント配線板。
5 . プリント配線板の製造方法であって、
( a ) 第 1の絶縁層を準備するステップと、
( b ) 前記第 1の絶縁層上に第 1の導体層を設けるステップと、
( c ) 前記第 1の導体層を含む前記第 1の絶縁層上に第 2の絶縁層を 設けるステップと、
( d ) 前記第 1の導体層上の第 2の絶縁層に、 前記第 1の導体層に至 る孔を設けるステップと、
( e ) 前記孔に面する前記第 1の導体層に、 前記孔の底部の開口径よ りも大きな径を有する開口部を設けるステップと、
( f ) 前記開口部を充填するとともに、 少なくとも前記孔の内周面お よび前記孔の開口周辺の前記第 2の絶縁層の表面を被覆する第 2の導体 層を形成するステップと、
を含む製造方法。
6 . 前記開口部に充填された第 2の導体層は、 前記孔の底部における前 記第 2の絶縁層の開口の外周部において、 前記第 2の絶縁層の表面と接 合するフリンジ領域を有することを特徴とする、 請求項 5の製造方法。
7 . 前記開口部を設けるステップ (e ) は、 前記孔の底部における前記 第 2の絶縁層の開口の外周部において、 前記第 2の絶縁層の表面を露出 させるステップを含むことを特徴とする、 請求項 5の製造方法。
8 . 前記開口部を設けるステップ (e ) は、 ウエットエッチングにより、 前記第 1の導体層をエッチングするステップを含む、 請求項 5の製造方 法。
PCT/JP2003/014126 2002-11-07 2003-11-05 プリント配線板とその製造方法 WO2004043121A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10393589T DE10393589T5 (de) 2002-11-07 2003-11-05 Leiterplatte und Verfahren zu deren Herstellung
AU2003277566A AU2003277566A1 (en) 2002-11-07 2003-11-05 Printed wiring board and process for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-324098 2002-11-07
JP2002324098A JP2004158703A (ja) 2002-11-07 2002-11-07 プリント配線板とその製造方法

Publications (1)

Publication Number Publication Date
WO2004043121A1 true WO2004043121A1 (ja) 2004-05-21

Family

ID=32310434

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/014126 WO2004043121A1 (ja) 2002-11-07 2003-11-05 プリント配線板とその製造方法

Country Status (7)

Country Link
JP (1) JP2004158703A (ja)
KR (1) KR20050059246A (ja)
CN (1) CN1706230A (ja)
AU (1) AU2003277566A1 (ja)
DE (1) DE10393589T5 (ja)
TW (1) TWI228022B (ja)
WO (1) WO2004043121A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315718B2 (en) * 2017-09-29 2022-04-26 Samsung Electro-Mechanics Co., Ltd. Coil component and method for manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4973494B2 (ja) * 2005-03-24 2012-07-11 イビデン株式会社 多層プリント配線板
JP6383519B2 (ja) * 2011-06-17 2018-08-29 住友ベークライト株式会社 プリント配線板および製造方法
JP2016051756A (ja) * 2014-08-29 2016-04-11 日本ゼオン株式会社 多層プリント配線板およびその製造方法
WO2024071007A1 (ja) * 2022-09-30 2024-04-04 京セラ株式会社 配線基板およびそれを用いた実装構造体
WO2024090336A1 (ja) * 2022-10-28 2024-05-02 京セラ株式会社 配線基板およびそれを用いた実装構造体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283933A (ja) * 1996-04-10 1997-10-31 Cmk Corp プリント配線板
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
JP2000244127A (ja) * 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
JPH09283933A (ja) * 1996-04-10 1997-10-31 Cmk Corp プリント配線板
JP2000244127A (ja) * 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315718B2 (en) * 2017-09-29 2022-04-26 Samsung Electro-Mechanics Co., Ltd. Coil component and method for manufacturing the same

Also Published As

Publication number Publication date
AU2003277566A1 (en) 2004-06-07
DE10393589T5 (de) 2005-12-22
CN1706230A (zh) 2005-12-07
KR20050059246A (ko) 2005-06-17
JP2004158703A (ja) 2004-06-03
TWI228022B (en) 2005-02-11
TW200420206A (en) 2004-10-01

Similar Documents

Publication Publication Date Title
KR101551898B1 (ko) 배선 기판, 반도체 장치 및 이들의 제조 방법
JP2000040868A (ja) プリント配線板
US20080128288A1 (en) Method of manufacturing a multi-layer wiring board using a metal member having a rough surface
JP5221887B2 (ja) 配線基盤の製造方法
JP4624217B2 (ja) 回路基板の製造方法
KR20020083889A (ko) 프린트 배선기판의 도전성 페이스트와 랜드 사이의 접착력개선 및 그 제조방법
WO2014041601A1 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
WO2004043121A1 (ja) プリント配線板とその製造方法
JP4488187B2 (ja) ビアホールを有する基板の製造方法
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
US6987030B2 (en) Method of manufacturing semiconductor device
JP3339422B2 (ja) 配線基板及びその製造方法
JPH10284842A (ja) 多層配線回路板の製造方法
US20040036158A1 (en) Tab tape, method of making same and semiconductor device
JP2005072085A (ja) 配線基板の製造方法、及び配線基板
JP4029005B2 (ja) 配線基板の製造方法
JP2000165045A (ja) プリント配線基板
JPH10326971A (ja) プリント配線板
JP2795475B2 (ja) プリント配線板及びその製造方法
JP2005244124A (ja) 配線基板の製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP2002151618A (ja) ビルドアッププリント配線板およびその製造方法
JP2003338684A (ja) プリント基板の製造方法
JPH11284309A (ja) プリント配線板及びその製造方法
KR100771352B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057005970

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038A16967

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057005970

Country of ref document: KR

122 Ep: pct application non-entry in european phase
RET De translation (de og part 6b)

Ref document number: 10393589

Country of ref document: DE

Date of ref document: 20051222

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: 10393589

Country of ref document: DE