CN116259546A - 一种多脚数引线框架及其制作方法 - Google Patents
一种多脚数引线框架及其制作方法 Download PDFInfo
- Publication number
- CN116259546A CN116259546A CN202211489230.XA CN202211489230A CN116259546A CN 116259546 A CN116259546 A CN 116259546A CN 202211489230 A CN202211489230 A CN 202211489230A CN 116259546 A CN116259546 A CN 116259546A
- Authority
- CN
- China
- Prior art keywords
- pin
- conductive
- layer
- circuit
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 54
- 238000001259 photo etching Methods 0.000 claims abstract description 13
- 238000010030 laminating Methods 0.000 claims abstract description 6
- 238000009713 electroplating Methods 0.000 claims description 23
- 239000004033 plastic Substances 0.000 claims description 23
- 239000002243 precursor Substances 0.000 claims description 18
- 238000000227 grinding Methods 0.000 claims description 15
- 238000004806 packaging method and process Methods 0.000 claims description 13
- 238000011161 development Methods 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 12
- 238000003384 imaging method Methods 0.000 claims description 10
- 239000002253 acid Substances 0.000 claims description 7
- 229910000365 copper sulfate Inorganic materials 0.000 claims description 7
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 35
- 229910052802 copper Inorganic materials 0.000 description 35
- 239000010949 copper Substances 0.000 description 35
- 239000003814 drug Substances 0.000 description 7
- 239000007788 liquid Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000004381 surface treatment Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000003755 preservative agent Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明涉及集成电路领域，特别是涉及一种多脚数引线框架及其制作方法，通过设置载体层；在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构；去除所述载体层，并在所述层叠金属结构的两面设置脚仔I/O电极，得到多脚数引线框架。本发明中，利用光刻技术将引线框架上的线路层叠设置，使不同的线路可以在厚度方向上堆叠，现有技术中之所以脚仔I/O密度不能进一步提升，是因为现有技术中引线框架的线路通常只有一层，而每一个脚仔I/O都对应着占用面积庞大的线路网，本发明可使同样面积的框架容纳更多线路，从而达到缩小每一个脚仔I/O对应的线路的占用面积，进而达到提升脚仔I/O密度的效果。
Description
技术领域
本发明涉及集成电路领域，特别是涉及一种多脚数引线框架及其制作方法。
背景技术
引线框架是IC集成电路芯片的重要载体，是一种连接半导体集成块内部芯片的接触点和外部导线的薄板金属框架。近年来，随着5G，人工智能，互联网，大数据，云计算，汽车电子等产品的快速发展及应用市场的迫切需求，一系列FCBGA、CSP、SIP、POP、PIP先进封装技术的市场导入，迫使引线框架不断的向薄型化、小型化、低成本方向发展，不仅要求小的框架尺寸，还需求更高的单位脚仔密度(单位面积下更多的脚仔I/O数)。
而传统的引线框架目前有两种制作方法，一种是铜基材通过模具冲压的物理减法成型，另一种是铜基材通过掩膜蚀刻的化学腐蚀减法成型，但不论哪一种，其对应的最大的脚仔I/O(输入输出的线路)数量均在150左右，且最小线路宽度及最小线路间距在70微米至100微米左右。上述两种方法，技术迭代缓慢，渐渐已不能满足目前的先进封装需求。
因此，如何提高引线框架的空间利用率，增加引线框架上可设置的脚仔I/O密度，是本领域技术人员亟待解决的问题。
发明内容
本发明的目的是提供一种多脚数引线框架及其制作方法，以解决现有技术中线路设计空间利用率低，导致引线框架上可用的脚仔I/O密度过低的问题。
为解决上述技术问题，本发明提供一种多脚数引线框架的制作方法，包括：
设置载体层；
在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构；
去除所述载体层，并在所述层叠金属结构的两面设置脚仔I/O电极，得到多脚数引线框架。
可选地，在所述的多脚数引线框架的制作方法中，单层所述图形化导电线路层的设置方法包括：
设置导电基层；
在所述导电基层上设置感光膜；
对所述感光膜进行曝光显影，得到图形化的线路预设凹槽；所述线路预设凹槽贯通所述感光膜，暴露出对应区域的导电基层；
在所述线路预设凹槽内电镀金属线路层；
去除设置所述金属线路层后的剩余区域的感光膜，得到图形化导电线路前驱体；
对所述图形化导电线路前驱体进行塑封，得到所述图形化导电线路层。
可选地，在所述的多脚数引线框架的制作方法中，相邻的图形化导电层之间通过导电金属柱相连，；
在对所述图形化导电线路前驱体进行塑封之前，还包括；
对所述图形化导电线路前驱体设置所述电镀金属线路层的表面覆盖感光膜；
对位于所述电镀金属线路层上方的开孔区域的感光膜进行曝光显影，得到互联通孔；
在所述互联通孔内电镀导电金属柱；
去除设置所述导电金属柱后的剩余区域的感光膜；
相应地，所述对所述图形化导电线路前驱体进行塑封包括：
对所述图形化导电线路前驱体进行塑封，并对塑封后设置所述导电金属柱的表面进行研磨减薄，使所述导电金属柱暴露出塑封表面，得到所述多脚数引线框架。
可选地，在所述的多脚数引线框架的制作方法中，所述载体层为导电载体层。
可选地，在所述的多脚数引线框架的制作方法中，在最靠近所述导电载体层的图形化导电线路层的设置方法中，所述在所述导电基层上设置感光膜包括：
在所述导电载体层上设置感光膜；
相应地，所述去除所述载体层包括：
去除所述层叠金属结构对应区域之外的导电载体层。
可选地，在所述的多脚数引线框架的制作方法中，所述在所述线路预设凹槽内电镀金属线路层包括：
在所述线路预设凹槽内利用硫酸铜酸性电镀金属线路层；所述金属线路层的厚度的范围为10微米至20微米，包括端点值。
可选地，在所述的多脚数引线框架的制作方法中，所述对所述感光膜进行曝光显影包括：
使用激光直接成像曝光设备，对所述感光膜进行曝光显影。
可选地，在所述的多脚数引线框架的制作方法中，所述载体层为质密薄膜；
所述去除所述载体层包括：
撕拉剥离所述载体层。
可选地，在所述的多脚数引线框架的制作方法中，所述在所述层叠金属结构的两面设置脚仔I/O电极包括：
在所述层叠金属结构的两面上均设置感光膜；
对所述感光膜进行曝光显影，得到焊线位通孔；
在所述焊线位通孔内电镀设置脚仔I/O电极；
去除设置所述脚仔I/O电极后的剩余区域的感光膜，得到多脚数引线框架。
一种多脚数引线框架，所述多脚数引线框架为通过如上述任一种所述的多脚数引线框架的制作方法得到的多脚数引线框架。
本发明所提供的多脚数引线框架的制作方法，通过设置载体层；在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构；去除所述载体层，并在所述层叠金属结构的两面设置脚仔I/O电极，得到多脚数引线框架。本发明中，利用光刻技术将引线框架上的线路层叠设置，使不同的线路可以在厚度方向上堆叠，需要注意的是，现有技术中之所以脚仔I/O密度不能进一步提升，是因为现有技术中引线框架的线路通常只有一层，而不同线路的互联也在这一层中发生，导致每一个脚仔I/O都对应着占用面积庞大的线路网，而相比于现有技术，本发明可使同样面积的框架容纳更多线路，也可增加电路互联的复杂性，从而达到缩小每一个脚仔I/O对应的线路的占用面积，进而达到提升脚仔I/O密度的效果。本发明同时还提供了一种具有上述有益效果的多脚数引线框架。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的多脚数引线框架的制作方法的一种具体实施方式的流程示意图；
图2为本发明提供的多脚数引线框架的制作方法的另一种具体实施方式的流程示意图；
图3至图7为本发明提供的多脚数引线框架的制作方法的又一种具体实施方式的工艺流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的核心是提供一种多脚数引线框架的制作方法，其一种具体实施方式的流程示意图如图1所示，称其为具体实施方式一，包括：
S101：设置载体层。
所示载体层为设置所述引线框架的基底层。所述载体层的厚度范围为0.1毫米至0.2毫米，包括端点值，如0.10毫米、0.17毫米或0.20毫米中的任一个。
S102：在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构。
所述图形化导电线路层上下叠层设置，也即相当于不同的导电线路在纵向方向上设置，当然，不同层之间可以通过金属细线或金属填充的通孔电连接，本申请不做限定。
需要注意的是，本步骤中的层叠金属结构指多个所述图形化导电线路层组合形成的结构，本步骤中的所述层叠金属结构依旧与所述载体层相连。
S103：去除所述载体层，并在所述层叠金属结构的两面设置脚仔I/O电极，得到多脚数引线框架。
所述脚仔I/O电极的类型可为Ag(银：2～5微米)/Ni(镍:0.5～2微米)Pd(钯:0.01～0.1微米)Au(金:0.003～0.01微米)/Sn(锡:3～8微米)等可焊接或可焊线表面金属层或OSP(Organic Solderability Preservatives有机保焊膜)中的至少一种，可根据实际情况做选择。
作为一种优选实施方式，单层所述图形化导电线路层的设置方法包括：
A1：设置导电基层。
所述导电基层可为金属镀层，如镀铜层等。所述导电基层的厚度为0.2微米至1.0微米，包括端点值，如0.20微米、0.98微米或1.00微米中的任一个。
A2：在所述导电基层上设置感光膜。
所述感光膜可为预制膜，也可为感光涂层，包括干膜或湿膜，如光刻胶层等。
A3：对所述感光膜进行曝光显影，得到图形化的线路预设凹槽；所述线路预设凹槽贯通所述感光膜，暴露出对应区域的导电基层。
优选地，对所述感光膜进行曝光显影包括：
使用激光直接成像曝光设备，对所述感光膜进行曝光显影。使用激光直接成像曝光设备可大大提升曝光精度与曝光分辨率，提升后续制造的金属线路层的铺设密度，进一步提高脚仔I/O密度。
A4：在所述线路预设凹槽内电镀金属线路层。
具体地，本步骤包括：
在所述线路预设凹槽内利用硫酸铜酸性电镀金属线路层；所述金属线路层的厚度的范围为10微米至20微米，包括端点值，如10.0微米、13.4微米或20.0微米中的任一个。上述厚度范围内的所述金属线路层在保证厚度足够薄以便堆叠多层的前提下，也保障了结构的延展性与韧性，避免使用中的所述金属线路层的断裂，当然，也可以根据实际需要选择其他厚度。
A5：去除设置所述金属线路层后的剩余区域的感光膜，得到图形化导电线路前驱体。
本步骤中，可使用强碱性药水去除曝光后的感光膜。
A6：对所述图形化导电线路前驱体进行塑封，得到所述图形化导电线路层。
塑封的目的是固定前述步骤中设置的导电线路层，提高结构强度，同时避免不同的线路层在预设的区域外发生接触造成短路，提升器件的工作稳定性并延长使用寿命，当然，塑封后也要留出所述图形化导电线路层与外部电路的电连接区域。
塑封结构的高度范围为70微米至100微米，包括端点值，如70.0微米、86.2微米或100.0微米中任一个。
由上述的图形化导电线路层的设置方法中可知，电镀为设置所述金属线路层的一种具体实施方式，而优选地，所述载体层为导电载体层，相应地，在最靠近所述导电载体层的图形化导电线路层的设置方法中，所述在所述导电基层上设置感光膜包括：
B1：在所述导电载体层上设置感光膜.
相应地，所述去除所述载体层包括：
B2：去除所述层叠金属结构对应区域之外的导电载体层。
其中，所述导电载体层可为导电PET层或导电金属层。
在本优选实施方式中，将所述载体层设置为了具有导电能力的导电载体层，那么最靠近所述导电载体层的图形化导电线路层便不需要另外毗舍所述导电基层了，而是可以直接利用所述导电载体层进行电镀，简化了流程，提高了生产效率。
作为另一种优选实施方式，相邻的图形化导电层之间通过导电金属柱相连，相应地，在对所述图形化导电线路前驱体进行塑封之前，还包括；
C1：对所述图形化导电线路前驱体设置所述电镀金属线路层的表面覆盖感光膜。
C2：对位于所述电镀金属线路层上方的开孔区域的感光膜进行曝光显影，得到互联通孔。
C3：在所述互联通孔内电镀导电金属柱。
所述导电金属柱的高度范围为20微米至30微米，包括端点值，如20.0微米、25.3微米或30.0微米中任一个。
C4：去除设置所述导电金属柱后的剩余区域的感光膜。
相应地，所述对所述图形化导电线路前驱体进行塑封包括：
C5：对所述图形化导电线路前驱体进行塑封，并对塑封后设置所述导电金属柱的表面进行研磨减薄，使所述导电金属柱暴露出塑封表面，得到所述多脚数引线框架。
本优选实施方式中，继续利用光刻法设置所述图形化导电层之间的导电金属柱，所述导电金属柱完成了不同的图形化导电层之间的电连接，同时在原本的塑封步骤中将所述导电金属柱也进行塑封，相当于江所述导电金属柱一并加固，提升了工作稳定性，最后对塑封后的结构上层进行研磨，暴露出所述导电金属柱表面，方便在后续的所述图形化导电层设置过程中的电连接，大大简化了流程的同时，提高了装置的可靠性。
所述研磨减薄对应的研磨面的高度差控制在30±10微米。
特别地，所述载体层为质密薄膜；
相应地，所述去除所述载体层包括：
撕拉剥离所述载体层。
将所述载体层替换为可撕拉取下的质密薄膜，大大增加了生产效率，同时减低了生产成本。
本发明所提供的多脚数引线框架的制作方法，通过设置载体层；在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构；去除所述载体层，并在所述层叠金属结构的两面设置脚仔I/O电极，得到多脚数引线框架。本发明中，利用光刻技术将引线框架上的线路层叠设置，使不同的线路可以在厚度方向上堆叠，需要注意的是，现有技术中之所以脚仔I/O密度不能进一步提升，是因为现有技术中引线框架的线路通常只有一层，而不同线路的互联也在这一层中发生，导致每一个脚仔I/O都对应着占用面积庞大的线路网，而相比于现有技术，本发明可使同样面积的框架容纳更多线路，也可增加电路互联的复杂性，从而达到缩小每一个脚仔I/O对应的线路的占用面积，进而达到提升脚仔I/O密度的效果。
在集体实施方式一的基础上，进一步对所述脚仔I/O的电极的设置方法做限定，得到具体实施方式二，其流程示意图如图2所示，包括：
S201：设置载体层。
S202：在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构。
S203：在所述层叠金属结构的两面上均设置感光膜。
S204：对所述感光膜进行曝光显影，得到焊线位通孔。
S205：在所述焊线位通孔内电镀设置脚仔I/O电极。
S206：去除设置所述脚仔I/O电极后的剩余区域的感光膜，得到多脚数引线框架。
本具体实施方式与上述具体实施方式的不同之处在于，本具体实施方式中具体给出了一种所述脚仔I/O电极通过光刻的设置方法，其余步骤均与上述具体实施方式相同，在此不再展开赘述。
本具体实施方式中的技术参数可参考前文，需要注意的是，本具体实施方式中采用光刻的方式设置所述脚仔I/O电极，电极的图形化的自由度大大提高，可实现更复杂的电路设计，增加本发明提供的多脚数引线框架的泛用性。
下面给出一例具体的所述多脚数引线框架的制作方法，请参考图3至图7，包括：
步骤1-1：“导电载体”，制作单面导电金属层或导电PET薄膜，厚度：0.1～0.2毫米作为电镀线路的支撑载体。
步骤1-2：“预镀铜”，在导电载体表面预镀一层薄铜(0.2～1微米)。
步骤1-3：“涂感光层”，在表面压涂一层15～20微米的感光膜(湿膜或干膜)。
步骤1-4：“LDI曝光，显影”，使用激光直接成像(LDI)Laser Direct Imaging曝光设备，对感光膜上非线路的位置进行曝光及显影。
步骤1-5：“电镀铜线路”，采用硫酸铜酸性镀电镀一层10～20微米厚度的铜线路。
步骤1-6：“退膜”，使用强碱性退膜药水，去除曝光后的感光膜。
步骤2-1：“第二次涂感光膜”，在表面压涂一层40～50微米的感光膜(湿膜或干膜)。
步骤2-2：“第二次LDI曝光显影”，使用激光直接成像(LDI)曝光设备，对感光膜上非铜柱的位置进行曝光及显影出铜柱位。
步骤2-3：“电镀铜柱”，硫酸铜酸性镀电镀在铜柱位镀铜(高度：20～30微米)。
步骤2-4：“第二次退膜”，使用强碱性退膜药水，去除曝光后的感光膜。
步骤2-5：“第一次塑封”，使用EMC(Epoxy Molding Compound封装环氧树脂)塑封整个铜线路及铜柱(厚度：70～100微米)。
步骤2-6：“研磨减薄”，使用研磨减薄设备，对MEC封装面进行研磨减薄，让所有的铜柱都露出EMC封装面，整个研磨面的高度差控制在30±10微米。
步骤3-1：“化学沉铜”，在研磨减薄后EMC表面进行粗化及化学沉铜层(0.5～2微米)实现整体导电并提供电镀底层种子层。
步骤3-2：“第三次涂感光膜”，在表面压涂一层15～20微米的感光膜(湿膜或干膜)。
步骤3-3：“第三次LDI曝光显影”，使用激光直接成像(LDI)曝光设备，对感光膜上非线路的位置进行曝光及显影。
步骤3-4：“二次电镀铜线路”，采用硫酸铜酸性镀电镀一层10～20微米厚度的铜线路。
步骤3-5：“第三次退膜”，使用强碱性退膜药水，去除曝光后的感光膜。
步骤3-6：“闪蚀成型”，使用硫酸双氧水体系的快速蚀铜药水把EMC面上的化学沉铜层(0.5～2微米)快速腐蚀掉，使铜线间完全独立分开。
步骤4-1：“第四次涂感光膜”，在表面涂一层40～50微米的感光膜。
步骤4-2：“第四次LDI曝光显影”，使用激光直接成像(LDI)曝光设备，对感光膜上非铜柱的位置进行曝光及显影出铜柱位。
步骤4-3：“二次电镀铜柱”，硫酸铜酸性镀电镀在铜柱位镀铜(高度：20～30微米)。
步骤4-4：“第四次退膜”，使用强碱性退膜药水，去除曝光后的感光膜。
步骤4-5：“第二次塑封”，使用EMC(Epoxy Molding Compound封装环氧树脂)塑封整个铜线路及铜柱(厚度：70～100微米)。
步骤4-6：“研磨减薄”，使用研磨减薄设备，对MEC封装面进行研磨减薄，让所有的铜柱都露出EMC封装面，整个研磨面的高度差控制在30±10微米。
步骤5-1：将底层的导电金属层或导电PET薄膜，采用物理撕拉剥离或选择性的化学腐蚀剥离。
步骤5-2：“化学沉铜”，在研磨减薄后EMC表面进行粗化及化学沉铜层(0.5～2微米)实现整体导电并提供电镀底层种子层。
步骤5-3：“第五次涂感光膜”，在表面压涂一层40～50微米的感光膜(湿膜或干膜)。
步骤5-4：“第五次LDI曝光显影”，使用激光直接成像(LDI)曝光设备，在外层线路上对感光膜上非压焊位或焊线位的位置进行曝光及显影，露出其待表面处理的位置。
步骤5-5：“金属表面处理选择性电镀”，对第五次显影漏出的位置(产品的压焊位或焊线位的位置)进行电镀表面处理电镀类型：Ag(银：2～5微米)/Ni(镍:0.5～2微米)Pd(钯:0.01～0.1微米)Au(金:0.003～0.01微米)/Sn(锡:3～8微米)等可焊接或可焊线表面金属层或OSP(Organic Solderability Preservatives有机保焊膜)等表面处理。
步骤5-6：“第五次退膜”，使用强碱性退膜药水，去除曝光后的感光膜。
步骤5-7：“闪蚀成型”，使用硫酸双氧水体系的快速蚀铜药水把EMC面上的化学沉铜层(0.5～2微米)快速腐蚀掉，使电镀表面完成后的外层线路完全独立成型分开。
上述各个步骤命名均遵守“步骤X-Y”，其中，步骤1对应图3，步骤2对应图4，步骤3对应图5，步骤4对应图6，步骤5对应图7，每一步骤的名字写在对应的结构图的右侧。
与传统的工艺相比，本发明在通过在导电薄膜上，通过电镀加成成型，多层线路通过互联铜柱，来完成线路重叠重设，但导电，导热性能互不干涉，整体的厚度最薄可以做到0.075毫米，能满足最大的脚仔I/O(输入输出的线路)数量：518，且最小的线路宽度：>12微米，最小的线路间距>12微米的高密度引线框架的生产能力，填补传统冲压和蚀刻引线框架在FCBGA，CSP，SIP，POP，PIP先进封装技术应用的空白，同时能大部分取代目前占市场主流的IC封装基板，与IC载板相比，此电镀加成工艺的引线框架无需使用ABF等国外技术控制昂贵材料，且工艺更加简单，制造成本更低，性能可靠性更高等优势。
本发明同时还提供了一种多脚数引线框架，所述多脚数引线框架为通过如上述任一种所述的多脚数引线框架的制作方法得到的多脚数引线框架。本发明所提供的多脚数引线框架的制作方法，通过设置载体层；在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构；去除所述载体层，并在所述层叠金属结构的两面设置脚仔I/O电极，得到多脚数引线框架。本发明中，利用光刻技术将引线框架上的线路层叠设置，使不同的线路可以在厚度方向上堆叠，需要注意的是，现有技术中之所以脚仔I/O密度不能进一步提升，是因为现有技术中引线框架的线路通常只有一层，而不同线路的互联也在这一层中发生，导致每一个脚仔I/O都对应着占用面积庞大的线路网，而相比于现有技术，本发明可使同样面积的框架容纳更多线路，也可增加电路互联的复杂性，从而达到缩小每一个脚仔I/O对应的线路的占用面积，进而达到提升脚仔I/O密度的效果。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的多脚数引线框架及其制作方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种多脚数引线框架的制作方法，其特征在于，包括：
设置载体层；
在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构；
去除所述载体层，并在所述层叠金属结构的两面设置脚仔I/O电极，得到多脚数引线框架。
2.如权利要求1所述的多脚数引线框架的制作方法，其特征在于，单层所述图形化导电线路层的设置方法包括：
设置导电基层；
在所述导电基层上设置感光膜；
对所述感光膜进行曝光显影，得到图形化的线路预设凹槽；所述线路预设凹槽贯通所述感光膜，暴露出对应区域的导电基层；
在所述线路预设凹槽内电镀金属线路层；
去除设置所述金属线路层后的剩余区域的感光膜，得到图形化导电线路前驱体；
对所述图形化导电线路前驱体进行塑封，得到所述图形化导电线路层。
3.如权利要求2所述的多脚数引线框架的制作方法，其特征在于，相邻的图形化导电层之间通过导电金属柱相连，；
在对所述图形化导电线路前驱体进行塑封之前，还包括；
对所述图形化导电线路前驱体设置所述电镀金属线路层的表面覆盖感光膜；
对位于所述电镀金属线路层上方的开孔区域的感光膜进行曝光显影，得到互联通孔；
在所述互联通孔内电镀导电金属柱；
去除设置所述导电金属柱后的剩余区域的感光膜；
相应地，所述对所述图形化导电线路前驱体进行塑封包括：
对所述图形化导电线路前驱体进行塑封，并对塑封后设置所述导电金属柱的表面进行研磨减薄，使所述导电金属柱暴露出塑封表面，得到所述多脚数引线框架。
4.如权利要求2所述的多脚数引线框架的制作方法，其特征在于，所述载体层为导电载体层。
5.如权利要求4所述的多脚数引线框架的制作方法，其特征在于，在最靠近所述导电载体层的图形化导电线路层的设置方法中，所述在所述导电基层上设置感光膜包括：
在所述导电载体层上设置感光膜；
相应地，所述去除所述载体层包括：
去除所述层叠金属结构对应区域之外的导电载体层。
6.如权利要求2所述的多脚数引线框架的制作方法，其特征在于，所述在所述线路预设凹槽内电镀金属线路层包括：
在所述线路预设凹槽内利用硫酸铜酸性电镀金属线路层；所述金属线路层的厚度的范围为10微米至20微米，包括端点值。
7.如权利要求2所述的多脚数引线框架的制作方法，其特征在于，所述对所述感光膜进行曝光显影包括：
使用激光直接成像曝光设备，对所述感光膜进行曝光显影。
8.如权利要求1所述的多脚数引线框架的制作方法，其特征在于，所述载体层为质密薄膜；
所述去除所述载体层包括：
撕拉剥离所述载体层。
9.如权利要求1至8任一项所述的多脚数引线框架的制作方法，其特征在于，所述在所述层叠金属结构的两面设置脚仔I/O电极包括：
在所述层叠金属结构的两面上均设置感光膜；
对所述感光膜进行曝光显影，得到焊线位通孔；
在所述焊线位通孔内电镀设置脚仔I/O电极；
去除设置所述脚仔I/O电极后的剩余区域的感光膜，得到多脚数引线框架。
10.一种多脚数引线框架，其特征在于，所述多脚数引线框架为通过如权利要求1至9任一项所述的多脚数引线框架的制作方法得到的多脚数引线框架。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211489230.XA CN116259546A (zh) | 2022-11-25 | 2022-11-25 | 一种多脚数引线框架及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211489230.XA CN116259546A (zh) | 2022-11-25 | 2022-11-25 | 一种多脚数引线框架及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116259546A true CN116259546A (zh) | 2023-06-13 |
Family
ID=86685170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211489230.XA Pending CN116259546A (zh) | 2022-11-25 | 2022-11-25 | 一种多脚数引线框架及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116259546A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116895726A (zh) * | 2023-09-11 | 2023-10-17 | 深圳明阳电路科技股份有限公司 | 一种micro-led芯片及其集成方法 |
-
2022
- 2022-11-25 CN CN202211489230.XA patent/CN116259546A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116895726A (zh) * | 2023-09-11 | 2023-10-17 | 深圳明阳电路科技股份有限公司 | 一种micro-led芯片及其集成方法 |
| CN116895726B (zh) * | 2023-09-11 | 2023-12-22 | 深圳明阳电路科技股份有限公司 | 一种micro-led芯片及其集成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI569394B (zh) | 單層金屬層基板結構、應用之封裝件結構及其製造方法 | |
| US9603263B2 (en) | Manufacturing method of circuit substrate | |
| US8709940B2 (en) | Structure of circuit board and method for fabricating the same | |
| US7928574B2 (en) | Semiconductor package having buss-less substrate | |
| JP3007833B2 (ja) | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 | |
| US20130170148A1 (en) | Package carrier and manufacturing method thereof | |
| TW201220446A (en) | Package structure of embedded semiconductor component and manufacturing method thereof | |
| US20100289132A1 (en) | Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package | |
| JP2023534256A (ja) | パッケージ基板の製作方法 | |
| TWI413210B (zh) | 電子裝置封裝及製造方法 | |
| CN112103191B (zh) | 芯片封装结构及其制作方法 | |
| CN213071119U (zh) | 具有贯穿开窗的基板及器件封装结构 | |
| CN116259546A (zh) | 一种多脚数引线框架及其制作方法 | |
| US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
| JP2019047115A (ja) | 半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板 | |
| CN103632980A (zh) | 封装基板的制法 | |
| CN211428121U (zh) | 一种低厚度3d堆叠封装结构 | |
| US11923282B2 (en) | Wiring substrate | |
| TW202301625A (zh) | 一種嵌埋封裝結構及其製造方法 | |
| CN111341681A (zh) | 一种低厚度3d堆叠封装结构及其制备方法 | |
| KR100956632B1 (ko) | 초박형 반도체 패키지 기판, 반도체 패키지 기판의제조방법, 및 이를 이용한 반도체 소자의 제조방법 | |
| CN109545691B (zh) | 一种超薄扇出型封装结构的制造方法 | |
| CN112103192B (zh) | 芯片封装结构及其制作方法 | |
| US20240055415A1 (en) | Package with mold-embedded inductor and method of fabrication therefor | |
| TW201721824A (zh) | 半導體封裝結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |