JP2019047115A - 半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板 - Google Patents

半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板 Download PDF

Info

Publication number
JP2019047115A
JP2019047115A JP2018152247A JP2018152247A JP2019047115A JP 2019047115 A JP2019047115 A JP 2019047115A JP 2018152247 A JP2018152247 A JP 2018152247A JP 2018152247 A JP2018152247 A JP 2018152247A JP 2019047115 A JP2019047115 A JP 2019047115A
Authority
JP
Japan
Prior art keywords
circuit wiring
resin
conductive layer
semiconductor package
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018152247A
Other languages
English (en)
Inventor
聖日 姜
Seinichi Kyo
聖日 姜
仁燮 ▲ペ▼
仁燮 ▲ペ▼
In Seob Bae
制爰 金
Jea Won Kim
制爰 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haesung DS Co Ltd
Original Assignee
Haesung DS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haesung DS Co Ltd filed Critical Haesung DS Co Ltd
Publication of JP2019047115A publication Critical patent/JP2019047115A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147Semiconductor insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Device Packages (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】半導体パッケージ基板及びその製造方法を提供する。【解決手段】伝導性素材のベース基板の上面をエッチングしてトレンチ及びポストを形成する段階と、トレンチを樹脂で充填する段階と、ポストの上面と樹脂の上面とが同一レベルを形成するように、トレンチの外部に露出された樹脂を除去する段階と、ポストの上面及び樹脂の上面全体に導電層を形成する段階と、導電層及びベース基板の下面を同時にパターニングし、上部回路配線及び下部回路配線を含む回路配線を形成する段階と、を含む、半導体パッケージ基板の製造方法。【選択図】図8

Description

本発明は、半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板に係り、さらに詳細には、高速応答及び放熱特性に優れつつも、上下面にいずれも回路再配線を備える半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板に関する。
半導体素子は、半導体パッケージ基板にパッケージングされて使用されるところ、このようなパッケージングのために使用される半導体パッケージ基板は、微細回路パターン及び/またはI/O端子を有する。半導体素子の高性能化及び/または高集積化、そしてそれを用いた電子機器の小型化及び/または高性能化などが進められることにより、半導体パッケージ基板の微細回路パターンなどは、その線幅がさらに狭くなり、複雑度も高くなっている。
既存の半導体パッケージ基板製造時には、銅箔(Copper Foil)が積層されたCCL(Copper Clad Laminate)を用いて貫通ホールを形成し、貫通ホールの内面をメッキして上面銅箔と下面銅箔とを電気的に連結し、その後、上面銅箔と下面銅箔とをそれぞれフォトレジストを用いてパターニングするなどの過程を経て製造した。しかし、このような従来の半導体パッケージ基板は、電気的、熱的特性低下によって、高速応答及び放熱特性が要求される構造には適さない問題点がある。
本発明は、前記問題点を含んで多くの問題点を解決するためのものであって、高速応答及び放熱特性に優れつつも、上下面にいずれも回路再配線を備える半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板を提供することを目的とする。しかし、このような課題は、例示的なものであって、これにより、本発明の範囲が限定されるものではない。
本発明の一実施例は、伝導性素材のベース基板の上面をエッチングしてトレンチ(trench)及びポスト(post)を形成する段階と、前記トレンチを樹脂で充填する段階と、前記ポストの上面と前記樹脂の上面とが同一レベル(level)を形成するように、前記トレンチの外部に露出された樹脂を除去する段階と、前記ポストの上面及び前記樹脂の上面全体に導電層を形成する段階と、前記導電層及び前記ベース基板の下面を同時にパターニングし、上部回路配線及び下部回路配線を含む回路配線を形成する段階と、を含む、半導体パッケージ基板の製造方法を開示する。
本実施例で、前記導電層は、第1導電層及び第2導電層が積層されて形成され、前記第1導電層の厚さは、第2導電層の厚さよりも薄い。
本実施例において、前記第1導電層は、スパッタリング法を用いて形成される。
本実施例において、前記第1導電層は、スパッタリング法を用いて形成され、前記第2導電層は、電気メッキ法を用いて形成される。
本実施例において、前記導電層を形成する段階以前に、前記樹脂に表面処理を行う段階をさらに含んでもよい。
本実施例において、前記下部回路配線を形成する前に、前記ベース基板の下面全体をエッチングする段階をさらに含んでもよい。
本実施例において、前記回路配線を形成した後、前記回路配線の少なくとも一部に回路保護層を形成する段階をさらに含んでもよい。
本実施例において、前記樹脂及び前記回路保護層は、感光性樹脂で形成される。
本実施例において、前記回路保護層の形成後、露出された回路パターン上にメッキ層または有機コーティング層を形成する段階をさらに含んでもよい。
本発明の他の実施例は、樹脂が充填された半導体パッケージ基板において、前記樹脂の上面に配置された上部回路配線と、前記樹脂の下面に配置された下部回路配線と、前記樹脂を貫通するものであって、前記上部回路配線と前記下部回路配線とを連結するポストと、を含み、前記上部回路配線は、前記ポストと別途に備えられ、前記下部回路配線の少なくとも一部は、前記ポストと一体に備えられた、半導体パッケージ基板を開示する。
前記以外の他の側面、特徴、及び利点は、以下の発明を実施するための具体的な内容、特許請求の範囲、及び図面から明確になる。
前記のような本発明の一実施例によれば、高速応答及び放熱特性に優れつつも、上下面にいずれも回路再配線を備える半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板を具現することができる。もちろん、このような効果によって本発明の範囲が限定されるものではない。
本発明の一実施例による半導体パッケージ基板の製造方法の工程を概略的に示す断面図である。 本発明の一実施例による半導体パッケージ基板の製造方法の工程を概略的に示す断面図である。 本発明の一実施例による半導体パッケージ基板の製造方法の工程を概略的に示す断面図である。 本発明の一実施例による半導体パッケージ基板の製造方法の工程を概略的に示す断面図である。 本発明の一実施例による半導体パッケージ基板の製造方法の工程を概略的に示す断面図である。 本発明の一実施例による半導体パッケージ基板の製造方法の工程を概略的に示す断面図である。 本発明の一実施例による半導体パッケージ基板の製造方法の工程を概略的に示す断面図である。 本発明の一実施例による半導体パッケージ基板の製造方法の工程を概略的に示す断面図である。 本発明の他の実施例による半導体パッケージ基板を示す断面図である。
本発明は、多様な変換を加え、多様な実施例を有することができるところ、特定の実施例を図面に例示し、詳細な説明によって詳細に説明する。本発明の効果及び特徴、そしてそれらを達成する方法は、図面と共に詳細に後述されている実施例を参照すれば、明確になる。しかし、本発明は、以下で開示される実施例に限定されるものではなく、多様な形態に具現される。
以下、添付された図面を参照して、本発明の実施例を詳細に説明し、図面を参照して説明するとき、同一であるか対応する構成要素に対しては、同じ図面符号を付し、これに対する重複する説明は省略する。
以下の実施例において、層、膜、領域、板などの各種構成要素が異なる構成要素「上に」あるとするとき、これは、他の構成要素「直上に」ある場合のみならず、その間に他の構成要素が介在された場合も含む。また、説明の便宜上、図面では、構成要素が、その大きさが誇張または縮小される場合がある。例えば、図面に開示された各構成の大きさ及び厚さは、説明の便宜上、任意に示したので、本発明が必ずしも図示されたところに限定されない。
図1から図8は、本発明の一実施例による半導体パッケージ基板の製造方法の工程を概略的に示す断面図である。
本実施例による半導体パッケージ基板の製造方法によれば、まず、図1に図示されたように、伝導性素材のベース基板10を準備する。ベース基板10は、電気伝導性物質を含む平板状を有する。電気伝導性物質としては、例えば、Cuや、Cu−Sn、Cu−Zr、Cu−Fe、Cu−ZnのようなCu合金、Feや、Fe−Ni、Fe−Ni−CoのようなFe合金などを含む。
このような伝導性素材のベース基板10を準備した後、相互反対側である上面10aと下面10bのうち、上面10aに、図2に図示されたように、トレンチ10c及びポスト11を形成する。ここで、トレンチ10cとは、ベース基板10を完全に貫通しないということを意味する。ポスト11は、ベース基板10の上面10aと下面10bとを連結する柱であり、追ってベース基板10の上面10aに配置される上部回路配線と下面10bに形成される下部回路配線を電気的に連結する役割を行う。ポスト11は、複数のトレンチ10cの間に配置される。また、図2は、断面図であって、図示されていないが、ポスト11は、平面図上では、一方向に延びた形状またはジグザグ状でもある。
このようなトレンチ10c及びポスト11は、エッチングによって形成される。例えば、感光性素材のDFR(Dry Film Resist)をベース基板10の上面10a上にラミネーティングし、露光及び現像などの過程を経てベース基板10のトレンチ10cが形成される部分のみ露出させる。以後、ベース基板10の上面10aにおいてDFRが覆われていない部分を塩化銅または塩化鉄のようなエッチング液をスプレー噴射法を用いてエッチングすることで、図2に図示されたように、ベース基板10を貫通しないように上面10aに形成された複数のトレンチ10c及びその間に配置されたポスト11を形成することができるが、本発明は、これに限定されない。前記トレンチ10c及びポスト11は、多様なエッチング方法によって形成される。例えば、DFRを使用せず、ポジティブまたはネガティブフォトレジストをコーティングする方法を使用する。また、エッチング液の種類もベース基板10の物質によって多様に変わる。
図2に図示されたように、ベース基板10のトレンチ10cの深さは、ベース基板10の厚さの80%から90%になるようにすることが望ましい。例えば、ベース基板10のトレンチ10cが形成された部分の残存する厚さは、20μm〜40μmになる。
もし、トレンチ10cが形成された部分の残存する厚さが、これよりも薄ければ、半導体パッケージ基板の製造過程や後続のパッケージング過程でベース基板10や半導体パッケージ基板のハンドリングが容易ではない場合がある。また、場合によって、トレンチ10cを形成するに当って、公差などによって、ベース基板10の上面10aと下面10bとを貫通する貫通ホールが形成される場合もある。一方、トレンチ10cが形成された部分の残存する厚さが、これより厚ければ、後続するベース基板10の下面10bをパターニングして形成する下部回路配線工程が容易ではない場合がある。
以後、図3に図示されたように、ベース基板10のトレンチ10cを樹脂20に充填する。樹脂20は、電気的に導通されていない絶縁性素材であり、ポリイミド(Polyimide)、PSR(Photo Solder Resist)またはEMC(Epoxy Molding Composite)などを含んでもよい。
一実施例において、樹脂20は、熱処理によって高分子化されて硬化される熱硬化性樹脂である。一実施例において、樹脂20は、感光性樹脂である。樹脂20の充填は、液状の樹脂物質を用いても、樹脂成分を含む固相のテープ用いて行ってもよい。樹脂20を充填した後には、必要によって、オーブンで樹脂20を熱硬化させる過程を経てもよい。
一方、ベース基板10のトレンチ10cを樹脂20で充填する前に、トレンチ10c内部の表面を粗くするために、ラフな(rough)メッキ層を形成するか、トレンチ10c内部にプラズマ処理、紫外線処理、または過水硫酸系溶液を用いてエッチングする工程が追加される。このような工程を通じて、ベース基板10と樹脂20との接着力が向上する。一実施例において、トレンチ10c内部の表面粗度(Ra)は、0.1〜0.5μmに形成される。一実施例において、ラフなメッキ層は、硫酸銅(CuSO・5HO)溶液において電気メッキ方式で形成される。
樹脂20を充填するとき、図3に図示されたように、樹脂20がベース基板10のトレンチ10cのみ充填するものではなく、ベース基板10の上面10aの少なくとも一部を覆うことにもなる。このように樹脂20が過塗布された場合には、過塗布された樹脂20をブラッシング、研削または研磨のような機械的な加工によって除去するか、または化学的な樹脂エッチング(Resin Etching)によって除去することにより、図4に図示されたように、樹脂20をベース基板10のトレンチ10c内にのみ位置させる。また、樹脂20が感光性樹脂である場合には、露光及び現像過程を通じて、過充填された樹脂を除去し、樹脂20をトレンチ10c内にのみ位置させる。これにより、ポスト11の上面が露出され、ポスト11の上面と樹脂20の上面とが同一レベルを形成することができる。
以後、図5に図示されたように、樹脂が充填されたベース基板10の上面全体に導電層30を形成する。すなわち、同一レベルを形成するポスト11の上面と樹脂20の上面全体に導電層30を形成する。
導電層30は、ベース基板10が含む物質のうち、少なくとも一部を含む物質を含む。例えば、ベース基板10が銅または銅合金を含むようにする場合、銅を用いて導電層30を形成することができる。このような導電層30は、スパッタリング法または無電解メッキ方式で形成することができる。導電層30は、樹脂20の上面及びポスト11の上面に一体に形成されるところ、導電層30が、樹脂20とさらに強い接着力を有するようにするためには、スパッタリング法によって形成することが望ましい。無電解メッキ法で導電層30を形成する場合、純粋な銅層ではなく、パラジウムのような他の物質層も含む導電層にもなるが、このようにパラジウムのような他の物質を含む場合、樹脂20との接着力が弱いか、不均一である問題点が発生する。したがって、導電層30は、スパッタリング法で形成することが望ましい。
このような導電層30は、追って上部回路配線でパターニングされるところ、電気伝導度の確保のための厚さに形成される。一実施例において、導電層30は、約10μm〜20μmの厚さに形成される。
一方、導電層30を形成する前に、導電層30と樹脂20との接着力を確保するために、樹脂20の上面に表面処理を行うことができる。表面処理は、導電層30を形成する前に、樹脂20の上面に表面クリーニング処理、及び/または表面粗度を向上させるためのプラズマ処理であってもよい。プラズマ処理は、真空状態で非活性ガス、例えば、アルゴン(Ar)ガスを用いて行われる。
一実施例において、導電層30は、第1導電層31及び第2導電層32が積層されて形成される。この場合、第1導電層31は、第2導電層32に比べて、薄膜に形成され、第1導電層31は、第2導電層32のシード(seed)層の役割を行う。一実施例において、第1導電層31は、数十〜数百nmの厚さを有し、第2導電層32は、数〜数十μmの厚さを有する。
第1導電層31は、ベース基板10が含む物質のうち、少なくとも一部を含む物質を含むことができる。例えば、ベース基板10が銅または銅合金を含むようにする場合、銅を用いて第1導電層31を形成することができる。このような第1導電層31は、スパッタリング法または無電解メッキ方式で形成することができる。第1導電層31は、樹脂20の上面及びポスト11の上面に一体に形成されるところ、第1導電層31が、樹脂20とさらに強い接着力を有するようにするためには、スパッタリング法によって形成することが望ましい。無電解メッキ法で第1導電層31を形成する場合、純粋な銅層ではなく、パラジウムのような他の物質も含む導電層にもなるが、このようにパラジウムのような他の物質を含む場合、樹脂20との接着力が弱いか、不均一である問題点が発生する。したがって、第1導電層31は、スパッタリング法で形成することが望ましい。
第2導電層32もベース基板10が含む物質のうち、少なくとも一部を含む物質を含んでもよい。例えば、ベース基板10が銅または銅合金を含むようにする場合、銅または銅合金を用いて第2導電層32を形成することができる。
このような第2導電層32は、スパッタリング法、電気メッキ法、無電解メッキ方式など多様な方式で形成されるが、第2導電層32は、第1導電層31に比べて厚いところ、時間短縮及び優秀な特性のために、電気メッキ法によって形成することが望ましい。
一方、第1導電層31を形成する前に、第1導電層31と樹脂20との接着力を確保するために、樹脂20の上面に表面処理を行うことができる。表面処理は、導電層30を形成する前に、樹脂20の上面に表面クリーニング処理、及び/または表面粗度を向上させるためのプラズマ処理であってもよい。プラズマ処理は、真空状態で非活性ガス、例えば、アルゴン(Ar)ガスを用いて行ってもよい。
次いで、図6に図示されたように、導電層30をパターニングして上部回路配線34を形成し、ベース基板10の下面10bをパターニングして下部回路配線14を形成する。上部回路配線34及び下部回路配線14は、半導体パッケージ基板に実装される電子装置、及び/または入出力端子と連結される。本発明の実施例は、ベース基板10の上面10a及び下面10bにそれぞれ上部回路配線34及び下部回路配線14を備えており、入出力端子の増加などによる複雑な回路配線に対応して、回路配線の設計自由度が確保される。
本実施例において、下部回路配線14及びポスト11は、ベース基板10の一部に形成され、ポスト11は、下部回路配線14の少なくとも一部と一体に備えられる。上部回路配線34と下部回路配線14とを電気的に連結するポスト11が下部回路配線14と一体に形成されたということは、ポスト11と下部回路配線14とが別途に備えられたものより、インダクタンスが少なく形成されることを意味し、これは、電気的に高速応答が可能であることを意味する。また、ポスト11と下部回路配線14とが一体に形成されたので、別途に備えられた場合よりも、放熱特性に優れるという特性を有する。
上部回路配線34を形成するために、導電層30の上面にフォトレジスト(PR)を塗布し、マスク(Mask)を用いて上部回路配線34の形状によって露光し、現像した後、導電層30をエッチングしてパターニングすることができる。エッチングは、湿式エッチング、乾式エッチング、またはこれらの組み合わせによるエッチング方法によって行われる。一実施例において、エッチングは、塩化銅または塩化鉄エッチング液を用いて行われる。
同様に、下部回路配線14を形成するために、ベース基板10の下面10bにフォトレジスト(PR)を塗布し、マスクを用いて下部回路配線14の形状によって露光し、現像した後、ベース基板10の下面10bをエッチングしてパターニングすることができる。エッチングは、湿式エッチング、乾式エッチング、またはこれらの組み合わせによるエッチング方法によって行われる。一実施例において、エッチングは、塩化銅または塩化鉄エッチング液を用いて行われる。
一実施例において、上部回路配線34及び下部回路配線14のパターニングは、同時に行われる。
すなわち、上部回路配線34及び下部回路配線14の形状に対応するように、導電層30とベース基板10との下面10bにそれぞれフォトレジスト(PR)を形成した後、湿式エッチングなどを通じて、同時に上部回路配線34及び下部回路配線14をパターニングすることができる。
一方、上部回路配線34及び下部回路配線14を形成する前に、ベース基板10の下面を全面エッチングして下部回路配線14の厚さを調整することができる。下部回路配線14の厚さを全体として薄くした後、パターニングを行うことにより、微細パターンの形成時に精度を向上させることができる。
次いで、追加的に、上部回路配線34及び下部回路配線14を形成した後、図7で図示されたように、上部回路配線34及び下部回路配線14の少なくとも一部に回路保護層40を形成することができる。
図7において、回路保護層40が下部回路配線14の一部を覆うように図示しているが、回路保護層40は、上部回路配線34の一部を覆ってもよい。回路保護層40は、上部回路配線34及び下部回路配線14の少なくとも一部を覆うように形成され、ショートを防止する絶縁の役割が行える。回路保護層40は、PSR(Photo Solder Resist)、カバーレイ(coverlay)などを含んで絶縁可能な材料が備えられる。回路保護層40は、感光性樹脂からなり、その場合、回路保護層40は、塗布、露光及び現像の過程を通じて形成される。また、回路保護層40は、インクジェット方式でダイレクトプリントする方法でも形成される。
次いで、追加的に、図8のように上部回路配線34及び下部回路配線14の少なくとも一部にメッキ層または有機コーティング層50を形成することができる。回路保護層40が形成された場合であれば、メッキ層または有機コーティング層50は、回路保護層40で覆われていない上部回路配線34及び下部回路配線14上に形成される。
メッキ層または有機コーティング層50は、上部回路配線34及び下部回路配線14のワイヤボンディングの接着力またはソルダ接着力を向上させる役割を行うか、酸化を防止する役割を行う。メッキ層または有機コーティング層50をメッキ層で形成する場合、メッキ層は、パラジウム(Pd)、金(Au)、銀(Ag)、ニッケル(Ni)またはこれらの合金などからなる。その場合、メッキ層は、電気メッキまたはENEPIG(Electroless Nickel Electroless Palladium Immersion Gold)方式の無電解メッキで形成される。
一方、メッキ層または有機コーティング層50を有機コーティング層で形成する場合、有機コーティング層は、OSP(organic solderbility preservative)コーティングまたはAnti−Tarnishコーティングで形成されてもよい。
このように製造された半導体パッケージ基板は、樹脂20が充填されており、樹脂20の上面に配置された上部回路配線34、樹脂20の下面に配置された下部回路配線14、及び樹脂20を貫通するものであって、上部回路配線34及び下部回路配線14を連結するポスト11を含み、上部回路配線34は、ポスト11と別途に備えられ、下部回路配線14の少なくとも一部は、ポスト11と一体に備えられる。
ポスト11と下部回路配線14は、Cu;Cu−Sn、Cu−Zr、Cu−Fe、Cu−ZnのようなCu合金;Fe;Fe−Ni、Fe−Ni−CoのようなFe合金などを含む。
上部回路配線34は、単層または多層で備えられる。上部回路配線34の一部は、ポスト11と直接接触され、上部回路配線34の一部は、樹脂20と直接接触される。上部回路配線34は、半導体パッケージ基板の上面に実装される電子装置及び/または入出力端子と連結され、ポスト11は、上部回路配線34と下部回路配線14とを電気的に連結する役割を行うところ、上部回路配線34の全体面積は、ポスト11上面の面積に比べて広い。
本発明の実施例は、ベース基板10の上面10a及び下面10bにそれぞれ上部回路配線34及び下部回路配線14を備えており、入出力端子の増加などによる複雑な回路配線に対応して回路配線の設計の自由度が確保される。
本実施例において、下部回路配線14及びポスト11は、ベース基板10の一部に形成され、ポスト11は、下部回路配線14の少なくとも一部と一体に備えられる。上部回路配線34と下部回路配線14とを電気的に連結するポスト11が下部回路配線14と一体に形成されたということは、ポスト11と下部回路配線14とを別途に備えるものよりも、インダクタンスが少なく形成されることを意味し、これは、電気的に高速応答が可能であるということを意味する。また、ポスト11と下部回路配線14とが一体に形成されたので、別途に備えられた場合よりも放熱特性に優れた特性を有する。
図9は、本発明の他の一実施例による半導体パッケージ基板の製造方法によって製造された半導体パッケージ基板の一部を概略的に示す断面図である。図9に図示されたように、ベース基板10のトレンチ10cの内部にラフなメッキ層16を形成することができる。ラフなメッキ層16は、トレンチ10c内部の表面粗度を粗くし、ベース基板10と樹脂20との接着力を向上させる役割を行う。
ラフなメッキ層16は、表面粗度が0.1μm〜0.5μmで形成され、アンカー効果(Anchoring Effect)によって樹脂20との密着力を向上させることができる。ラフなメッキ層16は、銅(Cu)で形成し、硫酸銅(CuSO・5HO)溶液で電気メッキ方式でも形成される。
前述したように、本発明の実施例においては、ラフなメッキ層16を形成せず、トレンチ10c内部にプラズマ処理、紫外線処理、エッチング処理などを通じて、トレンチ10c内部の表面粗度を粗くして、樹脂20との接着力を向上させることができるということはいうまでもない。
図9の実施例も、前記実施例と同様に、ベース基板10の上面10a及び下面10bにそれぞれ上部回路配線34及び下部回路配線14を備えており、入出力端子の増加などによる複雑な回路配線に対応して回路配線の設計自由度が確保される。
また、下部回路配線14及びポスト11は、ベース基板10の一部に形成され、ポスト11は、下部回路配線14の少なくとも一部と一体に備えられる。上部回路配線34と下部回路配線14とを電気的に連結するポスト11が下部回路配線14と一体に形成されたということは、ポスト11と下部回路配線14とが別途に備えられるものよりもインダクタンスが少なく形成されることを意味し、これは、電気的に高速応答が可能であることを意味する。また、ポスト11と下部回路配線14とが一体に形成されたので、別途に備えられた場合よりも放熱特性に優れた特性を有する。
このように本発明は、図面に図示された実施例に基づいて説明されたが、これは、例示的なものに過ぎず、当該技術分野で通常の知識を有する者であれば、それらから多様な変形及び均等な他の実施例が可能であるという点が理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決められねばならない。
10 ベース基板
10a 上面
10b 下面
10c トレンチ
11 ポスト
14 下部回路配線
20 樹脂
30 導電体
34 上部回路配線
50 メッキ層または有機コーティング層

Claims (10)

  1. 伝導性素材のベース基板の上面をエッチングしてトレンチ及びポストを形成する段階と、
    前記トレンチを樹脂で充填する段階と、
    前記ポストの上面と前記樹脂の上面とが同一レベルを形成するように、前記トレンチの外部に露出された樹脂を除去する段階と、
    前記ポストの上面及び前記樹脂の上面全体に導電層を形成する段階と、
    前記導電層及び前記ベース基板の下面を同時にパターニングして、上部回路配線及び下部回路配線を含む回路配線を形成する段階と、を含む、半導体パッケージ基板の製造方法。
  2. 前記導電層は、第1導電層及び第2導電層が積層されて形成され、
    前記第1導電層の厚さは、第2導電層の厚さよりも薄い、請求項1に記載の半導体パッケージ基板の製造方法。
  3. 前記第1導電層はスパッタリング法を用いて形成される、請求項2に記載の半導体パッケージ基板の製造方法。
  4. 前記第1導電層は、スパッタリング法を用いて形成され、前記第2導電層は、電気メッキ法を用いて形成される、請求項2に記載の半導体パッケージ基板の製造方法。
  5. 前記導電層を形成する段階以前に、前記樹脂に表面処理を行う段階をさらに含む、請求項1に記載の半導体パッケージ基板の製造方法。
  6. 前記回路配線を形成する前に、前記ベース基板の下面全体をエッチングする段階をさらに含む、請求項1に記載の半導体パッケージ基板の製造方法。
  7. 前記回路配線を形成した後、前記回路配線の少なくとも一部に回路保護層を形成する段階をさらに含む、請求項1に記載の半導体パッケージ基板の製造方法。
  8. 前記樹脂及び前記回路保護層は、感光性樹脂で形成される、請求項7に記載の半導体パッケージ基板の製造方法。
  9. 前記回路保護層の形成後、露出された回路パターン上にメッキ層または有機コーティング層を形成する段階をさらに含む、請求項7に記載の半導体パッケージ基板の製造方法。
  10. 樹脂が充填された半導体パッケージ基板において、
    前記樹脂の上面に配置された上部回路配線と、
    前記樹脂の下面に配置された下部回路配線と、
    前記樹脂を貫通するものであって、前記上部回路配線と前記下部回路配線とを連結するポストと、を含み、
    前記上部回路配線は、前記ポストと別途に備えられ、前記下部回路配線の少なくとも一部は、前記ポストと一体に備えられた、半導体パッケージ基板。
JP2018152247A 2017-08-31 2018-08-13 半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板 Pending JP2019047115A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170111038A KR102069659B1 (ko) 2017-08-31 2017-08-31 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR10-2017-0111038 2017-08-31

Publications (1)

Publication Number Publication Date
JP2019047115A true JP2019047115A (ja) 2019-03-22

Family

ID=65436981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018152247A Pending JP2019047115A (ja) 2017-08-31 2018-08-13 半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板

Country Status (5)

Country Link
US (2) US10811302B2 (ja)
JP (1) JP2019047115A (ja)
KR (1) KR102069659B1 (ja)
CN (1) CN109427598A (ja)
TW (1) TWI772480B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102119142B1 (ko) 2019-10-01 2020-06-05 해성디에스 주식회사 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
KR102535353B1 (ko) * 2020-12-09 2023-05-23 해성디에스 주식회사 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
KR102531703B1 (ko) * 2021-09-15 2023-05-12 해성디에스 주식회사 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법, 반도체 패키지
KR102574456B1 (ko) * 2021-09-28 2023-09-06 해성디에스 주식회사 반도체 패키지 기판용 조성물, 이를 포함하는 반도체 패키지 기판 및 이의 제조방법
CN118412304B (zh) * 2024-07-03 2024-09-03 四川蓝辉先进新材料科技有限公司 一种半导体材料封装用衬底制备装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241442A (ja) * 2003-02-03 2004-08-26 Sanyo Electric Co Ltd 多層基板の製造方法およびそれを用いた回路装置の製造方法
JP2004247668A (ja) * 2003-02-17 2004-09-02 Hitachi Chem Co Ltd 積層用中間配線部材、配線板及びそれらの製造方法
JP2006093303A (ja) * 2004-09-22 2006-04-06 Fujikura Ltd プリント配線板およびその製造方法
JP2014216599A (ja) * 2013-04-30 2014-11-17 株式会社村田製作所 配線基板およびその製造方法
JP2015165545A (ja) * 2014-02-28 2015-09-17 板橋精機株式会社 パワーモジュールとその製造方法
JP2016082151A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板およびその製造方法
JP2016186964A (ja) * 2015-03-27 2016-10-27 株式会社ジェイデバイス 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69218344T2 (de) * 1991-11-29 1997-10-23 Hitachi Chemical Co., Ltd., Tokio/Tokyo Herstellungsverfahren für eine gedruckte Schaltung
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP3830726B2 (ja) 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
JP2001332860A (ja) 2000-05-18 2001-11-30 Hitachi Cable Ltd 多層配線基板、半導体装置、電子装置及びそれらの製造方法
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
JP3841768B2 (ja) 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2006249519A (ja) * 2005-03-11 2006-09-21 Hitachi Chem Co Ltd 銅の表面処理方法及び銅
US7588835B2 (en) 2005-03-11 2009-09-15 Hitachi Chemical Company, Ltd. Method of treating the surface of copper and copper
JP2007134364A (ja) 2005-11-08 2007-05-31 Hitachi Cable Ltd 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
KR100797719B1 (ko) 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
JP2009016518A (ja) 2007-07-04 2009-01-22 Denki Kagaku Kogyo Kk 多層配線基板
WO2009008041A1 (ja) * 2007-07-06 2009-01-15 Fujitsu Limited 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
KR20090103605A (ko) * 2008-03-28 2009-10-01 삼성테크윈 주식회사 인쇄회로기판의 제조 방법
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP6144003B2 (ja) * 2011-08-29 2017-06-07 富士通株式会社 配線構造及びその製造方法並びに電子装置及びその製造方法
KR101862243B1 (ko) * 2011-09-21 2018-07-05 해성디에스 주식회사 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
CN104766832B (zh) * 2014-01-03 2020-07-14 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板
KR102141102B1 (ko) * 2014-01-09 2020-08-04 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102510370B1 (ko) * 2014-10-06 2023-03-17 도레이 카부시키가이샤 수지 조성물, 내열성 수지막의 제조 방법, 및 표시 장치
JP6368635B2 (ja) * 2014-12-10 2018-08-01 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9620446B2 (en) 2014-12-10 2017-04-11 Shinko Electric Industries Co., Ltd. Wiring board, electronic component device, and method for manufacturing those
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
JP6627390B2 (ja) 2015-10-06 2020-01-08 日立化成株式会社 感光性封止樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP6584939B2 (ja) 2015-12-10 2019-10-02 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241442A (ja) * 2003-02-03 2004-08-26 Sanyo Electric Co Ltd 多層基板の製造方法およびそれを用いた回路装置の製造方法
JP2004247668A (ja) * 2003-02-17 2004-09-02 Hitachi Chem Co Ltd 積層用中間配線部材、配線板及びそれらの製造方法
JP2006093303A (ja) * 2004-09-22 2006-04-06 Fujikura Ltd プリント配線板およびその製造方法
JP2014216599A (ja) * 2013-04-30 2014-11-17 株式会社村田製作所 配線基板およびその製造方法
JP2015165545A (ja) * 2014-02-28 2015-09-17 板橋精機株式会社 パワーモジュールとその製造方法
JP2016082151A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板およびその製造方法
JP2016186964A (ja) * 2015-03-27 2016-10-27 株式会社ジェイデバイス 半導体装置

Also Published As

Publication number Publication date
CN109427598A (zh) 2019-03-05
US11876012B2 (en) 2024-01-16
US10811302B2 (en) 2020-10-20
KR102069659B1 (ko) 2020-01-23
TW201913915A (zh) 2019-04-01
TWI772480B (zh) 2022-08-01
KR20190024243A (ko) 2019-03-08
US20190067082A1 (en) 2019-02-28
US20200411362A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
US11876012B2 (en) Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
JP5331958B2 (ja) 配線基板及び半導体パッケージ
TWI487450B (zh) 佈線基板及其製造方法
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
JP6393878B2 (ja) 電子チップパッケージ、及び電子チップパッケージを製作する方法
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
JP2005217225A (ja) 半導体装置及びその製造方法
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
KR20170009128A (ko) 회로 기판 및 그 제조 방법
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2010171387A (ja) 回路基板構造及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US11227775B2 (en) Method of fabricating carrier for wafer level package by using lead frame
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
TWI767597B (zh) 電子零件內藏式電路基板及其製造方法
TW200926377A (en) Aluminum oxide-based substrate and method for manufacturing the same
KR20110010014A (ko) 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210525

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210525

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210602

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210607

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210827

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210906

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211115

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220404

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220704

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20221031

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20221128

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20221128