TWI767597B - 電子零件內藏式電路基板及其製造方法 - Google Patents

電子零件內藏式電路基板及其製造方法 Download PDF

Info

Publication number
TWI767597B
TWI767597B TW110107838A TW110107838A TWI767597B TW I767597 B TWI767597 B TW I767597B TW 110107838 A TW110107838 A TW 110107838A TW 110107838 A TW110107838 A TW 110107838A TW I767597 B TWI767597 B TW I767597B
Authority
TW
Taiwan
Prior art keywords
insulating layer
cavity
electronic component
wiring pattern
built
Prior art date
Application number
TW110107838A
Other languages
English (en)
Other versions
TW202139811A (zh
Inventor
露谷和俊
Original Assignee
日商Ｔｄｋ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｔｄｋ股份有限公司 filed Critical 日商Ｔｄｋ股份有限公司
Publication of TW202139811A publication Critical patent/TW202139811A/zh
Application granted granted Critical
Publication of TWI767597B publication Critical patent/TWI767597B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Abstract

本發明之課題為在能內藏厚度不同之複數個電子零件之電子零件內藏式電路基板中，大幅地抑制整體之厚度。 本發明之解決手段為，一種電子零件內藏式電路基板1，其具備埋設於絕緣層4內之電子零件60、絕緣層5、及配線圖案13、31。絕緣層4、5具有凹腔C。配線圖案13露出於凹腔C之底面。配線圖案31係於凹腔之開口部周圍以不露出絕緣層5之方式圍繞凹腔C之開口部設置。藉此，即使於收容於凹腔C內之電子零件70之厚度較厚之情況下，亦可抑制整體之厚度增加。此外，由於配線圖案31露出於凹腔C之底面，因此還可提高電子零件70之散熱性。而且，由於配線圖案13以圍繞凹腔C之開口部之方式設置，因此還可防止絕緣層5內含有之充填材及芯材之脫落。

Description

電子零件內藏式電路基板及其製造方法
本發明係關於一種電子零件內藏式電路基板及其製造方法，尤其是，關於能內藏厚度不同之複數個電子零件之電子零件內藏式電路基板及其製造方法。
作為埋設有半導體IC等電子零件之電路基板，已知一種專利文獻1記載之電路基板。專利文獻1記載之電路基板，具有將藉由研磨等而薄型化之半導體IC埋設於絕緣層內之構造。 [先前技術文獻] [專利文獻]
專利文獻1：日本專利特開2007-150002號公報
(發明所欲解決之問題)
然而，若將厚度不同之複數個電子零件內藏至同一絕緣層，便有增加絕緣層之厚度之必要，故存在電子零件內藏式電路基板整體之厚度大幅增加之問題。
因此，本發明之目的在於，在能內藏厚度不同之複數個電子零件之電子零件內藏式電路基板及其製造方法中，大幅地抑制基板整體之厚度。 (解決問題之技術手段)
本發明之電子零件內藏式電路基板，其特徵在於具備：第一絕緣層；第一電子零件，其埋設於第一絕緣層內；第一配線圖案，其設於第一絕緣層之一表面；第二絕緣層，其覆蓋第一絕緣層之另一表面；及第二配線圖案，其設於第二絕緣層之與第一絕緣層相反側之表面；且第一及第二絕緣層具有凹腔，第一配線圖案露出於凹腔之底面，第二配線圖案係於凹腔之開口部周圍以不露出第二絕緣層之方式圍繞凹腔之開口部設置。
根據本發明，由於在第一及第二絕緣層設置有凹腔，因此可將另外之電子零件收容於凹腔內。藉此，即使於另外之電子零件之厚度大於第一電子零件之厚度之情況下，也可抑制整體之厚度增加。此外，由於第一配線圖案露出於凹腔之底面，因此還可提高收容於凹腔內之電子零件之散熱性。而且，由於第二配線圖案以圍繞凹腔之開口部之方式設置，因此還可防止第二絕緣層內含有之充填材及芯材之脫落。
於本發明中，第一絕緣層之熱膨脹係數，也可較第二絕緣層之熱膨脹係數大，玻璃布之相對於厚度方向之比率也可較第二絕緣層小，或者，樹脂內含有之充填材之填充率也可較第二絕緣層小。根據此構成，由於容易將凹腔之內壁加工為更接近垂直之形狀，因此可將電子零件內藏式電路基板之平面尺寸小型化。
於本發明中，第一配線圖案之外周部，也可藉由第一絕緣層覆蓋而不露出於凹腔之底面。根據此構成，第一配線圖案之外周部係固定於第一絕緣層上。
於本發明中，凹腔之內壁也可由電鍍膜覆蓋。根據此構成，由於形成有經由電鍍膜之散熱路徑，因此可進一步提高散熱性。
本發明之電子零件內藏式電路基板，更具備設於第一絕緣層與第二絕緣層之間之第三配線圖案，第三配線圖案也可露出於凹腔之內壁。根據此構成，由於形成經由第三配線圖案之散熱路徑，因此可進一步提高散熱性。
本發明之電子零件內藏式電路基板，更具備：第三絕緣層，其覆蓋第一絕緣層之一表面；第四配線圖案，其設於第三絕緣層之與第一絕緣層相反側之表面；及通孔導體，其貫通第三絕緣層而設置，且連接第一配線圖案與第四配線圖案；通孔導體也可設在與凹腔重疊之位置。根據此構成，來自收容於凹腔內之電子零件之熱經由通孔導體有效地散熱至外部。因此，可獲得高散熱效率。
本發明之電子零件內藏式電路基板，也可進一步具備第二電子零件，該第二電子零件收容於凹腔內，且厚度較第一電子零件之厚度厚。根據此構成，可一面抑制基板整體之厚度，一面內藏厚度不同之複數個電子零件。
本發明之電子零件內藏式電路基板，也可進一步具備：第二電子零件，其收容於凹腔內，且厚度較第一電子零件之厚度厚；及導電性糊膠，其充填於凹腔之內壁與第二電子零件之間；且導電性糊膠也可與露出於凹腔之內壁之第三配線圖案接觸。藉此，可使來自第二電子零件的熱更有效率地散熱。
本發明之電子零件內藏式電路基板之製造方法，其特徵在於具備以下之步驟：第一步驟，其將第一電子零件埋設於一表面形成有第一配線圖案之第一絕緣層內；第二步驟，其於第一絕緣層之另一表面形成第二絕緣層；及第三步驟，其藉由形成貫通第一及第二絕緣層之凹腔，使第一配線圖案露出於凹腔之底面；且設於第二絕緣層之與第一絕緣層相反側之表面之第二配線圖案，係於凹腔之開口部之周圍以不露出第二絕緣層之方式圍繞凹腔之開口部設置。
根據本發明，由於在第一及第二絕緣層設置有凹腔，因此可將另外之電子零件收容於凹腔內。藉此，於另外之電子零件之厚度較第一電子零件之厚度厚之情況下，也可抑制整體之厚度增加。此外，由於第一配線圖案露出於凹腔之底面，因此還可提高收容於凹腔內之電子零件之散熱性。而且，由於第二配線圖案以圍繞凹腔之開口部之方式設置，因此還可防止第二絕緣層內含有之充填材及芯材之脫落。
本發明也可於第三步驟中，藉由將第二配線圖案作為遮罩，且將第一配線圖案作為阻擋物，除去第一及第二絕緣層之一部分而形成凹腔。藉此，可高精度地形成凹腔。
本發明之電子零件內藏式電路基板之製造方法，也可更具備第四步驟，於該步驟中，將厚度較第一電子零件之厚度厚之第二電子零件收容於凹腔內。藉此，可抑制第二電子零件之基板整體之厚度增加。 (對照先前技術之功效)
如上述，根據本發明，可於能內藏厚度不同之複數個電子零件之電子零件內藏式電路基板及其製造方法中，大幅地抑制基板整體之厚度。
以下，參照添附圖式，對本發明之較佳實施形態詳細地進行說明。
圖1為用以說明本發明之第一實施形態之電子零件內藏式電路基板1之構造之示意剖視圖。此外，圖2為電子零件內藏式電路基板1之大致俯視圖。
如圖1所示，第一實施形態之電子零件內藏式電路基板1，具有絕緣層3〜5、及位於絕緣層3〜5之各表面之導體層L1〜L4。雖然並無特別限制，但位於最下層之絕緣層3及位於最上層之絕緣層5，也可為使玻璃布等之芯材浸漬環氧等之樹脂材料之芯層。與此相對，絕緣層4也可為不含玻璃布等芯材之無芯材樹脂層。絕緣層4由絕緣層4a、4b構成。尤佳為絕緣層3、5之熱膨脹係數較絕緣層4之熱膨脹係數小。如此，只要設為藉由屬芯層之絕緣層3、5將屬無芯材樹脂層之絕緣層4夾入之構造，即使於電子零件內藏式電路基板1之厚度較薄之情況下，也可獲得充分之機械強度。絕緣層3與絕緣層5之厚度，也可彼此相同。
於絕緣層4內埋設有半導體IC等之電子零件60。此外，電子零件內藏式電路基板1，係於電子零件60之附近設置有貫通絕緣層4、5而設置之凹腔C，且於凹腔C之內部收容有半導體IC等之電子零件70。關於電子零件60、70之種類，雖然並無特別限制，但電子零件70可為感測器晶片或LED晶片，而電子零件60可為控制電子零件70之控制器晶片。若將凹腔C設於電子零件60之附近，可縮短連接電子零件60與電子零件70之配線之配線長度。電子零件60係被薄型化加工至能埋設於絕緣層4內之厚度、例如100μm以下。與此相對，電子零件70雖然厚度較電子零件60之厚度厚，但可藉由收容於凹腔C內，以抑制電子零件內藏式電路基板1整體之厚度。電子零件70也可自位於最上層之絕緣層5之表面突出。較佳為，凹腔C之內壁垂直於絕緣層3〜5之主面，但因製程之原因，使凹腔C之內壁完全垂直存在有困難，因此凹腔C之內壁也可為推拔狀。
位於最上層之絕緣層5及形成於其表面之導體層L1之一部分，藉由阻焊劑SR1覆蓋。同樣地，位於最下層之絕緣層3及形成於其表面之導體層L4之一部分，藉由阻焊劑SR2覆蓋。雖然並無特別限制，但阻焊劑SR1構成電子零件內藏式電路基板1之上表面1a，阻焊劑SR2構成電子零件內藏式電路基板1之下表面1b。雖未圖示，但電子零件內藏式電路基板1之上表面1a可搭載電容器或電感器等之電子零件。下表面1b可形成與母板連接之用戶端子。
導體層L1包含配線圖案11〜14。配線圖案11〜14中之未藉由阻焊劑SR1覆蓋之部分，也可實施由Au等構成之電鍍P。配線圖案11經由搭接線BW1連接於電子零件70之接合焊墊71。同樣地，配線圖案12經由搭接線BW2連接於電子零件70之接合焊墊72。另一方面，如圖2所示，配線圖案13係於凹腔C之開口部周圍以不露出絕緣層5之方式圍繞凹腔C之開口部設置。較佳為，配線圖案13係提供接地電位之地線圖案。藉此，還可藉由配線圖案13獲得屏蔽功效。
導體層L2包含配線圖案21〜23。配線圖案21〜23，經由貫通絕緣層5而設置之通孔導體50〜52分別連接於導體層L1之配線圖案11、12、14。此外，配線圖案22、23，經由俯視時設在與電子零件60重疊之位置之通孔導體55、56分別連接於電子零件60之端子電極61、62。
導體層L3包含配線圖案31〜33。配線圖案31露出於凹腔C之底面，且經由黏晶薄膜73連接於電子零件70。配線圖案31之外周部被絕緣層4a覆蓋。配線圖案32、33，經由貫通絕緣層4而設置之通孔導體53、54分別連接於導體層L2之配線圖案21、23。通孔導體53、54配置在俯視時不與電子零件60重疊之位置。
導體層L4包含配線圖案41〜43。配線圖案41〜43經由貫通絕緣層3而設置之通孔導體57〜59分別連接於導體層L3之配線圖案31〜33。尤其是，連接配線圖案31與配線圖案41之通孔導體57設置有複數個，且複數個通孔導體57之至少一部分與電子零件70具有重疊。藉此，因電子零件70之動作而產生之熱量，經由配線圖案31、通孔導體57及配線圖案41而被有效地發散至外部。配線圖案41〜43中之未藉由阻焊劑SR2覆蓋之部分，也可實施由Au等構成之電鍍P。
以上所述係第一實施形態之電子零件內藏式電路基板1之構造。如此，本實施形態之電子零件內藏式電路基板1係將厚度薄之電子零件60埋設於絕緣層4內，並且將厚度較厚之電子零件70收容於凹腔C之內部，因此可抑制基板整體之厚度增加。此外，配線圖案31露出於凹腔C之底面，且於配線圖案31上載置有電子零件70，因此可有效地將電子零件70之熱排放至外部。而且，由於在凹腔C之開口部周圍以不露出絕緣層5之方式圍繞凹腔C之開口部設置配線圖案13，因此可防止絕緣層5內含有之玻璃布等芯材之脫落。
圖3為用以說明本發明之第二實施形態之電子零件內藏式電路基板2之構造之示意剖視圖。
如圖3所示，第二實施形態之電子零件內藏式電路基板2，係與第一實施形態之電子零件內藏式電路基板1在將用以固定電子零件70之導電性糊膠74充填於凹腔C之內壁與電子零件70之間之點不同。其他之基本構成，與第一實施形態之電子零件內藏式電路基板1相同，因此對相同之構成要素賦予相同之元件編號，並省略重複說明。
若如本實施形態那樣，於凹腔C之內壁與電子零件70之間充填導電性糊膠74，可進一步提高散熱效率。於該情況下，如符號A所示，若使位於導體層L2之配線圖案之一部分、例如配線圖案21露出於凹腔C之內壁，且使露出於凹腔C之內壁之配線圖案21與導電性糊膠74接觸，則可進一步提高散熱效率。導電性糊膠74藉由在電子零件70之搭載時自電子零件70之底面進入側面，可依單一之步驟充填於電子零件70之背面及側面。於本實施形態中也可使用導電性或非導電性之黏晶薄膜73。於該情況下，根據散熱性之觀點，較佳為使用導電性之黏晶薄膜73。此外，也可使用非導電性糊膠以取代導電性糊膠74，但根據散熱性之觀點，較佳為使用導電性糊膠74。
其次，對電子零件內藏式電路基板1、2之製造方法進行說明。
圖4〜20為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。
首先，如圖4所示，準備基材(工作板)即雙面CCL(Copper Clad Laminate)，該基材係將由Cu等導體箔構成之導體層L3、L4a貼合於包含玻璃纖維等芯材之絕緣層3之兩面而成。為了確保容易操作之適宜之剛性，較佳為，絕緣層3內含有之芯材之厚度為40μm以上。再者，對導體層L3、L4a之材質並無特別限制，除了上述之Cu外，例如，還可列舉出Au、Ag、Ni、Pd、Sn、Cr、Al、W、Fe、Ti、SUS材料等之金屬導電材料，其中，根據導電率及成本之觀點，較佳為使用Cu。後述之其他導體層L1、L2也相同。此外，為了提高與絕緣層4a之密接性，較佳為將導體層L3之表面L3a粗面化。
此外，使用於絕緣層3之樹脂，只要是能成形為片狀或薄膜狀者，可無任何限制地使用，除了玻璃環氧外，例如，還可使用乙烯基芐基樹脂、聚乙烯基芐基醚化合物樹脂、雙馬來醯亞胺三嗪樹脂(BT樹脂)、聚苯醚(聚苯醚氧化物)樹脂(PPE、PPO)、氰酸酯樹脂、環氧+活性酯硬化樹脂、聚苯醚樹脂(聚苯醚氧化物樹脂)、硬化性聚烯烴樹脂、苯並環丁烯樹脂、聚醯亞胺樹脂、芳香族聚酯樹脂、芳香族液晶聚酯樹脂、聚苯硫醚樹脂、聚醚醯亞胺樹脂、聚丙烯酸酯樹脂、聚醚醚酮樹脂、氟樹脂、環氧樹脂、酚醛樹脂、或苯並噁嗪樹脂之單體、或者於其等之樹脂中添加二氧化矽、滑石粉、碳酸鈣、碳酸鎂、氫氧化鋁、氫氧化鎂、硼酸鋁鬚晶、鈦酸鉀纖維、氧化鋁、玻璃碎片、玻璃纖維、氮化鉭、氮化鋁等之材料，並且可使用於其等之樹脂中添加含有鎂、矽、鈦、鋅、鈣、鍶、鋯、錫、釹、釤、鋁、鉍、鉛、鑭、鋰及鉭中之至少一種金屬之金屬氧化物粉末之材料，且可根據電性特性、機械特性、吸水性、耐回焊性等之觀點而適宜選擇使用。並且，作為絕緣層3所含有之芯材，可列舉出調配有玻璃纖維、聚芳醯胺纖維等之樹脂纖維等之材料。後述之其他絕緣層4a、4b、5也相同。
其次，如圖5所示，藉由使用例如光微影術等公知之手法圖案加工導體層L3，形成配線圖案31〜33。其次，如圖6所示，以埋設導體層L3之方式藉由真空壓合等於絕緣層3之表面層積例如未硬化(B階段狀態)之樹脂片等，形成絕緣層4a。
其次，如圖7所示，於絕緣層4a上載置電子零件60。電子零件60係以表面向上(face up)之方式搭載，使得形成有端子電極61、62之主面朝向上側。於電子零件60為半導體IC之情況下，矽基板例如為200μm以下，較佳也可被薄型化加工為50〜100μm。
其次，如圖8所示，以覆蓋電子零件60之方式形成絕緣層4b及導體層L2a。絕緣層4b之形成較佳為例如於塗佈未硬化或半硬化狀態之熱硬化性樹脂之後，於未硬化樹脂之情況下將其加熱而使之半硬化，並且使用加壓手段與導體層L2a一起硬化成形。較佳為，絕緣層4b為不含有妨礙電子零件60之埋設之纖維之樹脂片。藉此，將電子零件60埋設於絕緣層4內。
其次，如圖9所示，藉由使用例如光微影術等公知之手法，利用蝕刻除去導體層L2a之一部分，形成使絕緣層4露出之開口部53a〜56a。其中，開口部53a、54a分別形成在與配線圖案32、33重疊之位置，開口部55a、56a分別形成在與電子零件60之端子電極61、62重疊之位置。
其次，如圖10所示，藉由將導體層L2a作為遮罩進行雷射加工或噴砂加工，除去未被導體層L2a覆蓋之部分之絕緣層4。藉此，在與開口部53a〜56a對應之位置分別形成有通孔53b〜56b。於通孔53b〜56b之底部分別露出配線圖案32、33及端子電極61、62。
其次，如圖11所示，藉由實施無電解電鍍及電解電鍍，於通孔53b〜56b之內部分別形成通孔導體53〜56。也可於進行無電解電鍍及電解電鍍之前，完全除去導體層L2a。藉此，導體層L3之配線圖案32、33及電子零件60之端子電極61、62經由通孔導體53〜56連接至導體層L2。其次，如圖12所示，藉由使用例如光微影術等公知之手法圖案加工導體層L2，形成配線圖案21〜23。
其次，如圖13所示，以埋設導體層L2之方式對層積有絕緣層5與導體層L1a之薄片進行真空熱壓。其次，如圖14所示，藉由使用例如光微影術等公知之手法，利用蝕刻除去導體層L1a、L4a之一部分，於導體層L1a上形成使絕緣層5露出之開口部50a〜52a，且於導體層L4a上形成使絕緣層3露出之開口部57a〜59a。其中，開口部50a〜52a分別形成在與配線圖案21〜23重疊之位置，開口部57a〜59a分別形成在與配線圖案31〜33重疊之位置。
其次，如圖15所示，藉由將導體層L1a、L4a作為遮罩進行雷射加工或噴砂加工，除去未被導體層L1a覆蓋之部分之絕緣層5，並且，除去未被導體層L4a覆蓋之部分之絕緣層3。藉此，在與開口部50a〜52a、57a〜59a對應之位置分別形成通孔50b〜52b、57b〜59b。於通孔50b〜52b、57b〜59b之底部分別露出配線圖案21〜23、31〜33。
其次，如圖16所示，藉由實施無電解電鍍及電解電鍍，於通孔50b〜52b、57b〜59b之內部分別形成通孔導體50〜52、57〜59。也可於進行無電解電鍍及電解電鍍之前，完全除去導體層L1a、L4a。其次，如圖17所示，藉由使用例如光微影術等公知之手法圖案加工導體層L1、L4，於導體層L1上形成配線圖案11〜13，且於導體層L4上形成配線圖案41〜43。其次，如圖18所示，於既定之平面位置形成阻焊劑SR1、SR2。
其次，如圖19所示，藉由除去俯視時位於被配線圖案13圍繞之區域之絕緣層4、5，形成凹腔C。凹腔C之形成可藉由雷射加工或噴砂加工進行。於該情況下，將配線圖案13作為遮罩之一部分，且將配線圖案31作為阻擋物進行加工，可容易形成具有所期形狀之凹腔C。此外，若形成凹腔C，則絕緣層5內含有之玻璃布等之芯材可能突出於凹腔C之內部。即使於此種之情況下，以圍繞凹腔C之開口部之方式設置配線圖案13，藉此，由於凹腔C之開口部之周圍藉由配線圖案13壓實，因此不易產生玻璃布等芯材之脫落。
於雷射加工或噴砂加工中，玻璃布相對於被加工物之厚度方向之比率越大，或是被加工物、即樹脂中含有之充填物之充填率越大，則每單位時間之加工量越少。這通常意味著被加工物之熱膨脹係數越大則每單位時間之加工量越大。因此，於絕緣層4之熱膨脹係數較絕緣層5大之情況下，於加工絕緣層5之第一階段即長寬比小之階段，每單位時間之加工量較小。與此相對，於加工絕緣層4之第二階段即長寬比大之階段，每單位時間之加工量較大。藉此，可抑制形成長寬比大之凹腔時產生之內壁傾斜，而可形成具有更接近垂直之內壁之凹腔C。但是，凹腔C之形成方法，不限於雷射加工或噴砂加工，也可使用其他之方法例如鑽孔加工。
然後，如圖20所示，於自阻焊劑SR1、SR2露出之配線圖案11〜13、41〜43之表面形成由Au等構成之電鍍P之後，完成電子零件內藏式電路基板1或2之前驅體。電子零件內藏式電路基板1或2之前驅體，係將電子零件70收容於凹腔C內之前之半完成品。然後，將電子零件70收容於電子零件內藏式電路基板1或2之前驅體，且使用搭接線BW1、BW2進行電性連接之後，完成電子零件內藏式電路基板1或2。
如上述般，即使於藉由雷射加工或噴砂加工形成凹腔C之情況下，作為位於下層之絕緣層4之材料，只要使用不含玻璃布，且樹脂中含有之充填物之充填率較位於上層之絕緣層5小，熱膨脹係數也因而較絕緣層5大之材料，即可更垂直地加工凹腔C之內壁。藉此，可將電子零件內藏式電路基板1或2之平面尺寸小型化。而且，若將配線圖案13作為遮罩，且將配線圖案31作為阻擋物進行雷射加工或噴砂加工，可容易形成具有期望之形狀之凹腔C。並且，藉由不使配線圖案31之全部露出，而將配線圖案31之外周部埋設於絕緣層4a內，可增加收容於凹腔C之電子零件70之黏固強度，可提高可靠度。
圖21〜圖23為用以說明電子零件內藏式電路基板1、2之第二製造方法之步驟圖。
首先，於進行圖4〜圖17所示之步驟之後，如圖21所示般形成凹腔C。凹腔C之形成方法誠如上述。其次，如圖22所示，於既定之平面位置形成阻焊劑SR1、SR2之後，如圖23所示，於自阻焊劑SR1、SR2露出之配線圖案11〜13、41〜43之表面形成由Au等構成之電鍍P之後，完成電子零件內藏式電路基板1或2之前驅體。
如此，凹腔C之形成，也可於阻焊劑SR1、SR2之形成前進行。
圖24〜圖29為用以說明電子零件內藏式電路基板1、2之第三製造方法之步驟圖。
首先，於進行圖4〜圖13所示之步驟之後，如圖24所示，藉由使用例如光微影術等公知之手法，利用蝕刻除去導體層L1、L4之一部分，於導體層L1上形成使絕緣層5露出之開口部50a〜52a、Ca，且於導體層L4上形成使絕緣層3露出之開口部57a〜59a。開口部Ca設在與配線圖案31重疊之位置。其次，如圖25所示，藉由將導體層L1、L4作為遮罩進行雷射加工或噴砂加工，除去未被導體層L1覆蓋之部分之絕緣層5，並且，除去未被導體層L4覆蓋之部分之絕緣層3。藉此，在與開口部50a〜52a、57a〜59a對應之位置分別形成通孔50b〜52b、57b〜59b，且在與開口部Ca對應之位置形成凹腔C。開口部50a〜52a之形成及凹腔C之形成，可同時進行，也可依序進行。
其次，如圖26所示，藉由實施無電解電鍍及電解電鍍，於通孔50b〜52b、57b〜59b之內部分別形成通孔導體50〜52、57〜59。此時，於凹腔C之內壁也形成有電鍍膜80。因此，於配線圖案21露出於凹腔C之內壁之情況下，電鍍膜80連接於配線圖案21。
其次，如圖27所示，藉由使用光微影術等公知之手法圖案加工導體層L1、L4，於導體層L1上形成配線圖案11〜13，且於導體層L4上形成配線圖案41〜43。其次，如圖28所示，於既定之平面位置形成阻焊劑SR1、SR2之後，如圖29所示，於自阻焊劑SR1、SR2露出之配線圖案11〜13、41〜43之表面形成由Au等構成之電鍍P之後，完成電子零件內藏式電路基板1或2之前驅體。
如此，也可於形成開口部50a〜52a之步驟中形成凹腔C。根據此構成，於形成凹腔C之步驟中，變得不需要形成覆蓋應用來形成凹腔C之表面以外之部分之遮罩。此外，於配線圖案21露出於凹腔C之內壁之情況下，由於覆蓋凹腔C之內壁之電鍍膜80連接於配線圖案21，故電子零件70之熱經由電鍍膜80傳遞至配線圖案21。因此，可進一步提高散熱性。
以上對本發明之較佳實施形態進行了說明，但本發明並不限於上述實施形態，於不超出本發明之實質內容之範圍內可進行各種之變更，其等變更自然亦包含於本發明之技術範疇內。
例如，於上述實施形態中，雖然於絕緣層4及5形成凹腔C，但也可自相反方向於絕緣層3及4形成凹腔C。於該情況下，只要於導體層L2形成相當於位於導體層L3之配線圖案31之要素即可。
1、2:電子零件內藏式電路基板 1a:電子零件內藏式電路基板之上表面 1b:電子零件內藏式電路基板之下表面 3〜5、4a、4b:絕緣層 11〜14、21〜23、31〜33、41〜43:配線圖案 50〜59:通孔導體 50a〜59a:開口部 50b〜59b:通孔 60、70:電子零件 61、62:端子電極 71、72:搭接焊墊 73:黏晶薄膜 74:導電性糊膠 80:電鍍膜 BW1、BW2:搭接線 C:凹腔 Ca:開口部 L1〜L4:導體層 L3a:導體層之表面 P:電鍍 SR1、SR2:阻焊劑
圖1為用以說明本發明之第一實施形態之電子零件內藏式電路基板1之構造之示意剖視圖。 圖2為電子零件內藏式電路基板1之大致俯視圖。 圖3為用以說明本發明之第二實施形態之電子零件內藏式電路基板2之構造之示意剖視圖。 圖4為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖5為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖6為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖7為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖8為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖9為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖10為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖11為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖12為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖13為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖14為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖15為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖16為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖17為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖18為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖19為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖20為用以說明電子零件內藏式電路基板1、2之第一製造方法之步驟圖。 圖21為用以說明電子零件內藏式電路基板1、2之第二製造方法之步驟圖。 圖22為用以說明電子零件內藏式電路基板1、2之第二製造方法之步驟圖。 圖23為用以說明電子零件內藏式電路基板1、2之第二製造方法之步驟圖。 圖24為用以說明電子零件內藏式電路基板1、2之第三製造方法之步驟圖。 圖25為用以說明電子零件內藏式電路基板1、2之第三製造方法之步驟圖。 圖26為用以說明電子零件內藏式電路基板1、2之第三製造方法之步驟圖。 圖27為用以說明電子零件內藏式電路基板1、2之第三製造方法之步驟圖。 圖28為用以說明電子零件內藏式電路基板1、2之第三製造方法之步驟圖。 圖29為用以說明電子零件內藏式電路基板1、2之第三製造方法之步驟圖。
1:電子零件內藏式電路基板
1a:電子零件內藏式電路基板之上表面
1b:電子零件內藏式電路基板之下表面
3~5、4a、4b:絕緣層
11~14、21~23、31~33、41~43:配線圖案
50~59:通孔導體
60、70:電子零件
61、62:端子電極
71、72:搭接焊墊
73:黏晶薄膜
BW1、BW2:搭接線
C:凹腔
L1~L4:導體層
P:電鍍
SR1、SR2:阻焊劑

Claims (11)

  1. 一種電子零件內藏式電路基板，其特徵在於具備：第一絕緣層；第一電子零件，其埋設於上述第一絕緣層內；第一配線圖案，其設於上述第一絕緣層之一表面；第二絕緣層，其覆蓋上述第一絕緣層之另一表面；及第二配線圖案，其設於上述第二絕緣層之與上述第一絕緣層相反側之表面；且上述第一及第二絕緣層具有凹腔，上述第一配線圖案露出於上述凹腔之底面，上述第二配線圖案係於上述凹腔之開口部周圍以不露出上述第二絕緣層之方式圍繞上述凹腔之上述開口部設置。
  2. 如請求項1之電子零件內藏式電路基板，其中，上述第一絕緣層之熱膨脹係數大於上述第二絕緣層之熱膨脹係數。
  3. 如請求項1之電子零件內藏式電路基板，其中，上述第一配線圖案之外周部係由上述第一絕緣層所覆蓋而不露出於上述凹腔之底面。
  4. 如請求項1之電子零件內藏式電路基板，其中，上述凹腔之內壁係由電鍍膜覆蓋。
  5. 如請求項1至4中任一項之電子零件內藏式電路基板，其中，更具備設於上述第一絕緣層與上述第二絕緣層之間之第三配線圖案，上述第三配線圖案露出於上述凹腔之內壁。
  6. 如請求項1至4中任一項之電子零件內藏式電路基板，其中，更具備：第三絕緣層，其覆蓋上述第一絕緣層之上述一表面；第四配線圖案，其設於上述第三絕緣層之與上述第一絕緣層相反側之表面；及通孔導體，其貫通上述第三絕緣層而設置，且連接上述第一配線圖案與上述第四配線圖案；上述通孔導體係設在與上述凹腔重疊之位置。
  7. 如請求項1至4中任一項之電子零件內藏式電路基板，其中，更具備第二電子零件，該第二電子零件係收容於上述凹腔內，且厚度較上述第一電子零件之厚度厚。
  8. 如請求項5之電子零件內藏式電路基板，其中，更具備：第二電子零件，其收容於上述凹腔內，且厚度較上述第一電子零件之厚度厚；及導電性糊膠，其充填於上述凹腔之內壁與上述第二電子零件之間；且上述導電性糊膠係與露出於上述凹腔之內壁之上述第三配線圖案接觸。
  9. 一種電子零件內藏式電路基板之製造方法，其特徵在於具備以下之步驟：第一步驟，其將第一電子零件埋設於在一表面形成有第一配線圖案之第一絕緣層內；第二步驟，其於上述第一絕緣層之另一表面形成第二絕緣層；及 第三步驟，其藉由形成貫通上述第一及第二絕緣層之凹腔，使上述第一配線圖案露出於上述凹腔之底面；且設於上述第二絕緣層之與上述第一絕緣層相反側之表面之第二配線圖案，係於上述凹腔之開口部之周圍以不露出上述第二絕緣層之方式圍繞上述凹腔之上述開口部設置。
  10. 如請求項9之電子零件內藏式電路基板之製造方法，其中，於上述第三步驟中，藉由將上述第二配線圖案作為遮罩，且將上述第一配線圖案作為阻擋物，除去上述第一及第二絕緣層之一部分而形成上述凹腔。
  11. 如請求項9或10之電子零件內藏式電路基板之製造方法，其中，更具備第四步驟，於該第四步驟中，將厚度較上述第一電子零件之厚度厚之第二電子零件收容於上述凹腔內。
TW110107838A 2020-03-06 2021-03-05 電子零件內藏式電路基板及其製造方法 TWI767597B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020038547A JP7435043B2 (ja) 2020-03-06 2020-03-06 電子部品内蔵回路基板及びその製造方法
JP2020-038547 2020-03-06

Publications (2)

Publication Number Publication Date
TW202139811A TW202139811A (zh) 2021-10-16
TWI767597B true TWI767597B (zh) 2022-06-11

Family

ID=77614347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110107838A TWI767597B (zh) 2020-03-06 2021-03-05 電子零件內藏式電路基板及其製造方法

Country Status (3)

Country Link
JP (1) JP7435043B2 (zh)
TW (1) TWI767597B (zh)
WO (1) WO2021177133A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201038147A (en) * 2008-10-31 2010-10-16 Taiyo Yuden Kk Printed wiring board and method for manufacturing same
TW201210415A (en) * 2010-08-20 2012-03-01 Nan Ya Printed Circuit Board Printed circuit board and method for fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187830A (ja) * 2010-03-10 2011-09-22 Tdk Corp 電子部品内蔵基板及びその製造方法
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
JP6228851B2 (ja) * 2014-01-10 2017-11-08 新光電気工業株式会社 配線基板、配線基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201038147A (en) * 2008-10-31 2010-10-16 Taiyo Yuden Kk Printed wiring board and method for manufacturing same
TW201210415A (en) * 2010-08-20 2012-03-01 Nan Ya Printed Circuit Board Printed circuit board and method for fabricating the same

Also Published As

Publication number Publication date
JP2021141226A (ja) 2021-09-16
JP7435043B2 (ja) 2024-02-21
TW202139811A (zh) 2021-10-16
WO2021177133A1 (ja) 2021-09-10

Similar Documents

Publication Publication Date Title
TWI271136B (en) Flexible multi-layered wiring substrate and its manufacturing method
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2018073890A (ja) プリント配線板およびプリント配線板の製造方法
KR20110010015A (ko) 반도체 패키지 및 이의 제조 방법
JP2005217225A (ja) 半導体装置及びその製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
US11876012B2 (en) Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
WO2016116980A1 (ja) 配線基板積層体及びこれを用いた半導体装置の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TW201444440A (zh) 配線基板及其製造方法
TWI767597B (zh) 電子零件內藏式電路基板及其製造方法
US11393761B2 (en) Circuit board and its manufacturing method
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
JP2020107877A (ja) 回路基板及びその製造方法
TWI789781B (zh) 具有腔部之電路基板及其製造方法
JP2021002539A (ja) 電子部品内蔵基板及びその製造方法
JP2018101776A (ja) プリント回路基板及びパッケージ
WO2022091957A1 (ja) 電子部品内蔵基板
US20200194375A1 (en) Semiconductor ic-embedded substrate and its manufacturing method
JP2020102577A (ja) 半導体ｉｃ内蔵回路基板及びその製造方法