JP2021141226A - 電子部品内蔵回路基板及びその製造方法 - Google Patents

電子部品内蔵回路基板及びその製造方法 Download PDF

Info

Publication number
JP2021141226A
JP2021141226A JP2020038547A JP2020038547A JP2021141226A JP 2021141226 A JP2021141226 A JP 2021141226A JP 2020038547 A JP2020038547 A JP 2020038547A JP 2020038547 A JP2020038547 A JP 2020038547A JP 2021141226 A JP2021141226 A JP 2021141226A
Authority
JP
Japan
Prior art keywords
insulating layer
cavity
electronic component
wiring pattern
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020038547A
Other languages
English (en)
Other versions
JP7435043B2 (ja
Inventor
和俊 露谷
Kazutoshi Tsuyutani
和俊 露谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2020038547A priority Critical patent/JP7435043B2/ja
Priority to PCT/JP2021/007066 priority patent/WO2021177133A1/ja
Priority to TW110107838A priority patent/TWI767597B/zh
Publication of JP2021141226A publication Critical patent/JP2021141226A/ja
Application granted granted Critical
Publication of JP7435043B2 publication Critical patent/JP7435043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】厚みの異なる複数の電子部品を内蔵可能な電子部品内蔵回路基板において全体の厚みの大幅を抑える。【解決手段】電子部品内蔵回路基板１は、絶縁層４に埋め込まれた電子部品６０と、絶縁層５と、配線パターン１３，３１とを備える。絶縁層４，５はキャビティＣを有する。キャビティＣの底面には配線パターン１３が露出している。配線パターン３１はキャビティの開口部の周囲において絶縁層５が露出しないよう、キャビティＣの開口部を取り囲むように設けられている。これにより、キャビティＣに収用する電子部品７０が厚い場合であっても、全体の厚みの増加が抑えられる。また、キャビティＣの底面には配線パターン３１が露出していることから、電子部品７０の放熱性も高められる。しかも、配線パターン１３がキャビティＣの開口部を取り囲むように設けられていることから、絶縁層５に含まれるフィラーや芯材の脱落も防止される。【選択図】図１

Description

本発明は電子部品内蔵回路基板及びその製造方法に関し、特に、厚みの異なる複数の電子部品を内蔵可能な電子部品内蔵回路基板及びその製造方法に関する。
半導体ＩＣなどの電子部品が埋め込まれた回路基板としては、特許文献１に記載された回路基板が知られている。特許文献１に記載された回路基板は、研磨などにより薄型化された半導体ＩＣが絶縁層に埋め込まれた構造を有している。
特開２００７−１５０００２号公報
しかしながら、厚みの異なる複数の電子部品を同じ絶縁層に内蔵すると、絶縁層の厚みを大きくする必要があることから、電子部品内蔵回路基板の全体の厚みが大幅に増加するという問題があった。
したがって、本発明は、厚みの異なる複数の電子部品を内蔵可能な電子部品内蔵回路基板及びその製造方法において、基板全体の厚みの大幅を抑えることを目的とする。
本発明による電子部品内蔵回路基板は、第１の絶縁層と、第１の絶縁層に埋め込まれた第１の電子部品と、第１の絶縁層の一方の表面に設けられた第１の配線パターンと、第１の絶縁層の他方の表面を覆う第２の絶縁層と、第２の絶縁層の第１の絶縁層とは反対側の表面に設けられた第２の配線パターンとを備え、第１及び第２の絶縁層はキャビティを有し、キャビティの底面に第１の配線パターンが露出しており、第２の配線パターンは、キャビティの開口部の周囲において第２の絶縁層が露出しないよう、キャビティの開口部を取り囲むように設けられていることを特徴とする。
本発明によれば、第１及び第２の絶縁層にキャビティが設けられていることから、別の電子部品をキャビティに収容することができる。これにより、別の電子部品が第１の電子部品よりも厚い場合であっても、全体の厚みの増加を抑えることが可能となる。また、キャビティの底面には第１の配線パターンが露出していることから、キャビティに収容した電子部品の放熱性も高められる。しかも、第２の配線パターンがキャビティの開口部を取り囲むように設けられていることから、第２の絶縁層に含まれるフィラーや芯材の脱落も防止される。
本発明において、第１の絶縁層は、第２の絶縁層よりも熱膨張係数が大きくても構わないし、厚み方向に対するガラスクロスの比率が第２の絶縁層よりも少ない、或いは、樹脂に含まれるフィラーの充填率が第２の絶縁層よりも少なくても構わない。これによれば、キャビティの内壁をより垂直に近い形状に加工しやすくなるため、電子部品内蔵回路基板の平面サイズを小型化することが可能となる。
本発明において、第１の配線パターンの外周部は、キャビティの底面に露出することなく第１の絶縁層で覆われていても構わない。これによれば、第１の配線パターンの外周部が第１の絶縁層に固定される。
本発明において、キャビティの内壁がメッキ膜で覆われていても構わない。これによれば、メッキ膜を介した放熱ルートが形成されることから、放熱性をより高めることが可能となる。
本発明による電子部品内蔵回路基板は、第１の絶縁層と第２の絶縁層の間に設けられた第３の配線パターンをさらに備え、第３の配線パターンは、キャビティの内壁に露出していても構わない。これによれば、第３の配線パターンを介した放熱ルートが形成されることから、放熱性をより高めることが可能となる。
本発明による電子部品内蔵回路基板は、第１の絶縁層の一方の表面を覆う第３の絶縁層と、第３の絶縁層の第１の絶縁層とは反対側の表面に設けられた第４の配線パターンと、第３の絶縁層を貫通して設けられ、第１の配線パターンと第４の配線パターンを接続するビア導体とをさらに備え、ビア導体は、キャビティと重なる位置に設けられていても構わない。これによれば、キャビティに収容した電子部品からの熱がビア導体を介して効率よく外部に放熱される。このため、高い放熱効率を得ることが可能となる。
本発明による電子部品内蔵回路基板は、キャビティに収容され、第１の電子部品よりも厚い第２の電子部品をさらに備えていても構わない。これによれば、基板全体の厚みの増加を抑えつつ、厚みの異なる複数の電子部品を内蔵することが可能となる。
本発明による電子部品内蔵回路基板は、キャビティに収容され、第１の電子部品よりも厚い第２の電子部品と、キャビティの内壁と第２の電子部品の間に充填された導電性ペーストとをさらに備え、導電性ペーストは、キャビティの内壁に露出する第３の配線パターンと接していても構わない。これによれば、第２の電子部品からの熱をより効率よく放熱することが可能となる。
本発明による電子部品内蔵回路基板の製造方法は、一方の表面に第１の配線パターンが形成された第１の絶縁層に第１の電子部品を埋め込む第１の工程と、第１の絶縁層の他方の表面に第２の絶縁層を形成する第２の工程と、第１及び第２の絶縁層を貫通するキャビティを形成することにより、キャビティの底面に第１の配線パターンを露出させる第３の工程とを備え、第２の絶縁層の第１の絶縁層とは反対側の表面に設けられた第２の配線パターンは、キャビティの開口部の周囲において第２の絶縁層が露出しないよう、キャビティの開口部を取り囲むように設けられていることを特徴とする。
本発明によれば、第１及び第２の絶縁層にキャビティが設けられていることから、別の電子部品をキャビティに収容することができる。これにより、別の電子部品が第１の電子部品よりも厚い場合であっても、全体の厚みの増加を抑えることが可能となる。また、キャビティの底面には第１の配線パターンが露出していることから、キャビティに収容した電子部品の放熱性も高められる。しかも、第２の配線パターンがキャビティの開口部を取り囲むように設けられていることから、第２の絶縁層に含まれるフィラーや芯材の脱落も防止される。
本発明において、第３の工程は、第２の配線パターンをマスクとし、第１の配線パターンをストッパーとして、第１及び第２の絶縁層の一部を除去することによりキャビティを形成するものであっても構わない。これによれば、キャビティを高精度に形成することが可能となる。
本発明による電子部品内蔵回路基板の製造方法は、キャビティに、第１の電子部品よりも厚い第２の電子部品を収容する第４の工程をさらに備えるものであっても構わない。これによれば、第２の電子部品による基板全体の厚みの増加を抑えることが可能となる。
このように、本発明によれば、厚みの異なる複数の電子部品を内蔵可能な電子部品内蔵回路基板及びその製造方法において、基板全体の厚みの大幅を抑えることが可能となる。
図１は、本発明の第１の実施形態による電子部品内蔵回路基板１の構造を説明するための模式的な断面図である。 図２は、電子部品内蔵回路基板１の略平面図である。 図３は、本発明の第２の実施形態による電子部品内蔵回路基板２の構造を説明するための模式的な断面図である。 図４は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図５は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図６は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図７は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図８は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図９は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図１０は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図１１は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図１２は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図１３は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図１４は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図１５は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図１６は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図１７は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図１８は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図１９は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図２０は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。 図２１は、電子部品内蔵回路基板１，２の第２の製造方法を説明するための工程図である。 図２２は、電子部品内蔵回路基板１，２の第２の製造方法を説明するための工程図である。 図２３は、電子部品内蔵回路基板１，２の第２の製造方法を説明するための工程図である。 図２４は、電子部品内蔵回路基板１，２の第３の製造方法を説明するための工程図である。 図２５は、電子部品内蔵回路基板１，２の第３の製造方法を説明するための工程図である。 図２６は、電子部品内蔵回路基板１，２の第３の製造方法を説明するための工程図である。 図２７は、電子部品内蔵回路基板１，２の第３の製造方法を説明するための工程図である。 図２８は、電子部品内蔵回路基板１，２の第３の製造方法を説明するための工程図である。 図２９は、電子部品内蔵回路基板１，２の第３の製造方法を説明するための工程図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図１は、本発明の第１の実施形態による電子部品内蔵回路基板１の構造を説明するための模式的な断面図である。また、図２は、電子部品内蔵回路基板１の略平面図である。
図１に示すように、第１の実施形態による電子部品内蔵回路基板１は、絶縁層３〜５と、絶縁層３〜５の各表面に位置する導体層Ｌ１〜Ｌ４を有している。特に限定されるものではないが、最下層に位置する絶縁層３及び最上層に位置する絶縁層５は、ガラスクロスなどの芯材にエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層４は、ガラスクロスなどの芯材を含まない無芯材樹脂層であっても構わない。絶縁層４は、絶縁層４ａ，４ｂからなる。特に、絶縁層３，５の熱膨張係数は、絶縁層４の熱膨張係数よりも小さいことが好ましい。このように、無芯材樹脂層である絶縁層４をコア層である絶縁層３，５で挟み込む構造とすれば、電子部品内蔵回路基板１の厚さが薄い場合であっても十分な機械的強度を得ることが可能となる。絶縁層３と絶縁層５の厚みは、互いに同じであっても構わない。
絶縁層４には、半導体ＩＣなどの電子部品６０が埋め込まれている。また、電子部品内蔵回路基板１には、電子部品６０の近傍に絶縁層４，５を貫通して設けられたキャビティＣが設けられており、キャビティＣの内部に半導体ＩＣなどの電子部品７０が収容されている。電子部品６０，７０の種類については特に限定されないが、電子部品７０についてはセンサーチップやＬＥＤチップであっても構わないし、電子部品６０については電子部品７０を制御するコントローラチップであっても構わない。キャビティＣを電子部品６０の近傍に設ければ、電子部品６０と電子部品７０を接続する配線の配線長を短くすることができる。電子部品６０は、絶縁層４に埋め込み可能な厚さ、例えば１００μｍ以下に薄型化されている。これに対し、電子部品７０は電子部品６０よりも厚みが大きいが、キャビティＣに収容することによって電子部品内蔵回路基板１の全体の厚みが抑制されている。電子部品７０は、最上層に位置する絶縁層５の表面から突出していても構わない。キャビティＣの内壁は、絶縁層３〜５の主面に対して垂直であることが好ましいが、製造プロセスによってはキャビティＣの内壁を完全な垂直とすることは困難であるため、キャビティＣの内壁はテーパー状であっても構わない。
最上層に位置する絶縁層５及びその表面に形成された導体層Ｌ１の一部は、ソルダーレジストＳＲ１によって覆われている。同様に、最下層に位置する絶縁層３及びその表面に形成された導体層Ｌ４の一部は、ソルダーレジストＳＲ２によって覆われている。特に限定されるものではないが、ソルダーレジストＳＲ１は電子部品内蔵回路基板１の上面１ａを構成し、ソルダーレジストＳＲ２は電子部品内蔵回路基板１の下面１ｂを構成する。図示しないが、電子部品内蔵回路基板１の上面１ａには、キャパシタやインダクタなどの電子部品を搭載することができる。下面１ｂにはマザーボードと接続されるユーザー端子を形成することができる。
導体層Ｌ１は、配線パターン１１〜１４を含んでいる。配線パターン１１〜１４のうち、ソルダーレジストＳＲ１で覆われていない部分は、ＡｕなどからなるメッキＰが施されていても構わない。配線パターン１１は、ボンディングワイヤＢＷ１を介して電子部品７０のボンディングパッド７１に接続される。同様に、配線パターン１２は、ボンディングワイヤＢＷ２を介して電子部品７０のボンディングパッド７２に接続される。一方、配線パターン１３は、図２に示すように、キャビティＣの開口部の周囲において絶縁層５が露出しないよう、キャビティＣの開口部を取り囲むように設けられている。配線パターン１３は、グランド電位が与えられるグランドパターンであることが好ましい。これによれば、配線パターン１３によってシールド効果も得られる。
導体層Ｌ２は、配線パターン２１〜２３を含んでいる。配線パターン２１〜２３は、絶縁層５を貫通して設けられたビア導体５０〜５２を介して、導体層Ｌ１の配線パターン１１，１２，１４にそれぞれ接続されている。また、配線パターン２２，２３は、平面視で電子部品６０と重なる位置に設けられたビア導体５５，５６を介して、電子部品６０の端子電極６１，６２にそれぞれ接続されている。
導体層Ｌ３は、配線パターン３１〜３３を含んでいる。配線パターン３１は、キャビティＣの底面に露出しており、ダイアタッチフィルム７３を介して電子部品７０に接着されている。配線パターン３１の外周部は、絶縁層４ａに覆われている。配線パターン３２，３３は、絶縁層４を貫通して設けられたビア導体５３，５４を介して、導体層Ｌ２の配線パターン２１，２３にそれぞれ接続されている。ビア導体５３，５４は、平面視で電子部品６０と重ならない位置に配置されている。
導体層Ｌ４は、配線パターン４１〜４３を含んでいる。配線パターン４１〜４３は、絶縁層３を貫通して設けられたビア導体５７〜５９を介して、導体層Ｌ３の配線パターン３１〜３３にそれぞれ接続されている。特に、配線パターン３１と配線パターン４１を接続するビア導体５７は複数個設けられ、且つ、複数のビア導体５７の少なくとも一部は電子部品７０と重なりを有している。これにより、電子部品７０の動作によって生じる熱は、配線パターン３１、ビア導体５７及び配線パターン４１を介して、効率よく外部に放出される。配線パターン４１〜４３のうち、ソルダーレジストＳＲ２で覆われていない部分は、ＡｕなどからなるメッキＰが施されていても構わない。
以上が第１の実施形態による電子部品内蔵回路基板１の構造である。このように、本実施形態による電子部品内蔵回路基板１は、厚みの薄い電子部品６０を絶縁層４に埋め込むとともに、厚みの大きい電子部品７０をキャビティＣの内部に収容していることから、基板全体の厚みの増加を抑えることが可能となる。また、キャビティＣの底面には配線パターン３１が露出しており、配線パターン３１上に電子部品７０が載置されていることから、電子部品７０の熱を効率よく外部に排出することが可能となる。しかも、キャビティＣの開口部の周囲において絶縁層５が露出しないよう、配線パターン１３がキャビティＣの開口部を取り囲むように設けられていることから、絶縁層５に含まれるガラスクロスなどの芯材の脱落を防止することが可能となる。
図３は、本発明の第２の実施形態による電子部品内蔵回路基板２の構造を説明するための模式的な断面図である。
図３に示すように、第２の実施形態による電子部品内蔵回路基板３は、キャビティＣの内壁と電子部品７０の間に電子部品７０を固定するための導電性ペースト７４が充填されている点において、第１の実施形態による電子部品内蔵回路基板１と相違している。その他の基本的な構成は、第１の実施形態による電子部品内蔵回路基板１と同じであることから同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態のように、キャビティＣの内壁と電子部品７０の間に導電性ペースト７４を充填すれば、放熱効率をより高めることが可能となる。この場合、符号Ａで示すように、導体層Ｌ２に位置する配線パターンの一部、例えば配線パターン２１をキャビティＣの内壁に露出させ、キャビティＣの内壁に露出する配線パターン２１と導電性ペースト７４を接触させれば、放熱効率をよりいっそう高めることが可能となる。導電性ペースト７４は、電子部品７０の搭載時に電子部品７０の底面から側面に回り込ませることにより、電子部品７０の裏面及び側面に単一の工程で充填することができる。本実施形態においても導電性又は非導電性のダイアタッチフィルム７３を使用しても構わない。この場合、放熱性の観点から、導電性のダイアタッチフィルム７３を用いることが望ましい。また、導電性ペースト７４の代わりに非導電性ペーストを用いても構わないが、放熱性の観点から、導電性ペースト７４を用いることが望ましい。
次に、電子部品内蔵回路基板１，２の製造方法について説明する。
図４〜図２０は、電子部品内蔵回路基板１，２の第１の製造方法を説明するための工程図である。
まず、図４に示すように、ガラス繊維などの芯材を含む絶縁層３の両面にＣｕ等の導体箔からなる導体層Ｌ３，Ｌ４ａが貼合されてなる基材（ワークボード）、すなわち両面ＣＣＬ（Copper Clad Laminate）を準備する。絶縁層３に含まれる芯材の厚みは、ハンドリングを容易にするための適度な剛性を確保するため、４０μｍ以上であることが望ましい。なお、導体層Ｌ３，Ｌ４ａの材質については特に制限されず、上述したＣｕの他、例えば、Ａｕ、Ａｇ、Ｎｉ、Ｐｄ、Ｓｎ、Ｃｒ、Ａｌ、Ｗ、Ｆｅ、Ｔｉ、ＳＵＳ材等の金属導電材料が挙げられ、これらの中でも、導電率やコストの観点からＣｕを用いることが好ましい。後述する他の導体層Ｌ１，Ｌ２についても同様である。また、導体層Ｌ３の表面Ｌ３ａは、絶縁層４ａに対する密着性を高めるために、粗化されていることが好ましい。
また、絶縁層３に用いる樹脂材料は、シート状又はフィルム状に成形可能なものであれば特に制限されず使用可能であり、ガラスエポキシの他、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、若しくはベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料を用いることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、絶縁層３に含まれる芯材としては、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料を挙げることができる。後述する他の絶縁層４ａ，４ｂ，５についても同様である。
次に、図５に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ３をパターニングすることにより、配線パターン３１〜３３を形成する。次に、図６に示すように、導体層Ｌ３を埋め込むよう、絶縁層３の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層４ａを形成する。
次に、図７に示すように、絶縁層４ａ上に電子部品６０を載置する。電子部品６０は、端子電極６１，６２が形成された主面が上側を向くよう、フェースアップ方式で搭載される。電子部品６０が半導体ＩＣである場合、シリコン基板が例えば２００μｍ以下、より好ましくは５０〜１００μｍ程度に薄型化されていても構わない。
次に、図８に示すように、電子部品６０を覆うよう、絶縁層４ｂ及び導体層Ｌ２ａを形成する。絶縁層４ｂの形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて導体層Ｌ２ａとともに硬化成形することが好ましい。絶縁層４ｂは、電子部品６０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。これにより、電子部品６０が絶縁層４に埋め込まれる。
次に、図９に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ２ａの一部をエッチングにより除去することにより、絶縁層４を露出させる開口部５３ａ〜５６ａを形成する。このうち、開口部５３ａ，５４ａはそれぞれ配線パターン３２，３３と重なる位置に形成され、開口部５５ａ，５６ａはそれぞれ電子部品６０の端子電極６１，６２と重なる位置に形成される。
次に、図１０に示すように、導体層Ｌ２ａをマスクとしてレーザー加工又はブラスト加工を行うことにより、導体層Ｌ２ａで覆われていない部分における絶縁層４を除去する。これにより、開口部５３ａ〜５６ａに対応する位置には、それぞれビア５３ｂ〜５６ｂが形成される。ビア５３ｂ〜５６ｂの底部においては、それぞれ配線パターン３２，３３及び端子電極６１，６２が露出する。
次に、図１１に示すように、無電解メッキ及び電解メッキを施すことにより、ビア５３ｂ〜５６ｂの内部にそれぞれビア導体５３〜５６を形成する。無電解メッキ及び電解メッキを行う前に、導体層Ｌ２ａを全て削除しても構わない。これにより、ビア導体５３〜５６を介して、導体層Ｌ３の配線パターン３２，３３及び電子部品６０の端子電極６１，６２が導体層Ｌ２に接続される。次に、図１２に示すように、導体層Ｌ２をフォトリソグラフィー法など公知の手法によってパターニングすることにより、配線パターン２１〜２３を形成する。
次に、図１３に示すように、導体層Ｌ２を埋め込むよう、絶縁層５と導体層Ｌ１ａが積層されたシートを真空熱プレスする。次に、図１４に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ１ａ，Ｌ４ａの一部をエッチングにより除去することにより、導体層Ｌ１ａに絶縁層５を露出させる開口部５０ａ〜５２ａを形成し、導体層Ｌ４ａに絶縁層３を露出させる開口部５７ａ〜５９ａを形成する。このうち、開口部５０ａ〜５２ａはそれぞれ配線パターン２１〜２３と重なる位置に形成され、開口部５７ａ〜５９ａはそれぞれ配線パターン３１〜３３と重なる位置に形成される。
次に、図１５に示すように、導体層Ｌ１ａ，Ｌ４ａをマスクとしてレーザー加工又はブラスト加工を行うことにより、導体層Ｌ１ａで覆われていない部分における絶縁層５を除去するとともに、導体層Ｌ４ａで覆われていない部分における絶縁層３を除去する。これにより、開口部５０ａ〜５２ａ，５７ａ〜５９ａに対応する位置には、それぞれビア５０ｂ〜５２ｂ，５７ｂ〜５９ｂが形成される。ビア５０ｂ〜５２ｂ，５７ｂ〜５９ｂの底部においては、それぞれ配線パターン２１〜２３，３１〜３３が露出する。
次に、図１６に示すように、無電解メッキ及び電解メッキを施すことにより、ビア５０ｂ〜５２ｂ，５７ｂ〜５９ｂの内部にそれぞれビア導体５０〜５２，５７〜５９を形成する。無電解メッキ及び電解メッキを行う前に、導体層Ｌ１ａ，Ｌ４ａを全て削除しても構わない。次に、図１７に示すように、導体層Ｌ１，Ｌ４をフォトリソグラフィー法など公知の手法によってパターニングすることにより、導体層Ｌ１に配線パターン１１〜１３を形成し、導体層Ｌ４に配線パターン４１〜４３を形成する。次に、図１８に示すように、所定の平面位置にソルダーレジストＳＲ１，ＳＲ２を形成する。
次に、図１９に示すように、平面視で配線パターン１３に囲まれた領域に位置する絶縁層４，５を除去することにより、キャビティＣを形成する。キャビティＣの形成は、レーザー加工又はブラスト加工により行うことができる。この場合、配線パターン１３をマスクの一部とし、配線パターン３１をストッパーとして加工を行うことにより、所望の形状を有するキャビティＣを容易に形成することができる。また、キャビティＣを形成すると、絶縁層５に含まれるガラスクロスなどの芯材がキャビティＣの内部に突出することがある。このような場合であっても、配線パターン１３がキャビティＣの開口部を取り囲むように設けられ、これによりキャビティＣの開口部の周囲が配線パターン１３によって押さえられることから、ガラスクロスなどの芯材の脱落が生じにくい。
レーザー加工又はブラスト加工においては、被加工物の厚み方向に対するガラスクロスの比率が多いほど、また、被加工物である樹脂に含まれるフィラーの充填率が多いほど、単位時間当たりの加工量が少なくなる。このことは、一般に、被加工物の熱膨張係数が大きいほど単位時間当たりの加工量が多くなることを意味する。このため、絶縁層５よりも絶縁層４の熱膨張係数が大きい場合、絶縁層５を加工する第１段階、つまりアスペクト比が小さい段階においては、単位時間当たりの加工量が比較的小さい。これに対し、絶縁層４を加工する第２の段階、つまりアスペクト比が大きい段階においては、単位時間当たりの加工量が比較的大きくなる。これにより、アスペクト比の大きいキャビティを形成する場合に生じる内壁のテーパーが抑えられ、より垂直に近い内壁を有するキャビティＣを形成することが可能となる。但し、キャビティＣの形成方法がレーザー加工又はブラスト加工に限定されるものではなく、他の方法、例えばドリル加工を用いても構わない。
そして、図２０に示すように、ソルダーレジストＳＲ１，ＳＲ２から露出する配線パターン１１〜１３，４１〜４３の表面にＡｕなどからなるメッキＰを形成すれば、電子部品内蔵回路基板１又は２の前駆体が完成する。電子部品内蔵回路基板１又は２の前駆体は、キャビティＣに電子部品７０を収容する前の半完成品である。そして、電子部品内蔵回路基板１又は２の前駆体に電子部品７０を収容し、ボンディングワイヤＢＷ１，ＢＷ２を用いた電気的接続を行えば、電子部品内蔵回路基板１又は２が完成する。
このように、キャビティＣをレーザー加工又はブラスト加工によって形成する場合であっても、下層に位置する絶縁層４の材料として、ガラスクロスを含まず、且つ、上層に位置する絶縁層５よりも樹脂に含まれるフィラーの充填率が少なく、これにより絶縁層５よりも熱膨張係数の大きい材料を用いれば、キャビティＣの内壁をより垂直に加工することが可能となる。これにより、電子部品内蔵回路基板１又は２の平面サイズを小型化することが可能となる。しかも、配線パターン１３をマスクとし、配線パターン３１をストッパーとしてレーザー加工又はブラスト加工を行えば、所望の形状を有するキャビティＣを容易に形成することが可能となる。さらに、配線パターン３１の全部を露出させるのではなく、配線パターン３１の外周部を絶縁層４ａに埋め込むことにより、キャビティＣに収容された電子部品７０の固着強度が増し、信頼性を向上させることが可能となる。
図２１〜図２３は、電子部品内蔵回路基板１，２の第２の製造方法を説明するための工程図である。
まず、図４〜図１７に示した工程を行った後、図２１に示すように、キャビティＣを形成する。キャビティＣの形成方法は上述の通りである。次に、図２２に示すように、所定の平面位置にソルダーレジストＳＲ１，ＳＲ２を形成した後、図２３に示すように、ソルダーレジストＳＲ１，ＳＲ２から露出する配線パターン１１〜１３，４１〜４３の表面にＡｕなどからなるメッキＰを形成すれば、電子部品内蔵回路基板１又は２の前駆体が完成する。
このように、キャビティＣの形成は、ソルダーレジストＳＲ１，ＳＲ２の形成よりも前に行っても構わない。
図２４〜図２９は、電子部品内蔵回路基板１，２の第３の製造方法を説明するための工程図である。
まず、図４〜図１３に示した工程を行った後、図２４に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ１，Ｌ４の一部をエッチングにより除去することにより、導体層Ｌ１に絶縁層５を露出させる開口部５０ａ〜５２ａ，Ｃａを形成し、導体層Ｌ４に絶縁層３を露出させる開口部５７ａ〜５９ａを形成する。開口部Ｃａは、配線パターン３１と重なる位置に設けられる。次に、図２５に示すように、導体層Ｌ１，Ｌ４をマスクとしてレーザー加工又はブラスト加工を行うことにより、導体層Ｌ１で覆われていない部分における絶縁層５を除去するとともに、導体層Ｌ４で覆われていない部分における絶縁層３を除去する。これにより、開口部５０ａ〜５２ａ，５７ａ〜５９ａに対応する位置には、それぞれビア５０ｂ〜５２ｂ，５７ｂ〜５９ｂが形成され、開口部Ｃａに対応する位置にはキャビティＣが形成される。開口部５０ａ〜５２ａの形成とキャビティＣの形成は、同時に行っても構わないし、順次行っても構わない。
次に、図２６に示すように、無電解メッキ及び電解メッキを施すことにより、ビア５０ｂ〜５２ｂ，５７ｂ〜５９ｂの内部にそれぞれビア導体５０〜５２，５７〜５９を形成する。この時、キャビティＣの内壁にもメッキ膜８０が形成される。このため、キャビティＣの内壁に配線パターン２１が露出している場合、メッキ膜８０は配線パターン２１に接続される。
次に、図２７に示すように、導体層Ｌ１，Ｌ４をフォトリソグラフィー法など公知の手法によってパターニングすることにより、導体層Ｌ１に配線パターン１１〜１３を形成し、導体層Ｌ４に配線パターン４１〜４３を形成する。次に、図２８に示すように、所定の平面位置にソルダーレジストＳＲ１，ＳＲ２を形成した後、図２９に示すように、ソルダーレジストＳＲ１，ＳＲ２から露出する配線パターン１１〜１３，４１〜４３の表面にＡｕなどからなるメッキＰを形成すれば、電子部品内蔵回路基板１又は２の前駆体が完成する。
このように、開口部５０ａ〜５２ａを形成する工程においてキャビティＣを形成しても構わない。これによれば、キャビティＣを形成する工程において、キャビティＣを形成すべき表面以外の部分を覆うマスクを形成する必要がなくなる。また、キャビティＣの内壁に配線パターン２１が露出している場合、キャビティＣの内壁を覆うメッキ膜８０が配線パターン２１に接続されることから、電子部品７０の熱がメッキ膜８０を介して配線パターン２１に伝わる。このため、放熱性をより高めることが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態においては、絶縁層４及び５にキャビティＣを形成しているが、絶縁層３及び４に逆方向からキャビティＣを形成しても構わない。この場合、導体層Ｌ３に位置する配線パターン３１に相当する要素を導体層Ｌ２に形成すれば良い。
１，２ 電子部品内蔵回路基板
１ａ 電子部品内蔵回路基板の上面
１ｂ 電子部品内蔵回路基板の下面
３〜５，４ａ，４ｂ 絶縁層
１１〜１４，２１〜２３，３１〜３３，４１〜４３ 配線パターン
５０〜５９ ビア導体
５０ａ〜５９ａ 開口部
５０ｂ〜５９ｂ ビア
６０，７０ 電子部品
６１，６２ 端子電極
７１，７２ ボンディングパッド
７３ ダイアタッチフィルム
７４ 導電性ペースト
８０ メッキ膜
ＢＷ１，ＢＷ２ ボンディングワイヤ
Ｃ キャビティ
Ｃａ 開口部
Ｌ１〜Ｌ４ 導体層
Ｌ３ａ 導体層の表面
Ｐ メッキ
ＳＲ１，ＳＲ２ ソルダーレジスト

Claims (11)

  1. 第１の絶縁層と、
    前記第１の絶縁層に埋め込まれた第１の電子部品と、
    前記第１の絶縁層の一方の表面に設けられた第１の配線パターンと、
    前記第１の絶縁層の他方の表面を覆う第２の絶縁層と、
    前記第２の絶縁層の前記第１の絶縁層とは反対側の表面に設けられた第２の配線パターンと、を備え、
    前記第１及び第２の絶縁層はキャビティを有し、前記キャビティの底面に前記第１の配線パターンが露出しており、
    前記第２の配線パターンは、前記キャビティの開口部の周囲において前記第２の絶縁層が露出しないよう、前記キャビティの前記開口部を取り囲むように設けられていることを特徴とする電子部品内蔵回路基板。
  2. 前記第１の絶縁層は、前記第２の絶縁層よりも熱膨張係数が大きいことを特徴とする請求項１に記載の電子部品内蔵回路基板。
  3. 前記第１の配線パターンの外周部は、前記キャビティの底面に露出することなく前記第１の絶縁層で覆われていることを特徴とする請求項１又は２に記載の電子部品内蔵回路基板。
  4. 前記キャビティの内壁がメッキ膜で覆われていることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品内蔵回路基板。
  5. 前記第１の絶縁層と前記第２の絶縁層の間に設けられた第３の配線パターンをさらに備え、
    前記第３の配線パターンは、前記キャビティの内壁に露出していることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品内蔵回路基板。
  6. 前記第１の絶縁層の前記一方の表面を覆う第３の絶縁層と、
    前記第３の絶縁層の前記第１の絶縁層とは反対側の表面に設けられた第４の配線パターンと、
    前記第３の絶縁層を貫通して設けられ、前記第１の配線パターンと前記第４の配線パターンを接続するビア導体と、をさらに備え、
    前記ビア導体は、前記キャビティと重なる位置に設けられていることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品内蔵回路基板。
  7. 前記キャビティに収容され、前記第１の電子部品よりも厚い第２の電子部品をさらに備えることを特徴とする請求項１乃至６のいずれか一項に記載の電子部品内蔵回路基板。
  8. 前記キャビティに収容され、前記第１の電子部品よりも厚い第２の電子部品と、
    前記キャビティの内壁と前記第２の電子部品の間に充填された導電性ペーストと、をさらに備え、
    前記導電性ペーストは、前記キャビティの内壁に露出する前記第３の配線パターンと接していることを特徴とする請求項５に記載の電子部品内蔵回路基板。
  9. 一方の表面に第１の配線パターンが形成された第１の絶縁層に第１の電子部品を埋め込む第１の工程と、
    前記第１の絶縁層の他方の表面に第２の絶縁層を形成する第２の工程と、
    前記第１及び第２の絶縁層を貫通するキャビティを形成することにより、前記キャビティの底面に前記第１の配線パターンを露出させる第３の工程と、を備え、
    前記第２の絶縁層の前記第１の絶縁層とは反対側の表面に設けられた第２の配線パターンは、前記キャビティの開口部の周囲において前記第２の絶縁層が露出しないよう、前記キャビティの前記開口部を取り囲むように設けられていることを特徴とする電子部品内蔵回路基板の製造方法。
  10. 前記第３の工程は、前記第２の配線パターンをマスクとし、前記第１の配線パターンをストッパーとして、前記第１及び第２の絶縁層の一部を除去することにより前記キャビティを形成することを特徴とする請求項９に記載の電子部品内蔵回路基板の製造方法。
  11. 前記キャビティに、前記第１の電子部品よりも厚い第２の電子部品を収容する第４の工程をさらに備えることを特徴とする請求項９又は１０に記載の電子部品内蔵回路基板の製造方法。
JP2020038547A 2020-03-06 2020-03-06 電子部品内蔵回路基板及びその製造方法 Active JP7435043B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020038547A JP7435043B2 (ja) 2020-03-06 2020-03-06 電子部品内蔵回路基板及びその製造方法
PCT/JP2021/007066 WO2021177133A1 (ja) 2020-03-06 2021-02-25 電子部品内蔵回路基板及びその製造方法
TW110107838A TWI767597B (zh) 2020-03-06 2021-03-05 電子零件內藏式電路基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020038547A JP7435043B2 (ja) 2020-03-06 2020-03-06 電子部品内蔵回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021141226A true JP2021141226A (ja) 2021-09-16
JP7435043B2 JP7435043B2 (ja) 2024-02-21

Family

ID=77614347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020038547A Active JP7435043B2 (ja) 2020-03-06 2020-03-06 電子部品内蔵回路基板及びその製造方法

Country Status (3)

Country Link
JP (1) JP7435043B2 (ja)
TW (1) TWI767597B (ja)
WO (1) WO2021177133A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187830A (ja) * 2010-03-10 2011-09-22 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2011216740A (ja) * 2010-03-31 2011-10-27 Ibiden Co Ltd 配線板及び配線板の製造方法
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
JP2015133387A (ja) * 2014-01-10 2015-07-23 新光電気工業株式会社 配線基板、配線基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224771B (zh) * 2008-10-31 2015-04-01 太阳诱电株式会社 印刷线路板及其制造方法
TWI400998B (zh) * 2010-08-20 2013-07-01 Nan Ya Printed Circuit Board 印刷電路板及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187830A (ja) * 2010-03-10 2011-09-22 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2011216740A (ja) * 2010-03-31 2011-10-27 Ibiden Co Ltd 配線板及び配線板の製造方法
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
JP2015133387A (ja) * 2014-01-10 2015-07-23 新光電気工業株式会社 配線基板、配線基板の製造方法

Also Published As

Publication number Publication date
TWI767597B (zh) 2022-06-11
TW202139811A (zh) 2021-10-16
WO2021177133A1 (ja) 2021-09-10
JP7435043B2 (ja) 2024-02-21

Similar Documents

Publication Publication Date Title
US9793219B2 (en) Semiconductor element built-in wiring board and method for manufacturing the same
JP5581519B2 (ja) 半導体パッケージとその製造方法
JP4204989B2 (ja) 半導体装置及びその製造方法
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US11430725B2 (en) Wiring board and method of manufacturing the same
JP6027001B2 (ja) 放熱回路基板
JP2019047115A (ja) 半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP2019080031A (ja) 多層プリント回路基板
WO2021177133A1 (ja) 電子部品内蔵回路基板及びその製造方法
JP4438389B2 (ja) 半導体装置の製造方法
US11393761B2 (en) Circuit board and its manufacturing method
JP5903973B2 (ja) 電子部品内蔵基板及びその製造方法
WO2021261117A1 (ja) キャビティを有する回路基板及びその製造方法
JP2020107877A (ja) 回路基板及びその製造方法
US11682628B2 (en) Semiconductor IC-embedded substrate having heat dissipation structure and its manufacturing method
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
WO2022091957A1 (ja) 電子部品内蔵基板
JP2021002539A (ja) 電子部品内蔵基板及びその製造方法
JP2005158999A (ja) 半導体装置
JP2021040061A (ja) 電子部品内蔵回路基板及びその製造方法
JP2017011156A (ja) 半導体装置、プリント配線板およびプリント配線板の製造方法
CN116724391A (zh) 电子部件内置基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240122

R150 Certificate of patent or registration of utility model

Ref document number: 7435043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150