JP2015133387A - 配線基板、配線基板の製造方法 - Google Patents

配線基板、配線基板の製造方法 Download PDF

Info

Publication number
JP2015133387A
JP2015133387A JP2014003529A JP2014003529A JP2015133387A JP 2015133387 A JP2015133387 A JP 2015133387A JP 2014003529 A JP2014003529 A JP 2014003529A JP 2014003529 A JP2014003529 A JP 2014003529A JP 2015133387 A JP2015133387 A JP 2015133387A
Authority
JP
Japan
Prior art keywords
cavity
wiring
electronic component
connection terminal
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014003529A
Other languages
English (en)
Other versions
JP6228851B2 (ja
JP2015133387A5 (ja
Inventor
貴昭 小柳
Takaaki Koyanagi
貴昭 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014003529A priority Critical patent/JP6228851B2/ja
Priority to US14/567,230 priority patent/US9345125B2/en
Publication of JP2015133387A publication Critical patent/JP2015133387A/ja
Publication of JP2015133387A5 publication Critical patent/JP2015133387A5/ja
Application granted granted Critical
Publication of JP6228851B2 publication Critical patent/JP6228851B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】内蔵した電子部品の放熱性を向上すること。
【解決手段】配線基板１１のコア基板２１は、上面２１ａと下面２１ｂの間を貫通するキャビティ２２を有している。キャビティ２２は、内側面に導電膜２３が形成された第１キャビティ２２ａと、複数の第１キャビティ２２ａを連通する第２キャビティ２２ｂを諷している。キャビティ２２内にはチップキャパシタ３１が配設されている。第１キャビティ２２ａには導電材３２が充填されている。導電材３２は、チップキャパシタ３１の接続端子３１ｂと導電膜２３の間に介在され、それらを電気的に接続する。チップキャパシタ３１の接続端子３１ｂは、導電材３２によりコア基板２１の配線層２６，２７（配線２６ａ，２６ｂ，２７ａ，２７ｂ）と接続されている。そして、配線層２６，２７は、配線層５２、ビア５３等の導電材、接続端子７２を介して基板１００に接続されている。
【選択図】図１

Description

配線基板、配線基板の製造方法に関する。
従来、チップ型の容量素子（チップキャパシタ）等の電子部品を内蔵した配線基板は知られている（例えば、特許文献１参照）。電子部品は、配線基板のコア基板に形成された貫通孔（キャビティ）内に配置され、配線基板のパターンやビアを介して配線基板に実装された半導体チップと電気的に接続される。
特開２０１３−８４６９２号公報
ところで、半導体チップや容量素子等の電子部品は、それらの動作により発熱する。電子部品における発熱は、電子部品の性能低下や故障の要因となる。このため、配線基板に内蔵する電子部品からの放熱性の向上が求められる。
本発明の一観点によれば、第１面と前記第１面と対向する第２面との間を貫通した収容孔を有するコア基板と、前記コア基板の第１面に形成された第１配線層と、前記コア基板の第２面に形成された第２配線層と、前記収容孔内に配置された電子部品と、前記収容孔の内側面に形成され、前記電子部品の接続端子と対応し、前記第１配線層及び前記第２配線層の少なくとも一方の配線層と電気的に接続された導電膜と、前記電子部品の接続端子と前記導電膜とを熱的に接続する熱伝導材と、を有する。
本発明の一観点によれば、内蔵する電子部品の放熱性を向上することができる。
（ａ）は半導体装置を示す概略断面図、（ｂ）は電子部品の実装状態を示す概略平面図、（ｃ）はキャビティの説明図。 製造工程を示す断面図。 （ａ）は製造工程を示す断面図、（ｂ）は製造工程を示す一部平面図。 （ａ）は製造工程を示す断面図、（ｂ）は製造工程を示す一部平面図。 （ａ）は製造工程を示す断面図、（ｂ）は製造工程を示す一部平面図。 （ａ）は製造工程を示す断面図、（ｂ）は製造工程を示す一部平面図。 （ａ）は製造工程を示す断面図、（ｂ）は製造工程を示す一部平面図。 （ａ）は製造工程を示す断面図、（ｂ）は製造工程を示す一部平面図。 製造工程を示す断面図。 製造工程を示す断面図。 製造工程を示す断面図。 製造工程を示す断面図。 製造工程を示す断面図。 製造工程を示す断面図。 製造工程を示す断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、部分的に拡大して示している場合があり、寸法，比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略している。
図１（ａ）に示すように、半導体装置１０は、マザーボード等の基板１００に実装される。
半導体装置１０は、配線基板１１と、その配線基板１１に実装された半導体素子１２と、半導体素子１２の上方に配置されたヒートシンク（放熱器）１３とを有している。
配線基板１１はコア基板２１を有している。コア基板２１は、例えば補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板である。補強材としてはガラスクロスに限らず、例えばガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（Liquid Crystal Polymer：ＬＣＰ）織布やＬＣＰ不織布を用いることができる。また、熱硬化性の絶縁性樹脂としては、エポキシ樹脂に限らず、例えばポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。
コア基板２１は、上面２１ａと下面２１ｂの間を貫通するキャビティ２２を有している。キャビティ２２内にはチップキャパシタ３１が配置されている。チップキャパシタ３１はたとえばセラミックチップキャパシタである。チップキャパシタ３１は、本体３１ａと、その本体３１ａの両端部を覆う接続端子３１ｂを有している。チップキャパシタ３１の形状は、略直方体状である。例えば、チップキャパシタ３１の大きさは、長さ（Ｌ）０．６ｍｍ、幅（Ｗ）０．３ｍｍ、厚さ（Ｔ）０．１ｍｍである。
図１（ｃ）に示すように、キャビティ２２は、チップキャパシタ３１の接続端子３１ｂに対応する２つの第１キャビティ２２ａと、それら２つの第１キャビティ２２ａを連通する第２キャビティ２２ｂを有している。なお、図１（ｃ）では、キャビティ２２の形状を判りやすくするため、チップキャパシタ３１を破線にて他の図面よりも小さく描いている。
第１キャビティ２２ａは、コア基板２１の平面視において、チップキャパシタ３１の接続端子３１ｂが対向する方向（例えばチップキャパシタ３１の長手方向）に対して直交する方向（端面３１ｃと平行な方向）に沿って延び、両端部は半円状に形成され、全体として長円状に形成されている。第１キャビティ２２ａは、平面視において、接続端子３１ｂが形成されたチップキャパシタ３１の対向する端面３１ｃを囲むように形成されている。第１キャビティ２２ａの内側面とチップキャパシタ３１の端面３１ｃとの隙間（クリアランス）は、チップキャパシタ３１を搭載するマウンタに応じて設定され、例えば３０〜５０μｍである。第２キャビティ２２ｂは、２つの第１キャビティ２２ａを互いに連通する。第２キャビティ２２ｂの幅、つまり第２キャビティ２２ｂにおいて互いに対向する２つの内側面の間の距離は、チップキャパシタ３１の幅に応じて設定されている。第１キャビティ２２ａの内側面は導電膜２３により覆われている。導電膜２３の材料は、例えば銅である。なお、第２キャビティ２２ｂの内側面は、導電膜にて覆われておらず、コア基板２１が露出している。第２キャビティ２２ｂの内側面とチップキャパシタ３１の本体３１ａとの隙間は、第１キャビティ２２ａの内側面とチップキャパシタ３１の端面３１ｃとの隙間よりも小さい。
図１（ｂ）に示すように、第１キャビティ２２ａ内には、導電材３２が充填されている。導電材３２は、導電性ペーストを硬化して形成されている。導電性ペーストは、例えばはんだペースト、銅ペースト等である。このような導電材３２は、コア基板２１や後述する絶縁層４１，５１等に用いられる絶縁材料の熱伝導率より高い熱伝導率を有する高熱伝導材である。なお、導電ペーストとして、例えば銅やアルミニウムの金属粒等の導電材をエポキシ系樹脂，ポリイミド系樹脂，シリコーン系樹脂、等の樹脂に含有させた導電性樹脂を用いることもできる。なお、第２キャビティ２２ｂの内側面とチップキャパシタ３１による間隙には絶縁材（図示略）が充填されている。
図１（ａ）に示すように、コア基板２１には、上面２１ａと下面２１ｂとの間を貫通する複数の貫通孔２４が形成されている。貫通孔２４内には、スルーホール２５が形成されている。スルーホール２５は、貫通孔２４の内面に応じて筒状に形成されている。スルーホール２５の材料は、例えば銅（Ｃｕ）である。スルーホール２５の内部には、導電材３３が充填されている。導電材３３は、導電性ペーストを硬化して形成されている。スルーホール２５に充填される導電材３３は、例えば第１キャビティ２２ａに充填される導電材３２と同じ材料である。
コア基板２１の上面２１ａには配線層（第１配線層）２６が形成されている。配線層２６は、例えば上面２１ａ上の銅箔と、その銅箔上に形成された銅めっきを含む。同様に、コア基板２１の下面２１ｂには配線層（第２配線層）２７が形成されている。配線層２７は、例えば下面２１ｂ上の銅箔と、その銅箔上に形成された銅めっきを含む。配線層２６，２７はスルーホール２５及び導電材３３と電気的に接続されている。配線層２６は、キャビティ２２（第１キャビティ２２ａ）内の導電膜２３と電気的に接続された配線２６ａ，２６ｂを含む。同様に、配線層２７は、キャビティ２２（第１キャビティ２２ａ）内の導電膜２３と電気的に接続された配線２７ａ，２７ｂを含む。図１（ｂ）に示すように、両配線２６ａ，２６ｂは互いに電気的に分離されている。なお、図示しないが、配線２７ａ，２７ｂも同様に互いに電気的に分離されている。なお、配線２６ａ，２６ｂと配線２７ａ，２７ｂをコア基板２１の上面２１ａと下面２１ｂのそれぞれにプレーン状に形成してもよく、プレーン状の配線２６ａ，２６ｂ，２７ａ，２７ｂは放熱性の観点において好適である。また、プレーン状の配線２６ａ，２６ｂ，２７ａ，２７ｂを電源プレーンやグランドプレーンとして用いてもよい。
コア基板２１の上面２１ａ側には、絶縁層（第１絶縁層）４１，配線層（第３配線層）４２がこの順番で積層されている。同様に、コア基板２１の下面２１ｂ側には、絶縁層（第２絶縁層）５１，配線層（第４配線層）５２がこの順番で積層されている。絶縁層４１，５１の材料は、たとえばエポキシ樹脂やポリイミド樹脂等の絶縁性樹脂である。配線層４２，５２の材料は、たとえば銅である。配線層４２に含まれる一部の配線は、絶縁層４１を貫通するビア４３を介してチップキャパシタ３１の接続端子３１ｂに電気的に接続されている。また、配線層４２に含まれる一部の配線は、絶縁層４１を貫通するビア４４を介してコア基板２１の上面２１ａの配線層２６（配線２６ａ，２６ｂ等）とスルーホール２５内の導電材３３に電気的に接続されている。同様に、配線層５２に含まれる一部の配線は、絶縁層５１を貫通するビア５３を介してチップキャパシタ３１の接続端子３１ｂに電気的に接続されている。また、配線層５２に含まれる一部の配線は、絶縁層５１を貫通するビア５４を介してコア基板２１の下面２１ｂの配線層２７（配線２７ａ，２７ｂ等）とスルーホール２５内の導電材３３に電気的に接続されている。
絶縁層４１及び配線層４２はレジスト膜６１により被覆されている。レジスト膜６１の材料は、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂である。レジスト膜６１には、配線層４２の一部を接続パッドＰ１として露出する開口部６１ａが形成されている。接続パッドＰ１には接続端子７１が形成されている。接続端子７１は、例えばはんだボールである。接続端子７１は、半導体素子１２のパッド（図示略）に接続されている。半導体素子１２と配線基板１１（レジスト膜６１）の間にはアンダーフィル樹脂１４が充填されている。
同様に、絶縁層５１及び配線層５２はレジスト膜６２により被覆されている。レジスト膜６２の材料は、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂である。レジスト膜６２には、配線層５２の一部を外部接続パッドＰ２として露出する開口部６２ａが形成されている。外部接続パッドＰ２には外部接続端子７２が形成されている。外部接続端子７２は、例えばはんだボールである。外部接続端子７２は、基板１００のパッド（図示略）に接続されている。
半導体素子１２の上面には、ヒートシンク１３が配設されている。ヒートシンク１３は、板状のベース部とベース部の上面から上方に突出する複数の放熱フィンを有している。ヒートシンク１３の材料としては、例えば銅、アルミニウム（Ａｌ）又はそれらの合金等を用いることができる。ヒートシンク１３は、半導体素子１２の上面（素子が形成された面と反対側の面）に、図示しない接合部材により半導体素子１２に接合されている。接合部材の材料としては、例えばシリコンポリマー系又はエポキシ系の樹脂を用いることができる。
上記の半導体装置１０の作用を説明する。
半導体素子１２における熱は、この半導体素子１２に固定されたヒートシンク１３により放熱される。また、半導体素子１２における熱は、接続端子７１、配線層４２，ビア４３等の導電材、接続端子７２を介して基板１００に伝達される。
チップキャパシタ３１の接続端子３１ｂはビア５３を介して配線層５２に接続され、その配線層５２は接続端子７２を介して基板１００に接続される。したがって、チップキャパシタ３１の熱は、そのチップキャパシタ３１の接続端子３１ｂに接続されたビア５３、配線層５２、接続端子７２を介して基板１００へ伝達される。
チップキャパシタ３１が収容された第１キャビティ２２ａの内側面に導電膜２３が形成され、その導電膜２３は、コア基板２１の上面２１ａの配線層２６（配線２６ａ，２６ｂ）と下面２１ｂの配線層２７（配線２７ａ，２７ｂ）と電気的に接続されている。そして、第１キャビティ２２ａには導電材３２が充填されている。したがって、チップキャパシタ３１の接続端子３１ｂは、導電材３２によりコア基板２１の配線層２６，２７（配線２６ａ，２６ｂ，２７ａ，２７ｂ）と接続されている。そして、配線層２６，２７は、配線層５２、ビア５４等の導電材、接続端子７２を介して基板１００に接続されている。したがって、チップキャパシタ３１の熱は，上記のビア５３よりも広い面積にて接続端子３１ｂに接続された導電材３２を介して配線層２６，２７へ伝達され、配線層２７から接続端子７２を介して基板１００へ伝達される。
従来の配線基板では、チップキャパシタ３１が収容されたキャビティに絶縁性の樹脂が充電されている。このような絶縁性の樹脂は、熱伝導性が低い。このため、チップキャパシタ３１の熱は、チップキャパシタ３１に接続されたビアのみを介して伝達される。
一方、本実施形態では、第１キャビティ２２ａに充填された導電材３２は絶縁性の樹脂に比べて熱伝導性が良い。したがって、チップキャパシタ３１の熱は、チップキャパシタ３１の接続端子３１ｂに接続されたビア５３に加えて、第１キャビティ２２ａに充填された導電材３２を介して配線層２６，２７へ伝達する。さらに、配線層５２、ビア５４等の導電材、接続端子７２を介して基板１００へ伝達される。したがって、本実施形態の配線基板１１は、キャビティに樹脂を充填した配線基板に比べ、内蔵したチップキャパシタ３１からの放熱性がよい。
次に、製造工程を説明する。
なお、各図において、工程の説明に必要な符号を付し、一部の符号を省略する。
先ず、図２に示すように、上下と下面のそれぞれに導電層２０１，２０２を有するコア基板２１を用意する。導電層２０１，２０２は、例えば銅箔等の銅（Ｃｕ）である。
次いで、図３（ａ）に示すように、コア基板２１に、第１キャビティ２２ａと貫通孔２４を形成する。第１キャビティ２２ａは、図３（ｂ）に示すように、端部が円弧状であり、例えばルータ機やレーザ加工機を用いて形成される。貫通孔２４の形成には、例えばレーザ加工機やドリル機を用いることができる。
次に、図４（ａ），図４（ｂ）に示すように、デスミア処理を施した後、表面に導電層２０３を形成する。導電層２０３は、例えば無電解銅めっきにより形成される。なお、無電解銅めっきの後に電解銅めっきを行って導電層を形成してもよい。
そして、図５（ａ）に示すように、コア基板２１に第２キャビティ２２ｂを形成する。第２キャビティ２２ｂの形成には、例えばプレス装置，ルータ機，レーザ加工機を用いることができる。第２キャビティ２２ｂの形成により、図５（ｂ）に示すように、この第２キャビティ２２ｂと第１キャビティ２２ａを有するキャビティ２２が形成される。
次に、図６（ａ）に示すように、コア基板２１の一方の面（図において下面２１ｂ）側に粘着剤を有するカバーフィルム２０４を貼着する。そして、図６（ａ），図６（ｂ）に示すように、キャビティ２２内において、カバーフィルム２０４上にチップキャパシタ３１を搭載する。
そして、図７（ａ）に示すように、ステンシルマスク２０５とスキージ２０６を用いたスクリーン印刷法により、導電性ペースト２０７を充填する。ステンシルマスク２０５には、チップキャパシタ３１と第１キャビティ２２ａの間の隙間に対応する開口部２０５ａと、貫通孔２４に対応する開口部２０５ｂが形成されている。これにより、図７（ｂ）に示すように、貫通孔２４と第１キャビティ２２ａに導電性ペースト２０７が充填される。なお、導電性ペースト２０７の充填は、例えば減圧下（例えば、真空雰囲気）において行われる。このように、貫通孔２４と第１キャビティ２２ａとに同時に導電性ペースト２０７を充填することで、互いに異なる工程で充填する場合と比べ、工程数が少なくなり、製造に要する時間を短縮することが可能となる。
次いで、図８（ａ）に示すように、導電材３２，３３を形成し、カバーフィルム２０４を除去する。例えば、図８（ａ）に示すように、導電性ペースト２０７をリフローによって溶融させた後、硬化させて導電材３２，３３を形成する。上記の図７（ｂ）において第１キャビティ２２ａに充填された導電性ペースト２０７は、溶融及び硬化によって、図８（ｂ）に示すように、第１キャビティ２２ａ内の導電材３２となる。この工程において、第２キャビティ２２ｂの内側面とチップキャパシタ３１との間隔は、第１キャビティ２２ａの内側面とチップキャパシタ３１との間隔より間隙より狭い。また、第１キャビティ２２ａの内側面は導電膜２３により覆われている。したがって、溶融した導電性ペースト２０７は、チップキャパシタ３１の接続端子３１ｂと第１キャビティ２２ａの導電膜２３の間にとどまって硬化し、第２キャビティ２２ｂとチップキャパシタ３１の間隙には入り込まない。これにより、キャビティ２２内に導電性ペースト２０７を充填しても、その導電性ペースト２０７を硬化した導電材３２による短絡（チップキャパシタ３１の２つの接続端子３１ｂの間の短絡）が防止される。
次に、図９に示すように、配線層２６，２７を形成する。この配線層２６，２７は、図８（ａ）に示す導電層２０１，２０２，２０３をエッチング等によりパターニングして形成される。
そして、図１０に示すように、コア基板２１の表面と配線層２６，２７を覆う絶縁層４１，５１を形成する。例えば、コア基板２１及びチップキャパシタ３１の上面と下面のそれぞれを樹脂フィルムにより覆う。樹脂フィルムの材料は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂であり、例えばＢ−ステージ状態（半硬化状態）のものである。これらの樹脂フィルムを減圧雰囲気にてプレス装置等によりコア基板２１の両面に向って加圧し、加熱することにより樹脂を硬化させ、絶縁層４１，５１が形成される。
そして、図１１に示すように、絶縁層４１，５１に、チップキャパシタ３１の接続端子３１ｂの表面の一部、配線層２６，２７の表面の一部を露出するように開口部４１ａ，５１ａを形成する。この開口部４１ａ，５１ａの形成には、例えばレーザ加工機を用いる。
次に、図１２に示すように、ビア４３，４４，５３，５４及び配線層４２，５２を形成する。ビア４３，４４，５３，５４及び配線層４２，５２は、例えばセミアディティブ法により形成される。
次いで、図１３に示すように、レジスト膜６１，６２を形成する。レジスト膜６１，６２は、絶縁層４１，５１と配線層４２，５２を例えばエポキシ樹脂系の感光性樹脂フィルムにより覆い、そのフィルムを硬化して形成される。そして、レジスト膜６１，６２をパターニングして開口部６１ａ，６２ａを形成し、配線層４２，５２の一部を露出して接続パッドＰ１，Ｐ２とする。
次に、図１４に示すように、接続パッドＰ１，Ｐ２の表面にはんだペーストを塗布し、例えば２４０〜２６０℃の温度でリフローして接続端子７１，７２を形成する。
そして、図１５に示すように、上部の接続端子７１に半導体素子１２をフリップチップ接合し、アンダーフィル樹脂１４を充填する。続いて、半導体素子１２の上面にヒートシンク１３を固定する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）配線基板１１のコア基板２１は、上面２１ａと下面２１ｂの間を貫通するキャビティ２２を有している。キャビティ２２は、内側面に導電膜２３が形成された第１キャビティ２２ａと、複数の第１キャビティ２２ａを連通する第２キャビティ２２ｂを諷している。キャビティ２２内にはチップキャパシタ３１が配設されている。第１キャビティ２２ａには導電材３２が充填されている。導電材３２は、チップキャパシタ３１の接続端子３１ｂと導電膜２３の間に介在され、それらを電気的に接続する。チップキャパシタ３１の接続端子３１ｂは、導電材３２によりコア基板２１の配線層２６，２７（配線２６ａ，２６ｂ，２７ａ，２７ｂ）と接続されている。そして、配線層２６，２７は、配線層５２、ビア５３等の導電材、接続端子７２を介して基板１００に接続されている。したがって、チップキャパシタ３１の熱は，上記のビア５３よりも広い面積にて接続端子３１ｂに接続された導電材３２を介して配線層２６，２７へ伝達され、配線層２７から接続端子７２を介して基板１００へ伝達される。
第１キャビティ２２ａに充填された導電材３２は絶縁性の樹脂に比べて熱伝導性が良い。したがって、チップキャパシタ３１の熱は、チップキャパシタ３１の接続端子３１ｂに接続されたビア５３に加えて、第１キャビティ２２ａに充填された導電材３２を介して配線層２６，２７へ伝達する。さらに、配線層５２、ビア５４等の導電材、接続端子７２を介して基板１００へ伝達される。したがって、本実施形態の配線基板１１は、キャビティに樹脂を充填した配線基板に比べ、内蔵したチップキャパシタ３１からの放熱性を向上することができる。
（２）チップキャパシタ３１を収容するキャビティ２２は、チップキャパシタ３１の接続端子３１ｂに対応する第１キャビティ２２ａと、第１キャビティ２２ａを連通する第２キャビティ２２ｂを有している。第２キャビティ２２ｂの幅、つまり第２キャビティ２２ｂにおいて互いに対向する２つの内側面の間の距離は、チップキャパシタ３１の幅に応じて設定されている。したがって、導電材３２を形成するために第１キャビティ２２ａに充填した導電性ペースト２０７を溶融した際に、その導電性ペースト２０７は、チップキャパシタ３１の接続端子３１ｂと第１キャビティ２２ａの導電膜２３の間にとどまって硬化し、第２キャビティ２２ｂとチップキャパシタ３１の間隙には入り込まない。これにより、キャビティ２２内に導電性ペースト２０７を充填しても、その導電性ペースト２０７を硬化した導電材３２による短絡（チップキャパシタ３１の２つの接続端子３１ｂの間の短絡）を防止することができる。
（３）第１キャビティ２２ａの内側面は導電膜２３により覆われている。導電膜２３の材料は、例えば銅である。なお、第２キャビティ２２ｂの内側面は、導電膜にて覆われておらず、コア基板２１が露出している。チップキャパシタ３１の接続端子３１ｂと第１キャビティ２２ａの導電膜２３は導電性ペースト２０７に対する濡れ性が良く、コア基板２１が露出した第２キャビティ２２ｂの濡れ性が良くない。したがって、導電材３２を形成するために第１キャビティ２２ａに充填した導電性ペースト２０７を溶融した際に、その導電性ペースト２０７は、チップキャパシタ３１の接続端子３１ｂと第１キャビティ２２ａの導電膜２３の間にとどまって硬化し、第２キャビティ２２ｂとチップキャパシタ３１の間隙には入り込まない。これにより、キャビティ２２内に導電性ペースト２０７を充填しても、その導電性ペースト２０７を硬化した導電材３２による短絡（チップキャパシタ３１の２つの接続端子３１ｂの間の短絡）を防止することができる。
（４）製造工程において、コア基板２１に第１キャビティ２２ａを形成し、その第１キャビティ２２ａの内側面に導電層２０３を形成する。そして、第１キャビティ２２ａを第２キャビティ２２ｂにより連通して、チップキャパシタ３１を収容するキャビティ２２を形成する。これにより、チップキャパシタ３１の接続端子３１ｂに対応する導電膜２３を有し、チップキャパシタ３１の本体３１ａに対応する第２キャビティ２２ｂに導電膜が形成されていないキャビティ２２を容易に形成することができる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・高熱伝導材として導電材３２を用いたが、他の材料を用いることもできる。例えば、ポリイミド系樹脂，エポキシ系樹脂，シリコーン系樹脂などの絶縁性樹脂に、熱伝導率の高い無機材料（例えば、シリカ、アルミナ、窒化ホウ素）のフィラーを混入した樹脂材を用いることができる。なお、金（Ａｕ），銀（Ａｇ），銅（Ｃｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），コバルト（Ｃｏ）等の金属材料からなるフィラー、金属材料の表面を絶縁材料（例えば樹脂材料）で被覆したフィラーを用いることができる。また、絶縁性の無機材料からなるフィラーを用いることもできる。高熱伝導材の熱伝導率は、コア基板２１や絶縁層４１，５１に用いられる絶縁材料の熱伝導率より高い。
なお、キャビティ２２に充填される材料として、処理工程における加熱等において発生するガス（アウトガス）が少ないものが好ましく、基板のふくれを防止することができる。また、導電材３２の材料として、例えばコア基板２１の熱膨張率（CTE：Coefficient of Thermal Expansion）に応じて、コア基板２１の熱膨張率に近い熱膨張率の材料を用いることが好ましく、体積変化による配線基板１１の反り等を抑制することができる。また、高温領域で分解し難い材料、耐熱性に優れた材料を用いてもよい。また、応力ストレスに強い材料を用いてもよい。
・コア基板２１のキャビティ２２内にチップキャパシタ３１を収容したが、抵抗素子、インダクタ素子、半導体素子（ＬＳＩ）等の電子部品を搭載するようにしてもよい。
・キャビティ２２内に、２つの接続端子３１ｂを有するチップキャパシタ３１を収容したが、３つ以上の接続端子を有する電子部品を収容してもよい。
・上記実施形態に対し、スルーホール２５に充填する導電材３３の材料を、第１キャビティ２２ａに充填する導電材の材料と異なるものとしてもよい。また、スルーホール２５内の導電材３３を、銅めっき等のめっき金属としてもよい。
・上記実施形態に対し、スルーホール２５内に絶縁性の樹脂を充填してもよい。この場合、図１（ａ）では、ビア４４，５４を配線層２６，２７に接続する。
・チップキャパシタ３１の接続端子３１ｂと対向する内側面に導電膜２３が形成され、接続端子３１ｂの間と対向する内側面に導電膜が形成されていないキャビティであれば、キャビティの形状は適宜変更可能である。例えば、キャビティの形状を平面視略矩形状に形成してもよい。
・図１（ａ）に示した、コア基板２１の上面２１ａ側の配線層及び絶縁層の層数は一例であり、適宜変更してもよい。同様に、コア基板２１の下面２１ｂ側の配線層及び絶縁層の層数を適宜変更してもよい。
１１ 配線基板
１２ 半導体素子（第２の電子部品）
２１ コア基板
２１ａ 上面（第１面）
２１ｂ 下面（第２面）
２２ キャビティ（収容孔）
２２ａ 第１キャビティ（第１収容孔）
２２ｂ 第２キャビティ（第２収容孔）
２３ 導電膜
２６ 配線層（第１配線層）
２７ 配線層（第２配線層）
３１ チップキャパシタ（電子部品）
３１ａ 本体
３１ｂ 接続端子
３２ 導電材（熱伝導材）

Claims (8)

  1. 第１面と前記第１面と対向する第２面との間を貫通した収容孔を有するコア基板と、
    前記コア基板の第１面に形成された第１配線層と、
    前記コア基板の第２面に形成された第２配線層と、
    前記収容孔内に配置された電子部品と、
    前記収容孔の内側面に形成され、前記電子部品の接続端子と対応し、前記第１配線層及び前記第２配線層の少なくとも一方の配線層と接続された導電膜と、
    前記電子部品の接続端子と前記導電膜とを熱的に接続する熱伝導材と、
    を有する配線基板。
  2. 前記電子部品は、本体と複数の接続端子を有し、
    前記収容孔は、内側面に前記導電膜が形成された複数の第１収容孔と、複数の前記第１収容孔を互いに連通し、前記本体と対向した内側面と前記本体との間の距離が、前記導電膜と前記接続端子との間の距離よりも短く設定された第２収容孔と、を有すること、
    を特徴とする請求項１に記載の配線基板。
  3. 前記熱伝導材は、前記電子部品の接続端子と前記導電膜とを電気的に接続する導電材であること、を特徴とする請求項１または２に記載の配線基板。
  4. 前記コア基板の第１面を被覆する第１絶縁層と、
    前記コア基板の第２面を被覆する第２絶縁層と、
    前記第１絶縁層上に形成され、前記電子部品の接続端子に接続された配線を含む第３配線層と、
    前記第２絶縁層上に形成され、前記電子部品の接続端子に接続された配線を含む第４配線層と、
    を有することを特徴とする請求項１〜３の何れか一項に記載の配線基板。
  5. 前記収容孔内の電子部品はチップキャパシタであることを特徴とする請求項１〜４の何れか一項に記載の配線基板。
  6. 前記コア基板の第１面側に形成され第２の電子部品を実装するための接続パッドと、
    前記コア基板の第２面側に形成された外部接続パッドと、
    を有し、
    前記電子部品の接続端子は、前記接続パッドと前記外部接続パッドとに電気的に接続されたこと、
    を特徴とする請求項１〜５の何れか一項に記載の配線基板。
  7. 第１面と第２面とを有するコア基板に前記第１面と前記第２面との間を貫通する複数の第１貫通孔を形成する工程と、
    前記複数の第１貫通孔の内側面に導電膜を形成する工程と、
    前記複数の第１貫通孔を互いに連通して電子部品を収容する収容孔を形成する工程と、
    前記収容孔に前記電子部品を配置する工程と、
    前記電子部品の端子と前記導電膜との間に熱伝導材を形成する工程と、
    前記導電膜に接続された配線を含む配線層を形成する工程と、
    を有する配線基板の製造方法。
  8. 前記配線層を被覆する絶縁層を形成する工程と、
    前記絶縁層上に、ビア配線を介して前記電子部品の接続端子に電気的に接続される配線層を形成する工程と、
    を有することを特徴とする請求項７に記載の配線基板の製造方法。
JP2014003529A 2014-01-10 2014-01-10 配線基板、配線基板の製造方法 Active JP6228851B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014003529A JP6228851B2 (ja) 2014-01-10 2014-01-10 配線基板、配線基板の製造方法
US14/567,230 US9345125B2 (en) 2014-01-10 2014-12-11 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014003529A JP6228851B2 (ja) 2014-01-10 2014-01-10 配線基板、配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2015133387A true JP2015133387A (ja) 2015-07-23
JP2015133387A5 JP2015133387A5 (ja) 2016-11-10
JP6228851B2 JP6228851B2 (ja) 2017-11-08

Family

ID=53522580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014003529A Active JP6228851B2 (ja) 2014-01-10 2014-01-10 配線基板、配線基板の製造方法

Country Status (2)

Country Link
US (1) US9345125B2 (ja)
JP (1) JP6228851B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021177133A1 (ja) * 2020-03-06 2021-09-10 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
WO2022145202A1 (ja) * 2021-01-04 2022-07-07 株式会社村田製作所 電子デバイス

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109413836B (zh) * 2017-08-15 2021-04-20 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
TWI731745B (zh) * 2020-07-15 2021-06-21 欣興電子股份有限公司 內埋式元件結構及其製造方法
KR20220130916A (ko) * 2021-03-19 2022-09-27 삼성전기주식회사 전자부품 내장기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084692A (ja) * 2011-10-06 2013-05-09 Ibiden Co Ltd 配線板及びその製造方法
JP2013211480A (ja) * 2012-03-30 2013-10-10 Fujikura Ltd 部品内蔵基板
JP2014110423A (ja) * 2012-12-04 2014-06-12 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242591B2 (en) * 2002-10-08 2007-07-10 Dai Nippon Printing Co., Ltd. Wiring board incorporating components and process for producing the same
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
KR20120026870A (ko) * 2010-09-10 2012-03-20 삼성전자주식회사 회로 기판 및 이를 포함하는 반도체 모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084692A (ja) * 2011-10-06 2013-05-09 Ibiden Co Ltd 配線板及びその製造方法
JP2013211480A (ja) * 2012-03-30 2013-10-10 Fujikura Ltd 部品内蔵基板
JP2014110423A (ja) * 2012-12-04 2014-06-12 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021177133A1 (ja) * 2020-03-06 2021-09-10 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
JP2021141226A (ja) * 2020-03-06 2021-09-16 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
JP7435043B2 (ja) 2020-03-06 2024-02-21 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
WO2022145202A1 (ja) * 2021-01-04 2022-07-07 株式会社村田製作所 電子デバイス

Also Published As

Publication number Publication date
JP6228851B2 (ja) 2017-11-08
US9345125B2 (en) 2016-05-17
US20150201484A1 (en) 2015-07-16

Similar Documents

Publication Publication Date Title
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
US9456492B2 (en) Printed circuit board with warpage prevention layer
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2001210761A (ja) 半導体装置及びその製造方法
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP6228851B2 (ja) 配線基板、配線基板の製造方法
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2013229465A (ja) 配線基板及び配線基板の製造方法
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
US20100236822A1 (en) Wiring board and method for manufacturing the same
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP5512558B2 (ja) 部品内蔵配線基板の製造方法
JP2011233915A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R150 Certificate of patent or registration of utility model

Ref document number: 6228851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150