JP2013229465A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2013229465A
JP2013229465A JP2012100926A JP2012100926A JP2013229465A JP 2013229465 A JP2013229465 A JP 2013229465A JP 2012100926 A JP2012100926 A JP 2012100926A JP 2012100926 A JP2012100926 A JP 2012100926A JP 2013229465 A JP2013229465 A JP 2013229465A
Authority
JP
Japan
Prior art keywords
wiring
opening
main surface
core substrate
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012100926A
Other languages
English (en)
Other versions
JP6133549B2 (ja
Inventor
Kazuhiro Kainuma
一浩 海沼
Toshimitsu Omiya
敏光 大宮
Koichi Hara
宏一 原
Junji Sato
淳史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012100926A priority Critical patent/JP6133549B2/ja
Priority to KR1020130044066A priority patent/KR102002895B1/ko
Priority to US13/868,449 priority patent/US9773747B2/en
Publication of JP2013229465A publication Critical patent/JP2013229465A/ja
Application granted granted Critical
Publication of JP6133549B2 publication Critical patent/JP6133549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】破損の低減を図ることか可能な配線基板を提供すること。
【解決手段】コア基板３１は、チップキャパシタ３８を搭載する開口部３１ｂを有し、この開口部３１ｂ内には絶縁材３９によりチップキャパシタ３８が埋設される。絶縁材３９は、コア基板３１の上面側に形成された配線３４，３５により略被覆されている。また、絶縁材３９は、コア基板３１の下面側に形成された配線３６により被覆されている。
【選択図】図１

Description

配線基板及び配線基板の製造方法に関する。
従来、半導体チップなどの電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。配線基板は、平板状のコア材と、コア材の表面側及び裏面側に形成されたビルドアップ層を有している。コア材には、貫通孔が形成され、その貫通孔内に電子部品が配置されている。貫通孔は、樹脂等の絶縁材により充填されている。電子部品は、ビルドアップ層に形成されたビアを介して、ビルドアップ層内の配線と電気的に接続される。
特開２００７−２５８５４１号公報
ところで、コア材、コア材の貫通孔に充填された絶縁材、貫通孔内に配置された電子部品には、製造過程において熱が加わる。すると、各部材の熱膨張率の差により、ビルドアップ層に歪みを生じさせる場合がある。このようなビルトアップ層の歪みは、ビルドアップ層の亀裂，剥離や配線等の断線等の破損の要因となる。
本発明の一観点によれば、第１の主面と第２の主面とを有し、前記第１の主面と前記第２の主面とを貫通する開口部を有するコア基板と、前記第１の主面に形成され、前記開口部を覆う第１の導電膜と、前記第２の主面に形成され、前記開口部を覆う第２の導電膜と、前記開口部内に配置され、前記第１の導電膜と接続された電子部品と、前記開口部内に充填された絶縁材と、前記コア基板の第１主面と前記第１の導電膜を覆い、絶縁層と配線層を積層して形成された第１の配線部と、前記コア基板の第２主面と前記第２の導電膜を覆い、絶縁層と配線層を積層して形成された第２の配線部とを有する
本発明の一観点によれば、破損の低減を図ることが可能な配線基板及び配線基板の製造方法を提供することができる。
（ａ）は配線基板の概略断面図、（ｂ）〜（ｄ）は配線基板の一部平面図。 （ａ）〜（ｅ）は、配線基板の製造方法を示す概略断面図。 （ａ）〜（ｅ）は、配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、配線基板の製造方法を示す概略断面図。 配線基板の概略断面図。 配線基板の概略断面図。 （ａ）〜（ｅ）は、配線基板の製造方法を示す概略断面図。 （ａ）〜（ｅ）は、配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は配線基板の一部平面図。 （ａ）〜（ｃ）は配線基板の一部平面図。
以下、様々な実施形態を添付図面に従って説明する。
各形態において、同じ部材については同じ符号を付して説明する。
なお、添付図面は、構造の概略を説明するためのものであり、実際の大きさ、比率を表していない。また、断面図では、各部材の断面構造を分かりやすくするために、絶縁層のハッチングを適宜省略している。
（第１の実施形態）
図１（ａ）に示すように、半導体チップ１０は、配線基板２０の第１の主面（図において上面）に搭載される。この配線基板２０は、例えば、マザーボード等の基板に実装される。この配線基板２０は、ＣＰＵ等のチップを搭載する半導体パッケージ用の配線基板として使用することもできる。
配線基板２０は、コア部２１と、コア部２１の上面側に形成された配線部２２と、コア部２１の下面側に形成された配線部２３を有している。
コア部２１は、コア基板３１を有している。コア基板３１は、例えば補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板である。なお、コア基板３１として、ガラスやアラミドの織布や不織布にエポキシ等の樹脂を含浸させた基板を用いてもよい。
コア基板３１には、所定位置に上面（第１の主面）と下面（第２の主面）との間を貫通する複数の貫通孔３１ａが形成されている。貫通孔３１ａ内には、コア基板３１の上面と下面との間を貫通するスルーホール３２が形成されている。スルーホール３２は、貫通孔３１ａの内面に形成された筒状の貫通部３２ａと、コア基板３１の上面及び下面に形成された環状のランド部３２ｂと、ランド部３２ｂを覆い、貫通部３２ａの開口を閉塞する配線部３２ｃを有している。なお、図において、ランド部３２ｂは２つの導電層である。スルーホール３２の内部には、絶縁材３３が充填されている。スルーホール３２の材料は、例えば銅（Ｃｕ）である。絶縁材３３は、スルーホール３２（貫通部３２ａ）内に充填可能な粘度を有する樹脂を、スルーホール３２内に充填後に硬化して形成されている。絶縁材３３に用いられる樹脂は、例えば、エポキシ樹脂、エポキシ樹脂及びアクリル樹脂である。
コア基板３１は、上面と下面に開口する開口部３１ｂを有している。即ち、開口部３１ｂは、コア基板３１を貫通している。開口部３１ｂは、図１（ｂ）に示すように、平面視矩形状に形成されている。開口部３１ｂは、コア基板３１の上面側に形成された２つの配線３４，３５により略覆われている。配線３４，３５は、それぞれの先端が対向して配置されている。配線３４の先端と配線３５の先端の間隔は、例えば３０μｍ〜１５０μｍである。配線３４，３５は、第１の導電膜の一例である。２つの配線３４，３５は、それぞれ電極部３４ａ，３５ａと接続部３４ｂ，３５ｂを有している。電極部３４ａ，３５ａ及び接続部３４ｂ，３５ｂの材料は例えば銅である。
図１（ｃ）に示すように、電極部３４ａ，３５ａは、それぞれ開口部３１ｂの中央部分において先端が互いに対向し、開口部３１ｂを略覆う矩形状に形成されている。例えば、電極部３４ａ，３５ａは、それぞれ矩形状に形成されている。電極部３４ａ，３５ａは、それぞれの端部を開口部３１ｂの中央部分において対向するように配置されている。また、電極部３４ａ，３５ａは、それぞれ開口部３１ｂの上方から、コア基板３１の上面に係るように形成されている。図１（ａ）に示す接続部３４ｂは、電極部３４ａをコア基板３１の上面に接続するように形成されている。同様に、接続部３５ｂは、電極部３５ａをコア基板３１の上面に接続するように形成されている。なお、図１（ａ）において、接続部３４ｂ，３５ｂは、それぞれ２つの導電層である。
また、開口部３１ｂは、コア基板３１の下面側に形成された１つの配線３６により覆われている。配線３６は、第２の導電膜の一例である。この配線３６は、被覆部３６ａと接続部３６ｂを有している。被覆部３６ａ及び接続部３６ｂの材料は、上記配線３４，３５と同様に、例えば銅である。被覆部３６ａは、開口部３１ｂよりも大きい矩形状に形成され、開口部３１ｂを覆うように形成されている。接続部３６ｂは、被覆部３６ａの周縁部全域をコア基板３１の下面に接続するように、矩形枠状に形成されている。なお、接続部３６ｂは、図１（ａ）において２つの導電層である。
コア基板３１に形成された開口部３１ｂの内面と、コア基板３１の上面側の配線３４，３５と、コア基板３１の下面側の配線３６は、これらに囲まれた収容部３７（図１（ｂ）参照）を形成する。この収容部３７内には、チップキャパシタ３８が収容されている。チップキャパシタ３８は、電子部品の一例である。チップキャパシタ３８は、直方体状のキャパシタ本体の長手方向の両端に形成された２つの接続端子３８ａ，３８ｂを有している。これら２つの接続端子３８ａ，３８ｂは、上記の２つの配線３４，３５（電極部３４ａ，３５ａ）とそれぞれ接続されている。
収容部３７内は、絶縁材３９により充たされている。絶縁材３９は、例えば、上記のスルーホール３２内に充填された絶縁材３３と同じ樹脂である。従って、この樹脂は、硬化前には、スルーホール３２内に充填可能な粘度を有しているため、チップキャパシタ３８を覆うように充填されている。
また、コア基板３１の下面には、配線４０が形成されている。配線４０の材料は、例えば銅である。配線４０は、複数の導電層（図では３つの導電層）である。
コア部２１の上面側に形成された配線部２２は、複数の絶縁層５１〜５３と、複数の配線層６１〜６３を含む。絶縁層５１，配線層６１，絶縁層５２，配線層６２，絶縁層５３，配線層６３は、この順番でコア部２１の上面側に積層されている。絶縁層５１〜５３の材料は、例えばエポキシ系の絶縁樹脂である。配線層６１〜６３の材料は、例えば銅である。
図１（ｄ）に示すように、配線層６１は、絶縁層５１を貫通するビア６４を介して配線３４，３５，スルーホール３２（図１（ａ）参照）と接続されている。同様に、配線層６２は、絶縁層５２を貫通するビア６５を介して配線層６１と接続され、配線層６３は、絶縁層５３を貫通するビア６６を介して配線層６２と接続されている。最外層の絶縁層５３及び配線層６３は、レジスト膜５４により被覆されている。レジスト膜５４には、所定位置に開口５４ａが形成されている。開口５４ａにより露出する配線層６３は、半導体チップ１０を接続する電極６３ａである。
同様に、コア部２１の下面側に形成された配線部２３は、複数の絶縁層７１〜７３と、複数の配線層８１〜８３を含む。絶縁層７１，配線層８１，絶縁層７２，配線層８２，絶縁層７３，配線層８３は、この順番でコア部２１の下面側に積層されている。絶縁層７１〜７３の材料は、例えばエポキシ系の絶縁樹脂である。配線層８１〜８３の材料は、例えば銅である。
配線層８１は、絶縁層７１を貫通するビア８４を介して配線４０，スルーホール３２と接続されている。同様に、配線層８２は、絶縁層７２を貫通するビア８５を介して配線層８１と接続され、配線層８３は、絶縁層７３を貫通するビア８６を介して配線層８２と接続されている。最外層の絶縁層７３及び配線層８３は、レジスト膜７４により被覆されている。レジスト膜７４には、所定位置に開口７４ａが形成されている。開口７４ａにより露出する配線層８３は、外部接続用パッド８３ａである。
半導体チップ１０のバンプ１１は、電極６３ａに接続される。半導体チップ１０と配線基板２０との間には、アンダーフィル樹脂１２が充填される。このアンダーフィル樹脂１２は、電極６３ａとバンプ１１との接続強度を向上させる。アンダーフィル樹脂１２の材料は、例えばエポキシ樹脂である。外部接続用パッド８３ａは、図示しないが、バンプ（はんだボール等）を介して実装基板のパッドと接続される。
次に、配線基板２０の作用を説明する。
上記の配線基板２０において、チップキャパシタ３８は、開口部３１ｂ内に配置され、絶縁材３９により覆われている。この絶縁材３９は、コア基板３１の上面側に配置された配線３４，３５により略覆われている。また、絶縁材３９は、コア基板３１の下面側に配置された配線３６により覆われている。したがって、この絶縁材３９は、スルーホール３２内に充填された絶縁材３３と同様に、金属膜である配線３４〜３６により覆われている。コア基板３１の熱膨張率（ＣＴＥ：Coefficient of Thermal Expansion）と絶縁材３９の熱膨張率は互いに異なる場合がある。このような場合であっても、コア基板３１の熱膨張率と絶縁材３９の熱膨張率との差が配線部２２，２３に与える影響は、配線３４〜３６により緩和される。このため、コア基板３１や、配線部２２，２３に亀裂や剥離等の発生が抑制される。
次に、配線基板２０の製造方法を説明する。
先ず、図２（ａ）に示すように、上下の両主面に導電層１０１を有するコア基板３１を用意する。導電層１０１は、例えば銅箔等の銅（Ｃｕ）である。次いで、図２（ｂ）に示すように、コア基板３１に貫通孔３１ａを形成する。貫通孔３１ａの形成には、例えばレーザ加工機やドリル機を用いることができる。例えば、レーザ加工機により貫通孔３１ａを形成した場合、デスミア処理を行い、貫通孔３１ａ内に残留する樹脂スミア等を除去する。デスミア処理として、例えば過マンガン酸カリウム等を用いることができる。次いで、図２（ｃ）に示すように、貫通孔３１ａの内面にスルーホール３２（貫通部３２ａ）を形成し、コア基板３１の上面及び下面に導電層１０２を形成する。スルーホール３２（貫通部３２ａ）及び導電層１０２は、例えば、無電解銅めっきと電解銅めっきをこの順に施して形成される。次いで、図２（ｄ）に示すように、コア基板３１に開口部３１ｂを形成する。開口部３１ｂの形成には、例えば、パンチングプレス装置、ドリル機、ルータ機を用いることができる。次いで、図２（ｅ）に示すように、コア基板３１の一方の面（図において下面）に、粘着性フィルム１０３を貼着する。
次いで、図３（ａ）に示すように、マウンタを用いて、コア基板３１に開口部３１ｂ内において、粘着性フィルム１０３上にチップキャパシタ３８を搭載する。次いで、図３（ｂ）に示すように、スルーホール３２（貫通部３２ａ）と開口部３１ｂに絶縁材３３，３９を充填する。絶縁材３３，３９の材料は、例えば、エポキシ樹脂、又はアクリル樹脂及びエポキシ樹脂である。絶縁材３３，３９の充填には、例えば、減圧下（例えば、真空雰囲気）において、マスクスクリーンとスキージを用いた印刷法が用いられる。このように、スルーホール３２と開口部３１ｂとに同時に絶縁材３３，３９を充填することで、互いに異なる工程で充填する場合と比べ、工程数が少なくなり、製造に要する時間を短縮することが可能となる。次いで、図３（ｃ）に示すように、粘着性フィルム１０３を剥離する。これにより、接続端子３８ａ，３８ｂにおいて、粘着性フィルム１０３が披着していた部分が露出する。次いで、図３（ｄ）に示すように、絶縁材３３，３９の表面を、導電層１０２の表面と略面一となるように研磨する。これにより、接続端子３８ａ，３８ｂの表面（図３（ｄ）において下面）が、絶縁材３９の表面に露出する。絶縁材３３，３９の研磨には、バフ研磨又はブラスト処理が用いられる。次いで、デスミア処理を行い、表面の残留物を除去する。次いで、図３（ｅ）に示すように、上面及び下面に導電層１０４を形成する。導電層１０４は、例えば、無電解銅メッキと電解銅めっきをこの順に施して形成される。この導電層１０４により、絶縁材３３，３９及び導電層１０２が覆われる。そして、チップキャパシタ３８の接続端子３８ａ，３８ｂ表面は導電層１０４により覆われる。従って、導電層１０４は、接続端子３８ａ，３８ｂに接続される。
次いで、図４（ａ）に示すように、導電層１０１，１０２，１０４を所定形状にエッチングでパターニングして、配線３４，３５，３６等を形成する。配線３４〜３６等は、例えばサブトラクティブ法を用いて形成される。これらの配線３４〜３６により、絶縁材３９が収容された開口部３１ｂは、蓋がされた状態となる。次いで、図４（ｂ）に示すように、絶縁層５１，７１を形成し、その絶縁層５１，７１にビアのための開口５１ａ，７１ａを形成する。なお、図４（ｂ）以降の工程において、図４（ａ）以前の工程に対して、上下を反転して示している。開口５１ａ，７１ａの形成には、例えばレーザ加工機を用いることができる。そして、デスミア処理を行い、レーザ加工による樹脂スミア等を除去する。次いで、図４（ｃ）に示すように、ビア６４，８４及び配線層６１，８１を形成する。ビア６４，８４及び配線層６１，８１は、例えば、セミアディティブ法により、無電解銅めっき、電解銅めっきにより形成される。同様に、図４（ｄ）に示すように、絶縁層５２，７２、ビア６５，８５、配線層６２，８２、絶縁層５３，７３、ビア６６，８６、配線層６３，８３を形成する。このように、配線部２２，２３を形成する。次いで、絶縁層５３及び配線層６３の上側にレジスト膜５４を形成し、そのレジスト膜５４に開口５４ａを形成して配線層６３の一部を電極６３ａとして露出させる。同様に、絶縁層７３及び配線層８３の下側にレジスト膜７４を形成し、そのレジスト膜７４に開口７４ａを形成して配線層８３の一部を外部接続用パッド８３ａとして露出させる。レジスト膜５４，７４は、例えばエポキシ樹脂系等の感光性樹脂のソルダレジストフィルムをラミネートし、このレジストを所要の形状にパターニングして形成される。
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）コア基板３１は、チップキャパシタ３８を搭載する開口部３１ｂを有し、この開口部３１ｂ内には絶縁材３９によりチップキャパシタ３８が埋設される。絶縁材３９は、コア基板３１の上面側に形成された配線３４，３５により略被覆されている。また、絶縁材３９は、コア基板３１の下面側に形成された配線３６により被覆されている。したがって、絶縁材３９の熱膨張率と、コア基板３１の熱膨張率の差による影響は、配線部２２，２３に影響し難い。従って、コア基板３１や配線部２２，２３における亀裂の発生や剥離の発生を抑制することができる。
（２）開口部３１ｂ内に充填する絶縁材３９は、スルーホール３２に充填する絶縁材３３と同じ材料を用いることができる。したがって、開口部３１ｂ内の絶縁材３９と、スルーホール３２内の絶縁材３３を、同じ工程において充填することができる。このため、スルーホール３２内の絶縁材と開口部３１ｂ内の絶縁材とを別々の工程で充填する場合と比べ、工程数が少なくなり、製造に要する時間を短縮することが可能となる。
（第２の実施形態）
図５に示すように、配線基板２０ａのコア部２１ａはコア基板３１を含む。コア基板３１に形成された開口部３１ｂは、コア基板３１の上面側に形成された１つの配線３６により覆われている。また、開口部３１ｂは、コア基板３１の下面側に形成された２つの配線３４，３５により覆われている。開口部３１ｂの内面、上面側の配線３６、下面側の配線３４，３５により囲まれた収容部３７はチップキャパシタ３８を収容する。チップキャパシタ３８の接続端子３８ａ，３８ｂは、コア基板３１の下面側に形成された配線３４，３５に接続されている。そして、収容部３７内は、絶縁材３９により充たされている。
この配線基板２０ａは、上記第１の実施形態の配線基板２０と同様に、配線３４，３５，３６により上面と下面が覆われた絶縁材３９を有している。チップキャパシタ３８は、絶縁材３９に埋設されている。この実施形態においても、コア基板３１の熱膨張率と絶縁材３９の熱膨張率との差が配線部２２，２３に与える影響は、配線３４，３５，３６により緩和される。このため、コア基板３１や、配線部２２，２３に亀裂や剥離等の発生を抑制することができる。
（第３の実施形態）
図６に示すように、配線基板２０ｂのコア部２１ｂは、コア基板３１を含む。コア基板３１には、所定位置に上面と下面との間を貫通する複数の貫通孔３１ａが形成されている。貫通孔３１ａ内には、コア基板３１の上面と下面との間を貫通するスルーホール９１が形成されている。このスルーホール９１は、内部が導電体（例えば銅）により充たされた、所謂フィルドビアスルーホールである。スルーホール９１の形状は、貫通孔３１ａの形状に対応し、例えば円柱状に形成されている。
次に、上記の配線基板２０ｂの製造方法を説明する。
先ず、図７（ａ）に示すように、上下の両主面に導電層１０１を有するコア基板３１を用意する。導電層１０１は、例えば銅箔等の銅（Ｃｕ）である。次いで、図７（ｂ）に示すように、コア基板３１に貫通孔３１ａを形成する。貫通孔３１ａの形成には、例えばレーザ加工機やドリル機を用いることができる。例えば、レーザ加工機により貫通孔３１ａを形成した場合、デスミア処理を行い、貫通孔３１ａ内に残留する樹脂スミア等を除去する。デスミア処理として、例えば過マンガン酸カリウム等を用いることができる。図７（ｃ）に示すように、導電層１０２を形成する。導電層１０２は、例えば、無電解銅めっきと電解銅めっきをこの順に施して形成される。このとき、貫通孔３１ａの内面に無電解銅めっきにてシード層を形成し、シード層を電極とした電解銅めっきにより貫通孔３１ａ内に導電層１０２を充填する。次いで、図７（ｄ）に示すように、コア基板３１に開口部３１ｂを形成する。開口部３１ｂの形成には、例えば、パンチングプレス装置、ドリル機、ルータ機を用いることができる。次いで、図７（ｅ）に示すように、コア基板３１の一方の面（図において下面）に、粘着性フィルム１０３を貼着する。
次いで、図８（ａ）に示すように、マウンタを用いて、コア基板３１に開口部３１ｂ内において、粘着性フィルム１０３上にチップキャパシタ３８を搭載する。次いで、図８（ｂ）に示すように、開口部３１ｂに絶縁材３９を充填する。絶縁材３９の材料は、例えば、エポキシ樹脂、又はアクリル樹脂及びエポキシ樹脂である。絶縁材３９の充填には、例えば、減圧下（例えば、真空雰囲気）において、マスクスクリーンとスキージを用いた印刷法やフィルム充填法が用いられる。なお、半硬化状態のシート状の絶縁樹脂材料を、開口部３１ｂを閉塞するように導電層１０２上に積層し、減圧下（例えば、真空雰囲気）で加熱・加圧し、開口部３１ｂ内に充填・硬化して、絶縁材３９としてもよい。次いで、図８（ｃ）に示すように、粘着性フィルム１０３を剥離する。次いで、図８（ｄ）に示すように、絶縁材３９の表面を、導電層１０２の表面と略面一となるように研磨する。絶縁材３９の研磨には、バフ研磨又はブラスト処理が用いられる。次いで、デスミア処理を行い、表面の残留物を除去する。次いで、図８（ｅ）に示すように、上面及び下面に導電層１０４を形成する。導電層１０４は、例えば、無電解銅メッキと電解銅めっきをこの順に施して形成される。この導電層１０４により、絶縁材３９と導電層１０２が覆われる。
次いで、図９（ａ）に示すように、導電層１０１，１０２，１０４を所定形状にエッチングでパターニングして、配線３４，３５，３６等を形成する。配線３４〜３６等は、例えばサブトラクティブ法を用いて形成される。次いで、図９（ｂ）に示すように、絶縁層５１，７１を形成し、その絶縁層５１，７１に開口５１ａ，７１ａを形成する。なお、図９（ｂ）以降の工程において、図９（ａ）以前の工程に対して、上下を反転して示している。開口５１ａ，７１ａの形成には、例えばレーザ加工機を用いることができる。そして、デスミア処理を行い、レーザ加工による樹脂スミア等を除去する。次いで、図９（ｃ）に示すように、ビア６４，８４及び配線層６１，８１を形成する。ビア６４，８４及び配線層６１，８１は、例えば、セミアディティブ法により、無電解銅めっき、電解銅めっきにより形成される。同様に、図９（ｄ）に示すように、絶縁層５２，７２、ビア６５，８５、配線層６２，８２、絶縁層５３，７３、ビア６６，８６、配線層６３，８３を形成する。このように、配線部２２，２３を形成する。次いで、絶縁層５３及び配線層６３の上側にレジスト膜５４を形成し、そのレジスト膜５４に開口５４ａを形成して配線層６３の一部を電極６３ａとして露出させる。同様に、絶縁層７３及び配線層８３の下側にレジスト膜７４を形成し、そのレジスト膜７４に開口７４ａを形成して配線層８３の一部を外部接続用パッド８３ａとして露出させる。レジスト膜５４，７４は、例えばエポキシ樹脂系等の感光性樹脂のソルダレジストフィルムをラミネートし、このレジストを所要の形状にパターニングして形成される。
なお、本実施形態においても、図５に示す配線基板２０ａと同様に、コア基板３１の上面側に１つの配線３６を形成し、コア基板３１の下面側に２つの配線３４，３５を形成してもよい。そして、コア基板３１に形成した開口部３１ｂ内にチップキャパシタ３８配置し、そのチップキャパシタ３８の接続端子３８ａ，３８ｂを配線３４，３５に電気的に接続してもよい。
以上記述したように、本実施の形態によれば、第１の実施形態の効果に加え、以下の効果を奏する。
（３）コア基板３１の上面と下面との間を貫通するスルーホール９１は、コア基板３１に形成された貫通孔３１ａにめっきを充填して形成されている。従って、コア基板３１の開口部３１ｂに充填する絶縁材３９の材料は、スルーホール９１に関わらずに選択することができる。従って、例えば絶縁材３９の材料として、コア基板３１の熱膨張率に近い熱膨張率の樹脂を用いることもでき、亀裂や剥離等の発生を抑制することができる。
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記各実施形態において、配線部２２，２３の層数を適宜変更してもよい。
・配線基板２０，２０ａ，２０ｂのコア基板３１に形成した開口部３１ｂにチップキャパシタ３８を収容したが、チップ抵抗、インダクタ、半導体装置（ＬＳＩ）等の電子部品を搭載するようにしてもよい。
・収容部３７に、２つの接続端子３８ａ，３８ｂを有するチップキャパシタ３８を収容したが、３つ以上の端子を有するキャパシタなどの電子部品を収容してもよい。
・配線基板に複数のキャビティを形成して電子部品を搭載するようにしてもよい。１つのキャビティ内に搭載する電子部品は１個に限らず、複数個の電子部品を搭載するようにしてもよい。また、１つの配線基板に搭載する電子部品は１種類に限らず、複数種類の電子部品を搭載するようにしてもよい。
例えば、図１０（ａ）に示すように、コア基板３１に形成した開口部３１ｂ内には２つのチップキャパシタ１２１，１２２が配置されている。図示しないが、チップキャパシタ１２１，１２２は、開口部３１ｂ内に充填された絶縁材３９（例えば、図１（ａ）参照）により埋設されている。このようにチップキャパシタ１２１，１２２が配置された開口部３１ｂは、図１０（ｂ）に示すように、チップキャパシタ１２１，１２２の電極に対応する配線１３１，１３２，１３３，１３４により略覆われている。各配線１３１〜１３４は、図１０（ｃ）に示すように、配線１３１〜１３４を覆う絶縁層５１の上面に形成された配線層（図において紙面手前）１４１〜１４４と、絶縁層５１を貫通するビア１５１〜１５４を介して電気的に接続される。
また、図１１（ａ）に示すように、コア基板３１に形成した開口部３１ｂ内には４つのチップキャパシタ１２１，１２２，１２３，１２４が配置されている。図示しないが、チップキャパシタ１２１〜１２４は、開口部３１ｂ内に充填された絶縁材３９（例えば、図１（ａ）参照）により埋設されている。このようにチップキャパシタ１２１〜１２４が配置された開口部３１ｂは、図１１（ｂ）に示すように、チップキャパシタ１２１〜１２４の電極に対応する配線１３１〜１３８により略覆われている。各配線１３１〜１３８は、図１１（ｃ）に示すように、配線１３１〜１３８を覆う絶縁層５１の上面に形成された配線層（図において紙面手前）１４１〜１４８と、絶縁層５１を貫通するビア１５１〜１５８を介して電気的に接続される。
尚、複数のチップキャパシタの配列方向等を適宜変更してもよい。例えば、図１１（ａ）において、２つのチップキャパシタ１２１，１２２を、それぞれの電極が１つの直線上（図において左右方向に延びる直線上）となるように配置したが、各チップキャパシタ１２１，１２２を図に示す位置に対して９０度回転させて配置してもよい。
２０，２０ａ，２０ｂ 配線基板
２１ コア部
２２，２３ 配線部
３１ コア基板
３１ｂ 開口部
３２ スルーホール
３３ 絶縁材
３４，３５ 配線
３６ 配線
３８ チップキャパシタ
３９ 絶縁材

Claims (7)

  1. 第１の主面と第２の主面とを有し、前記第１の主面と前記第２の主面とを貫通する開口部を有するコア基板と、
    前記第１の主面に形成され、前記開口部を覆う第１の導電膜と、
    前記第２の主面に形成され、前記開口部を覆う第２の導電膜と、
    前記開口部内に配置され、前記第１の導電膜と接続された電子部品と、
    前記開口部内に充填された絶縁材と、
    前記コア基板の第１主面と前記第１の導電膜を覆い、絶縁層と配線層を積層して形成された第１の配線部と、
    前記コア基板の第２主面と前記第２の導電膜を覆い、絶縁層と配線層を積層して形成された第２の配線部と、
    を有することを特徴とする配線基板。
  2. 前記電子部品は、２つの接続端子を有し、
    前記第１の導電膜は、先端部が互いに対向し、前記コア基板の前記第１の主面まで延びる形状に形成され、前記電子部品の接続端子にそれぞれ接続された２つの配線を有すること、を特徴とする請求項１に記載の配線基板。
  3. 前記コア基板の前記第１の主面と前記第２の主面とを貫通して形成され、前記第１の配線部に含まれる配線層と前記第２の配線部に含まれる配線層とを電気的に接続するスルーホールを有することを特徴とする請求項１又は２に記載の配線基板。
  4. 前記スルーホールは、内部に絶縁材が充填されてなることを特徴とする請求項３に記載の配線基板。
  5. 前記第１の配線部は、前記第１の配線部の表面に、搭載される半導体チップと接続される電極を含み、
    前記第２の配線部は、前記第２の配線部の表面に、他の基板と接続される接続用パッドを含むこと
    を特徴とする請求項１〜４のうちの何れか一項に記載の配線基板。
  6. 電子部品を内蔵するコア基板の両面にそれぞれ絶縁層と配線層を積層して形成された第１及び第２の配線部を有する配線基板の製造方法であって、
    第１の主面と第２の主面とを有するコア基板に、前記第１の主面と前記第２の主面とを貫通する開口部を形成する工程と、
    前記開口部を覆うフィルムを前記第１の主面に貼付する工程と、
    前記開口部内に前記電子部品を配置し前記フィルムに固定する工程と、
    前記開口部に絶縁材を充填する工程と、
    前記フィルムを剥離する工程と、
    前記絶縁材を覆う導電膜を形成する工程と、
    を含むことを特徴とする配線基板の製造方法。
  7. 前記コア基板に貫通孔を形成する工程と、
    前記貫通孔の内面にめっきを形成する工程と、
    を含み、
    前記開口部に前記絶縁材を充填する工程において、前記貫通孔内に絶縁材を充填すること
    を特徴とする請求項６に記載の配線基板の製造方法。
JP2012100926A 2012-04-26 2012-04-26 配線基板及び配線基板の製造方法 Active JP6133549B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012100926A JP6133549B2 (ja) 2012-04-26 2012-04-26 配線基板及び配線基板の製造方法
KR1020130044066A KR102002895B1 (ko) 2012-04-26 2013-04-22 배선 기판 및 배선 기판의 제조 방법
US13/868,449 US9773747B2 (en) 2012-04-26 2013-04-23 Wiring substrate and method for manufacturing wiring subtrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012100926A JP6133549B2 (ja) 2012-04-26 2012-04-26 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2013229465A true JP2013229465A (ja) 2013-11-07
JP6133549B2 JP6133549B2 (ja) 2017-05-24

Family

ID=49476575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012100926A Active JP6133549B2 (ja) 2012-04-26 2012-04-26 配線基板及び配線基板の製造方法

Country Status (3)

Country Link
US (1) US9773747B2 (ja)
JP (1) JP6133549B2 (ja)
KR (1) KR102002895B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168818A (ja) * 2016-03-14 2017-09-21 Toto株式会社 静電チャック

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6280710B2 (ja) * 2013-09-02 2018-02-14 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法
US9171795B2 (en) * 2013-12-16 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with embedded component and method of manufacture thereof
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
KR102450576B1 (ko) * 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
WO2018182643A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Three-dimensional decoupling integration within hole in motherboard
CN108962839B (zh) * 2017-05-26 2021-02-19 欣兴电子股份有限公司 封装结构
US10510679B2 (en) * 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
ES2930901T3 (es) * 2018-02-21 2022-12-22 Southern Implants Pty Ltd Implante dental cigomático asimétrico con micro rosca/ranura parcial
KR102407211B1 (ko) * 2018-04-13 2022-06-13 한국전자기술연구원 반도체 패키지 제조방법
KR102595865B1 (ko) * 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지
KR102453374B1 (ko) * 2020-10-19 2022-10-12 한국전자기술연구원 감광성 유리를 이용한 반도체 패키지 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
JP2007005768A (ja) * 2005-06-22 2007-01-11 Samsung Electro-Mechanics Co Ltd 電子部品内蔵の印刷回路基板及びその製作方法
US20090249618A1 (en) * 2008-04-02 2009-10-08 Advanced Semiconductor Engineering Inc. Method for manufacturing a circuit board having an embedded component therein
JP2011216740A (ja) * 2010-03-31 2011-10-27 Ibiden Co Ltd 配線板及び配線板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232775B (zh) * 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US8704359B2 (en) * 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP4648230B2 (ja) 2006-03-24 2011-03-09 日本特殊陶業株式会社 配線基板の製造方法
US7863090B2 (en) * 2007-06-25 2011-01-04 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
JPWO2009118950A1 (ja) * 2008-03-27 2011-07-21 イビデン株式会社 多層プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
JP2007005768A (ja) * 2005-06-22 2007-01-11 Samsung Electro-Mechanics Co Ltd 電子部品内蔵の印刷回路基板及びその製作方法
US20090249618A1 (en) * 2008-04-02 2009-10-08 Advanced Semiconductor Engineering Inc. Method for manufacturing a circuit board having an embedded component therein
JP2011216740A (ja) * 2010-03-31 2011-10-27 Ibiden Co Ltd 配線板及び配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168818A (ja) * 2016-03-14 2017-09-21 Toto株式会社 静電チャック

Also Published As

Publication number Publication date
KR20130121028A (ko) 2013-11-05
JP6133549B2 (ja) 2017-05-24
US9773747B2 (en) 2017-09-26
KR102002895B1 (ko) 2019-07-23
US20130285254A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
JP6133549B2 (ja) 配線基板及び配線基板の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
JP2012039090A (ja) 半導体装置及びその製造方法
US10779406B2 (en) Wiring substrate
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JP2019149438A (ja) 配線基板及びその製造方法
JP6228851B2 (ja) 配線基板、配線基板の製造方法
US20120152606A1 (en) Printed wiring board
US9420696B2 (en) Method of manufacturing wiring substrate
US10080292B2 (en) Wiring board
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP2017152477A (ja) プリント配線板
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
JP5860303B2 (ja) 配線基板およびその製造方法
JP5385699B2 (ja) 積層配線基板の製造方法
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP5882100B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20110131047A (ko) 매립형 인쇄회로기판 제조방법 및 매립형 인쇄회로기판 제조용 구조물
WO2015181976A1 (ja) プリント配線基板及びその製造方法
KR20110131040A (ko) 매립형 인쇄회로기판 및 그 제조방법
KR20110120386A (ko) 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160824

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160901

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170420

R150 Certificate of patent or registration of utility model

Ref document number: 6133549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150