JP6393878B2 - 電子チップパッケージ、及び電子チップパッケージを製作する方法 - Google Patents

電子チップパッケージ、及び電子チップパッケージを製作する方法 Download PDF

Info

Publication number
JP6393878B2
JP6393878B2 JP2013072392A JP2013072392A JP6393878B2 JP 6393878 B2 JP6393878 B2 JP 6393878B2 JP 2013072392 A JP2013072392 A JP 2013072392A JP 2013072392 A JP2013072392 A JP 2013072392A JP 6393878 B2 JP6393878 B2 JP 6393878B2
Authority
JP
Japan
Prior art keywords
layer
copper
dielectric material
routing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013072392A
Other languages
English (en)
Other versions
JP2014120755A (ja
Inventor
フルウィッツ ドロール
フルウィッツ ドロール
アレックス フアン シー−フー
アレックス フアン シー−フー
チェン サイモン チャン シャンミン
チェン サイモン チャン シャンミン
Original Assignee
ツハイ アドバンスト チップ キャリアズ アンド エレクトロニック サブストレート ソルーションズ テクノロジーズ カンパニー リミテッドツーハイ アクセス セミコンダクター カンパニー リミテッド
ツハイ アドバンスト チップ キャリアズ アンド エレクトロニック サブストレート ソルーションズ テクノロジーズ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ツハイ アドバンスト チップ キャリアズ アンド エレクトロニック サブストレート ソルーションズ テクノロジーズ カンパニー リミテッドツーハイ アクセス セミコンダクター カンパニー リミテッド, ツハイ アドバンスト チップ キャリアズ アンド エレクトロニック サブストレート ソルーションズ テクノロジーズ カンパニー リミテッド filed Critical ツハイ アドバンスト チップ キャリアズ アンド エレクトロニック サブストレート ソルーションズ テクノロジーズ カンパニー リミテッドツーハイ アクセス セミコンダクター カンパニー リミテッド
Publication of JP2014120755A publication Critical patent/JP2014120755A/ja
Application granted granted Critical
Publication of JP6393878B2 publication Critical patent/JP6393878B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は電子チップパッケージングおよびそれの製作の方法に関する。
コンピュータおよび遠隔通信デバイスのような民生用電子機器が、集積回路チップを含む。これらは、チップパッケージングの一部としてＩＣ基板を必要とする。
ＩＣ基板は、高い平面性を有してかつ下層基板との良い接触を確実にするために剛直で耐反り性であることを必要とされる。この種の支持構造体に対する一般的な要件は、信頼性および適切な電気性能、薄さ、堅さ、平面性、良い熱放散および競争的な単価である。
比較的安価でかつＩＣ回路が外界と通信することを可能にする確立した一般的なタイプのチップパッケージが、リードフレームである。リードフレームは、ハウジングの外側に延伸する金属リードワイヤを使用する。リードフレーム技術は、ＤＩＰチップの初期に戻るが、多くのパッケージの種類でなお広く使われている。
リードフレームはＩＣパッケージの『骨組』として機能し、完成品へのそのアセンブリ中にダイに対して機械的支持をもたらす。それは、ダイが取り付けられるダイパドルおよび外界に対する外部電気接続のための手段として機能するリードから成る。ダイは、ワイヤボンディングを通してワイヤによってまたはテープ自動ボンドによってリードに接続される。
一旦接続ワイヤによってリードフレームに取り付けられると、ダイまたはチップはプラスチック保護材料であるモールドコンパウンドによって覆われる。
より高度な積層基板を製作するために使われる他の技術が、誘電材料内に接続パッドまたはフィーチャの層を備える。ビアが、異なる層内のフィーチャを連結するために誘電材料を通して設けられる。
この種のビアを製作するための１つの方法が、ドリルアンドフィルによるものであり、一般的にレーザーを使用して誘電体を通して穴があけられ、銅のような導電材料が穴を充填するのに用いられて、ビアを作り出す。
代わりのアプローチは、『パターンメッキ』として公知の技術を用いてフォトレジスト内に作り出されるパターンに、銅または他の金属を堆積することによってビアを製作することである。フォトレジストが次いで除去され、および、直立したビア柱が強化された剛直性のために好ましくはポリマー含浸ガラスファイバマットプリプレグである誘電材料によって積層される。
パターンメッキでは、シード層が最初に堆積される。次いで、フォトレジストの層がその上に堆積され、その後露光されてシード層を露出させる溝を作るために選択的に除去されるパターンを作り出す。ビア柱が、フォトレジスト内の溝に銅を堆積することによって作り出される。残りのフォトレジストが次いで除去され、シード層がエッチング除去され、一般的にポリマー含浸されたガラスファイバマットプリプレグである誘電材料が、ビア柱をおおうためにその上におよびその周りに積層される。種々の技法およびプロセスが、次いで誘電材料を薄くするために使用され、それを平坦化してビア柱の上部を露出し、そこで次の金属層を構築するためにそれによって接地または基準面に対する導電接続を可能にすることができる。所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。
以下に『パネルメッキ』として知られる、代わりの、しかし密接に関連づけられた技術において、金属または合金の連続層が基板上へ堆積される。フォトレジストの層がこれの上部に堆積され、パターンがその中に現像され、および、現像されたフォトレジストのパターンが剥離され、その下に金属を選択的に露出し、それが次いでエッチング除去されることができる。未現像のフォトレジストが下層金属をエッチング除去されることから保護して、直立したフィーチャおよびビアのパターンを残す。未現像のフォトレジストを剥離した後に、ポリマー含浸されたガラスファイバマットのような誘電材料が、直立した銅フィーチャおよび／またはビア柱周辺におよびその上に積層されることができる。
上記したもののようなパターンメッキまたはパネルメッキ方法論によって作り出されるビア層は、一般的に『ビア柱』として公知である。フィーチャ層は、類似した技法を使用して製作されることができる。
高密度相互接続部を製作するための１つの柔軟な技術が、誘電マトリクス内に金属ビアまたはフィーチャからなるパターンまたはパネルメッキした多層構造体を構築することである。金属は銅であることができ、誘電体はファイバ強化ポリマーマトリクスからなることができる。一般的に、例えばポリイミドのような、高ガラス転移温度（Ｔｇ）を備えたポリマーが使用される。これらの相互接続部は、コアを持つかまたはコアレスであることができ、かつ構成要素をスタックするためのキャビティを含むことができる。それらは、奇数または偶数の層を有することができる。可能にする技術は、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ Ｍｕｌｔｉｌａｙｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社に付与された以前の特許内に記載されている。例えば、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）が、上位の電子支持構造体の構成における前駆体としての用途のために、誘電体内にビア配列を含む自立膜を製作する一方法を記載する。この方法は、犠牲キャリア上の誘電体周囲内に導電性ビアの膜を製作するステップと、自立積層配列を形成するために膜を犠牲キャリアから分離するステップとを含む。この種の自立膜に基づく電子基板は、積層配列を薄くして平坦化し、その後ビアを終端することによって形成することができる。この刊行物は、参照によりその全体が本明細書に組み込まれる。
Ｈｕｒｗｉｔｚ他に付与された（特許文献２）が、以下のステップ、すなわち、（Ａ）第１のベース層を選択するステップと、（Ｂ）第１のベース層上へ第１の耐エッチング液バリア層を堆積するステップと、（Ｃ）交互の導電層および絶縁層の第１のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続されるステップと、（Ｄ）第１のハーフスタック上へ第２のベース層を塗布するステップと、（Ｅ）第２のベース層にフォトレジストの保護コーティングを塗布するステップと、（Ｆ）第１のベース層をエッチング除去するステップと、（Ｇ）フォトレジストの保護コーティングを除去するステップと、（Ｈ）第１の耐エッチング液バリア層を除去するステップと、（Ｉ）交互の導電層および絶縁層の第２のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続され、第２のハーフスタックが、第１のハーフスタックに実質的に対称のレイアップを有するステップと、（Ｊ）交互の導電層および絶縁層の第２のハーフスタック上へ絶縁層を塗布するステップと、（Ｋ）第２のベース層を除去するステップと、（Ｌ）スタックの外面上にビアの端部を露出することによって基板を終端し、かつそれに終端部を付加するステップと、を含む電子基板を製作する一方法を記載する。この刊行物は、参照によりその全体が本明細書に組み込まれる。
積層基板が、より高い密度の接続を可能にして、かつさらにより精巧なＩＣチップによって用いられる。それらは単純な単層リードフレームより高価であり、多くの電子用途にとって、より経済的なリードフレームが適切である。
リードフレーム技術は、しかしいくつかの限界を有する。チップは、ワイヤボンディングによってリードフレームに取り付けられ、および接続ワイヤが長くなるほど、切断を作り出して故障に導くワイヤ断線の危険性がより大きくなる。その上、ワイヤがより近く共に詰められるほどショートの可能性がより高くなる。
誘電材料アプローチにおけるビア柱は、積層基板に適しているが、概して単層で用いられるにはあまりに薄く、反りおよび曲げが、接触不良、非信頼性およびショートを作り出すと理解されている。
本発明の実施態様は、これらの課題に対処する。
米国特許第７，６８２，９７２号明細書、名称「先端多層コアレス支持構造体およびそれらの製作のための方法」 米国特許第７，６３５，６４１号明細書、名称「集積回路支持構造体およびそれらの製作」
古河レビュー３８、２０１０年、ｈｔｔｐ：／／ｗｗｗ．ｆｕｒｕｋａｗａ．ｃｏ．ｊｐ／ｒｅｖｉｅｗ／ｆｒ０３８／ｆｒ３８＿０６．ｐｄｆ
本発明の実施態様は、新規なチップパッケージング解決策を提供することを目的とする。
ルーティング層およびビア柱層を備えるインターポーザのルーティング層に接合される少なくとも１個のチップを備える電子チップパッケージにおいて、ビア柱層が、ポリマー樹脂内にガラスファイバを備える誘電材料によって取り囲まれ、ならびに、チップおよびルーティング層がこのチップおよびルーティング層を封入する誘電材料の第２層内に埋め込まれる。
いくつかの実施態様において、この電子チップパッケージがルーティング層からビア柱層の反対側の側面上の金属犠牲ベースを更に備える。
いくつかの実施態様において、ビア柱層内の少なくとも１本のビア柱が、ＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有することによって特徴づけられる非円柱形の形状を有する。
いくつかの実施態様において、インターポーザの下側が、ビア柱の銅端部が誘電材料と同一平面上にあるように誘電材料によって取り囲まれるビア柱の銅端部を備える。
他の実施態様において、インターポーザの下側が、ビア柱の銅端部が誘電材料に対して５ミクロンまでだけへこむように誘電材料によって取り囲まれるビア柱の銅端部を備える。
他の実施態様では、電子チップパッケージが、銅ビア柱、およびビア柱のバリアメタル端部が誘電材料と同一平面上にあるように誘電材料によって取り囲まれるバリアメタルを備えるビア柱の端部をインターポーザの下側が備えるようにルーティング層から遠ざけられるビア柱の端部を覆うバリアメタル層を更に備える。
一般的に、バリアメタル層は、ニッケル、金、スズ、鉛、パラジウム、銀およびそれらの組合せからなる群から選択される。
いくつかの実施態様において、ビアバリアメタル層は１ミクロンから１０ミクロンの範囲内の厚さを有する。
いくつかの実施態様において、この少なくとも１個のチップは、ルーティング層にバンプの配列によって接合されるフリップチップとして構成される。
そういった実施態様において、誘電体の第２層はガラスファイバ強化ポリマーである。
一般的に、この少なくとも１個のチップはワイヤボンドによってルーティング層に接合され、および、誘電体の第２層はモールドコンパウンドである。
任意選択で、ビア柱を取り囲む誘電体の第１層が第１のポリマー樹脂を備え、ならびに、ルーティング層およびこの少なくとも１個のチップを取り囲む誘電材料の第２層が第２のポリマー樹脂を備え、第１のポリマー樹脂が、第２のポリマー樹脂と異なる。
任意選択で、ビア柱を取り囲む誘電体の第１層が、無機フィラーを備える。
任意選択で、ビア柱を取り囲む誘電体の第１層のポリマー樹脂が、ポリイミド、エポキシ、ＢＴ（ビスマレイミド／トリアジン）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシド（ＰＰＯ）およびそれらの混和物からなる群から選択される。
第２の態様が、次のステップを含む電子チップパッケージを製作するための方法を提供することを目的とする：
（ａ）犠牲基板を選択するステップ；
（ｂ）前記犠牲基板上へ耐エッチング液バリア層を堆積するステップ；
（ｃ）ビア柱の層をメッキするステップ；
（ｄ）誘電材料によってビア柱の層を積層するステップ；
（ｅ）誘電層を薄くして平坦化するステップ；
（ｆ）ビア層の上にルーティングフィーチャの層をメッキするステップ；
（ｇ）少なくとも１個のチップを取り付けるステップ、および
（ｈ）第２の誘電材料によってこの少なくとも１個のチップおよびルーティングフィーチャを封入するステップ。
（ｉ）犠牲基板を除去するステップ、および
（ｊ）バリア層を除去するステップ。
いくつかの実施態様において、ステップ（ｇ）がルーティングフィーチャにこの少なくとも１個のチップをワイヤボンディングするステップを含み、および、ステップ（ｈ）がモールディング材料によってこの少なくとも１個のチップおよびルーティングフィーチャを封入するステップを含む。
いくつかの実施態様において、ステップ（ｇ）がバンプの配列によってルーティングフィーチャにこの少なくとも１個のチップをフリップチップボンディングするステップを含む。
任意選択でこの種の実施態様において、ステップ（ｈ）がポリマープリプレグ内のガラスファイバによって封入するステップを含む。
いくつかの実施態様において、犠牲基板が剥離可能な銅基板、剥離層および超微細銅箔を備え、および、犠牲基板の除去のステップ（ｉ）が剥離可能な銅基板を剥離して残りの銅箔をエッチング除去するステップを含む。
いくつかの実施態様において、犠牲基板が銅張り積層板を備え、および、犠牲基板の除去のステップ（ｉ）が銅をエッチング除去するステップを含む。
いくつかの実施態様において、この方法がスタックの外面上にビアの端部を露出するために耐エッチング液バリア層を除去してかつ前記ビアの端部に終端部を付加することによって基板を終端するステップ（ｋ）を更に含む。
いくつかの実施態様において、ステップ（ｂ）のバリア層が０．１ミクロンから数１０ミクロンの範囲内の厚さに堆積され、かつ：
・タンタル、タングステン、チタン、チタンタンタル合金、チタンタングステン合金、ニッケル、スズ、鉛およびスズ鉛合金のリストから選択される金属を備え、および、前記堆積するステップがスパッタリングを含むか、または
・ニッケル、スズ、鉛およびスズ／鉛合金のリストから選択される金属を備え、および、前記堆積するステップが電気メッキおよび無電解メッキのリストから選択されるプロセスによるものであるか、のどちらかである。
いくつかの実施態様において、ビア柱の層をメッキするステップ（ｃ）が、次のサブステップによって前記ビア柱の層をパターンメッキするステップを含む：
・フォトレジストの層を置くステップ；
・前記フォトレジストの層内にビアのパターンを現像するステップ；
・前記パターンに銅をメッキするステップ、および
・フォトレジストを剥離して前記ビアを直立したままにするステップ。
いくつかの実施態様において、ビア柱の層をメッキするステップ（ｃ）が、終端材料を堆積してかつ前記終端材料上にビア柱を構築するステップを含む。
いくつかの実施態様において、終端金属がスズ、スズ−鉛合金、金、銀およびパラジウムから成る群の少なくとも１つを含む。
いくつかの実施態様において、ビア柱の層をメッキするステップ（ｃ）が、次のサブステップによって前記ビア柱の層をパネルメッキするステップを含む：
・銅の連続層をパネルメッキするステップ；
・前記銅の連続層の上にフォトレジストの層を堆積するステップ；
・前記フォトレジストの層内にビアのパターンを現像するステップ；
・前記パターンを残すために余剰銅をエッチング除去するステップ、および
・現像されたフォトレジストを剥離して前記ビアを直立したままにするステップ。
いくつかの実施態様において、第１の誘電材料がテフロン、テフロンの誘導体、ビスマレイミドトリアジン樹脂、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシド（ＰＰＯ）およびそれらの混合物からなる群から選択されるポリマー樹脂を備える。
いくつかの実施態様において、第１の誘電材料が次の少なくとも１つを更に備える：
（ａ）０．５ミクロンと３０ミクロンの間の平均粒子径および１５重量％と３０重量％の間の微粒子を有する無機粒状フィラー；
（ｂ）直交積層配置、編マットおよびランダムな向きに切り刻まれたファイバのリストから選択される配置で配置される有機ファイバおよびガラスファイバのリストから選択されるファイバ。
いくつかの実施態様において、誘電材料によってビア柱の層を積層するステップ（ｄ）が、ポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシド（ＰＰＯ）またはそれらの混和物からなる群から選択されるマトリクス内のガラスファイバを備えるプリプレグを塗布し、かつビアの上にプリプレグをホットプレス積層することによって硬化するステップを含む。
いくつかの実施態様において、第２の誘電材料がテフロン、テフロンの誘導体、ビスマレイミドトリアジン樹脂、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシド（ＰＰＯ）およびそれらの混合物からなる群から選択されるポリマー樹脂を備える。
いくつかの実施態様において、第２の誘電材料が以下のうち少なくとも１つを更に備える：
（ａ）０．５ミクロンと３０ミクロンの間の平均粒子径および１５重量％と３０重量％の間の微粒子を有する無機粒状フィラー；
（ｂ）直交積層配置、編マットおよびランダムな向きに切り刻まれたファイバのリストから選択される配置で配置される有機ファイバおよびガラスファイバのリストから選択されるファイバ。
いくつかの実施態様において、誘電材料によってビア柱の層を積層するステップ（ｈ）が、ポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシド（ＰＰＯ）またはそれらの混和物からなる群から選択されるマトリクス内のガラスファイバを備えるプリプレグを塗布し、かつチップおよびルーティング層の上にプリプレグをホットプレス積層することによって硬化するステップを含む。
いくつかの実施態様において、誘電層を薄くして平坦化するステップ（ｅ）が、ドライエッチング、機械研削、化学機械研摩ＣＭＰ、それらの組合せおよび２ステージプロセスからなる群から選択されるプロセスを備える。
いくつかの実施態様において、ビア層の上にルーティングフィーチャの層をメッキするステップ（ｆ）が、次のステップのどちらかを含む：
（ｉ）誘電層の上に銅をパネルメッキして、その上にフォトレジストの層を置き、ルーティングフィーチャのポジパターンを現像し、余分な銅を選択的にエッチング除去してルーティングフィーチャを残し、かつフォトレジストを剥離するステップか、または
（ｉｉ）フォトレジストの層を置き、溝のパターンを現像し、前記溝の中にルーティングフィーチャをパターンメッキし、かつフォトレジストを剥離するステップ。
いくつかの実施態様において、ステップ（ｆ）が薄くされた誘電材料上へ接着金属層を堆積する予備ステップを更に含む。
いくつかの実施態様において、接着金属層がチタン、クロム、タングステン、ニッケルクロム合金およびチタン−タングステン合金からなる群から選択される。
いくつかの実施態様において、少なくとも１個のチップを取り付けるステップ（ｇ）が、はんだを塗布するステップを含む。
いくつかの実施態様において、少なくとも１個のチップをルーティングフィーチャに取り付けるステップ（ｇ）が、前記チップから前記ルーティングフィーチャまで及ぶ金、アルミニウムまたは銅のワイヤを備える。
いくつかの実施態様において、犠牲基板を除去するステップ（ｉ）が、銅をエッチング除去するステップを含む。
いくつかの実施態様において、犠牲基板を除去するステップ（ｉ）が、第１の銅層を剥がして残りの銅をエッチング除去するステップを含む。
いくつかの実施態様において、犠牲基板をエッチング除去するステップ（ｉ）がウエットエッチングプロセスを使用し、および、ステップ（ｂ）で作られる耐エッチング液バリア層がエッチストップ層として作用する。
いくつかの実施態様において、ステップ（ｂ）で作られるバリア層がタンタルを備え、および、犠牲基板をエッチング除去するステップ（ｉ）用のエッチングプロセスが犠牲基板を高い温度で水酸化アンモニウムの溶液にさらすステップを含む。
いくつかの実施態様において、ステップ（ｂ）で作られる耐エッチング液バリア層がタンタル、チタンおよびタングステンならびにチタンタングステン合金からなる群から選択され、かつ、耐エッチング液バリア層を除去するステップ（ｊ）がＣＦ４およびアルゴンの混合物を使用するプラズマエッチングを含み、混合物が、一般的に１：１と３：１の間のＣＦ４対アルゴン比率を有する。
いくつかの実施態様において、ステップ（ｂ）で作られる耐エッチング液バリア層がタンタル、チタン、タングステンおよびチタンタングステン合金からなる群から選択され、ならびに、耐エッチング液バリア層を除去するステップ（ｊ）がＣＦ４および酸素の混合物を使用するプラズマエッチングを含む。
いくつかの実施態様において、この方法がニッケル、金、スズ、鉛、銀、パラジウムおよびそれらの合金からなる群から選択されるビアの露出端部に対する最終コーティングおよび有機反変色仕上げを塗布するステップを更に含む。
用語ミクロンまたはμｍは、マイクロメートルまたは１０−６ｍを指す。
本発明のより良い理解のために、かつ、それがどのように実行に移されることができるかを示すために、参照がここで、単に一例として添付の図面になされる。
次に詳細な図面に対する特定の参照によって、強調されるのは、示される詳細は、例として、および、本発明の好適な実施態様に関する例証となる議論のためだけにあり、ならびに、本発明の原理および概念上の態様の最も役立って容易に理解される記述であると信じられることを提供するために提示されることである。この点に関しては、本発明の基本理解のために必要であるより、より詳細に本発明の構造細部を示すために何の試みもなされず、本発明のいくつかの形態が実際問題としてどのように具体化されることができるかを当業者に明らかにする図面とともに記述がなされる。添付の図面において：
本発明の一実施態様に従う電子チップパッケージを通しての簡略断面図である； 本発明の第２の実施態様に従う電子チップパッケージを通しての簡略断面図である； 本発明の第３の実施態様に従う電子チップパッケージを通しての簡略断面図である； 第４の実施態様に従う電子チップパッケージを通しての簡略断面図であり、ランドグリッドアレイ（ＬＧＡ）またはボールグリッドアレイ（ＢＧＡ）によってチップを基板に連結することを可能にするインターポーザを示す、および 本明細書に記述される電子チップパッケージがどのように製作されることができるかについて示す流れ図である。
種々の図面内の同様な参照番号および指示は、同様な要素を示した。
以下の記述では、ガラスファイバによって強化された、誘電マトリクス内の金属ビア、特にポリイミドまたはエポキシまたはＢＴ（ビスマレイミド／トリアジン）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシド（ＰＰＯ）またはそれらの混和物のような、ポリマーマトリクス内の銅ビア柱からなる支持構造体が考慮される。
図１を参照して、極薄電子チップパッケージを通しての概略例証となる断面が示される。極薄チップパッケージ１００は、ガラスファイバによって強化されるポリマーマトリクスからなる誘電材料１１６周囲内の銅ビア柱１１２に銅ルーティングフィーチャ１１４の層によって連結される１個以上のチップ１１０を備える。チップ１１０はワイヤボンド１１８、一般的に金ワイヤによってルーティングフィーチャ１１４の層にワイヤボンドされることができ、および、極薄チップパッケージ１００はチップ１１０、ルーティングフィーチャ１１４およびワイヤボンド１１８を封入するモールディング材料１２０を更に備える。
極薄チップパッケージ１００は犠牲基板１２２、一般的に銅または銅合金上に作られ、および、一旦チップ１１０がインターポーザ１２４、すなわちルーティング層１１４およびビア１１２に接合されてモールディング材料１２０によって封入されると、犠牲基板１２２は除去されることができる。
チップ１１０およびモールディング材料１２０がバルク性をもたらし、それによって単層のビア１１２を備える非常に薄いインターポーザ１２４に剛直性をもたらすこの独特の構成によって、非常に薄いチップパッケージが達成可能である。実際に、チップスケールパッケージングＣＳＰが達成可能である。この種のパッケージは、小型集積回路ＳＯＩＣ、クワッドフラットノーリードＱＦＮおよび２層チップスケールパッケージ２Ｌ ＣＳＰに対するコスト効果的な高性能代替物である。
示すように、チップ１１０は研磨されて薄くされたビア層に取り付けられる。提唱される構成は、積層基板より薄いが、非常に高密度の大きな数の相互接続には適していない。それにもかかわらず、従来のリードフレームパッケージとは異なり、ルーティング層１１４を用いて、短いワイヤボンド１１８をもたらし、折れる傾向を有する長いワイヤボンドを回避することが可能である。また、ワイヤボンディングは金ワイヤによって概ね達成され、および、ルーティング層は銅である。したがって、実際のインターポーザ１２４が一般的に、従来のリードフレームより高価であるとはいえ、チップ１１０あたりの全部のパッケージングコストが考慮される時、この種の極薄チップパッケージ１００はコスト効果的であることができる。さらに、理解されるであろうことは、２個以上のチップ１１０が共通インターポーザ１２４上に並んで取り付けられることができることである。
図２の構成において、犠牲基板２２２は市販の剥離可能な銅基板、剥離層および超微細銅箔を備える。古河が、Ｆ−ＤＰおよびＨ−ＤＰとして商業的にこの種の箔を供給する、さらなる詳細は（非特許文献１）を参照。
この種のフィルムの使用は、基板２２２の大部分が剥離されることを可能にし、かつビア柱１１２の端部でエッチングバリア層１２６を露出させるために銅の比較的薄い層、一般的に２から５ミクロンの銅２２２をエッチング除去する必要があるだけである。これは、従来のチップパッケージング設備で達成されることができる。あるいは、基板製造設備がチップ１１０をインターポーザ１２４に取り付け、かつ興味深い垂直統合で封入することができる。
別の候補基板は、例えばプリント回路基板を製作するために広く使われている銅張り積層板ＣＣＬである。
ビア柱の端部に損傷を与えずに銅基板がエッチング除去されることを可能にするために、いくつかの実施態様において、概ね銅であるビア柱の堆積が、スパッタリングによって堆積されるタンタル、タングステン、チタン、チタンタンタル合金、チタンタングステン合金、ニッケル、スズ、鉛もしくはスズ−鉛合金、または電気メッキおよび無電解メッキによって堆積されるニッケル、スズ、鉛もしくはスズ−鉛合金のような、耐エッチング材料のバリア層１２６の堆積によって始まる。この耐エッチングバリア層なしで、最初の数ミクロン、一般的に、３から５ミクロンのビア柱がそれ自体エッチング除去され、誘電材料に対してへこむビア柱の端部に結びつく。チップパッケージがプリント回路基板ＰＣＢに取り付けられる時に、電子接続をもたらすために凹型ビア柱がより多くのはんだまたは他の接続材料を必要とするとはいえ、バリア層の追加は単価を増大し、かつ、時には不要にされる。
本発明の構成は、より薄くより良い熱性能を有し、かつ２層チップスケールパッケージ（ＣＳＰ）より低い単価を有し、かつより良い電気性能を有してかつマイクロリードフレームより総合的により低いコストを有することが予想される。
図３を参照して、変形支持構造体３００が示され、必要な変更を加えてチップ３１０が、フリップチップ構成で取り付けられて、ボールグリッドアレイ３１８によってインターポーザ３２４のルーティングフィーチャ３１４に接続される。この変形支持構造体において、１個以上のチップ３１０がポリマープリプレグ３２０内にモールディング材料１２０の代わりにガラスファイバを使用して封入されることができる。
図４に対する更なる参照によって、ファンイン配置でチップ１１０またはマルチチップアレイを基板に連結するために、ランドグリッドアレイＬＧＡまたはボールグリッドアレイＢＧＡが用いられることができる。銅ビア４１２は矩形グリッド内に等間隔に設置され、それは、断面図が例示されるので、それの１行が一連の等間隔に設置されたビア柱４１２として示される。ルーティング層４１４は、銅ワイヤ４１８がまたがる必要がある距離を短縮し、かつ、ビア柱４１２が利用されるべきチップ１１０の下に位置することを可能にする。このように、チップはランドグリッドアレイに連結されるインターポーザ４２４にワイヤボンドされることができる（または、フリップチップがバンプの配列を使用して連結されることができる）。
図１から３において、図を単純に保つために何のソルダーマスクも示されない。しかしながら、ソルダーマスクがルーティング層の端部を絶縁するのに用いられることができることが理解されよう。
図５を参照して、電子チップパッケージを製作する方法が、以下の諸ステップを含む：犠牲基板１２２を選択する−ステップ（ａ）。基板１２２は、一般的に銅または銅合金であって以下に記載する単純な銅板または市販の剥離可能な銅基板２２２であることができる。
次に、耐エッチング液バリア層１２６が前記犠牲基板上へ堆積される−ステップ（ｂ）。一般的に、耐エッチング液バリア層は０．１ミクロンから数１０ミクロンの範囲の厚さに堆積され、および、スパッタリングによって堆積されるタンタル、タングステン、チタン、チタンタンタル合金、チタンタングステン合金、ニッケル、スズ、鉛もしくはスズ−鉛合金または電気メッキおよび無電解メッキによって堆積されるニッケル、スズ、鉛もしくはスズ−鉛合金を備えることができる。
ビア柱１１２の層が、バリア層１２６の上に次いでメッキをされる−ステップ（ｃ）。
１つの変形製作ルートにおいて、ビア柱の層をメッキするステップ（ｃ）が、次のサブステップによって前記ビア柱の層をパターンメッキするステップを含む：
（ｉ）フォトレジストの層を置くステップ；
（ｉｉ）前記フォトレジストの層内にビア１１２のパターンを現像するステップ；
（ｉｉｉ）前記パターンに銅ビア１１２をメッキするステップ、および
（ｉｖ）フォトレジストを剥離してビア柱１１２を直立したままにするステップ。
任意選択で、ビア柱１１２の層をメッキするステップ（ｃ）が、ニッケル、金、スズ、鉛、スズ−鉛合金、銀、パラジウムおよびそれらの合金のような終端材料１２８をパターンに堆積し、かつ銅をその上に電気メッキすることによって終端材料上へ銅のビア柱を構築するステップを含む。
別の変形製作ルートでは、ビア柱の層をメッキするステップ（ｃ）が、次のサブステップによって前記ビア柱の層をパネルメッキするステップを含む：
・銅の連続層をパネルメッキするステップ；
・前記銅の連続層の上にフォトレジストの層を堆積するステップ；
・前記フォトレジストの層内にビアのパターンを現像するステップ；
・直立ビア柱１１２を残すために余剰銅をエッチング除去するステップ、および
・現像されたフォトレジストを剥離してビア柱１１２を直立したままにするステップ。
理解されるであろうことは、実質的に円柱形のビアおよび同一の全てのビアによって特徴づけられるビアを作り出すためのドリルアンドフィル技法とは異なり、メッキを使用する本技術の製作ルートでは、ビア柱が、フォトレジストパターンにメッキされるか、または周囲材料がパネルメッキをされた層からエッチング除去されてビア柱を残し、製作にはるかにより大きな柔軟性があり、および、ビア柱の一部または全てが、平面ルーティングでそれ自体もたらすことができることである。この種のビア柱はストリップ様であることができてかつ他の平面方向寸法より有意により大きい、おそらく３倍以上の、１つの平面方向寸法を有する。
ビア柱１１２の層が、次に誘電材料１１６によって積層される−ステップ（ｄ）。誘電材料１１６は、テフロン、テフロンの誘導体、ビスマレイミドトリアジン樹脂、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシド（ＰＰＯ）およびそれらの混合物および混和物（ｍｉｘｔｕｒｅｓ ａｎｄ ｂｌｅｎｄｓ）から成ることができる。
一般的に、誘電材料１１６は次のうち少なくとも１つを更に備える：
（ａ）０．５ミクロンと３０ミクロンの間の平均粒子径および１５重量％と３０重量％の間の微粒子を有する無機粒状フィラー；
（ｂ）直交積層配置、編マットおよびランダムな向きに切り刻まれたファイバのリストから選択される配置で配置される有機ファイバおよびガラスファイバのリストから選択されるファイバ。
いくつかの実施態様において、誘電材料１１６によってビア柱１１２の層を積層するステップ（ｄ）が、ポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシドまたはそれらの混和物からなる群から選択されるマトリクス内のガラスファイバを備えるプリプレグを塗布し、かつプリプレグをホットプレス積層することによって硬化するステップを含む。
ビア柱の上にプリプレグを積層することによって、基板は剛直で耐そり性であることができる。選択されるポリマーは、銅柱に対して良い接着を有する。
誘電層１１６は、次にビア柱１１２の端部を露出させるために薄くされて平坦化される−ステップ（ｅ）。種々の処理ルートにおいて、誘電層の薄層化および平坦化がドライエッチング、機械研削、化学機械研摩ＣＭＰ、それらの組合せおよび２ステージプロセスによって達成される。
ルーティングフィーチャ１１４が、次にビア柱１１２層の上の層内にメッキをされる−ステップ（ｆ）。
ビア柱１１２層の上のルーティングフィーチャ１１４の層にメッキをするステップが、次のステップのどちらかを含むことができる：
（ｉ）前記誘電層の上に銅をパネルメッキして、その上にフォトレジストの層を置き、ルーティンフィーチャのポジパターンを現像し、余分な銅を選択的にエッチング除去してルーティングフィーチャ１１４を残し、かつフォトレジストを剥離するステップか、または
（ｉｉ）フォトレジストの層を置き、溝のパターンを現像し、この溝の中にルーティングフィーチャ１１４をパターンメッキし、かつフォトレジストを剥離するステップ。
下層誘電材料１１６へのルーティングフィーチャの接着を補助するために、チタン、クロムまたはニッケル／クロム合金のような接着金属層が、薄くされた誘電材料上へ最初に堆積されることができてかつ一般的に０．０４ミクロンから０．１ミクロンの範囲内の厚さを有する。一般的にスパッタリングまたは無電解メッキによってシード層を最初に堆積することによって銅がその上に堆積され、および次いで、銅層が電気メッキによってその上に構築される。
チップ１１０が、次に誘電層１１６に取り付けられる−ステップ（ｇ）。いくつかの実施態様において、チップ１１０を誘電層１１６に取り付けるステップ（ｇ）が、はんだを塗布するステップを含む。これは、単純な機械ボンディングに対してまたは、図３を参照して、フリップチップ構成でボールグリッドアレイ３１８によってチップ１１０を基板に電気的に接続するのに用いられることができる（それは、従来のリードフレームを使用して実行されることができない）。
ボールグリッドアレイ３１８を使用するフリップチップセットアップによって、チップ１１０およびルーティング層３１２は従来のモールドコンパウンドを使用する代わりにプリプレグ３２０によって積層されることができる。これは、より薄い、剛直な製品をもたらす。
他の実施態様において、図１および２に示すように、チップ１１０がチップ１１０からルーティングフィーチャ１１４まで及ぶ金（またはより一般的でない、アルミニウムもしくは銅）ワイヤ１１８によってルーティングフィーチャ１１４にチップ１１０をワイヤボンディングすることによってインターポーザ１２４に連結される。
ルーティングフィーチャに起因して、必要とされるワイヤ１１８の長さが従来のリードフレーム配置のために必要とされるより少なくなることができる。必要とされる金ワイヤがより少なくなるので、これは有意にチップパッケージの信頼性を増大してかつ概ね総合的なコストを減少する。
チップ１１０、ルーティングフィーチャ１１４およびワイヤボンド１１８が、次にモールドコンパウンド１２０によって封入される−ステップ（ｈ）。ボールグリッドアレイ（３１８ 図３）がフリップチップ３１０をインターポーザ３２４に連結するのに用いられる場合、ファイバマトリクスプリプレグ３２０のような、補強ファイバを備えた誘電材料が用いられることができる。これはモールディング材料１２０より良い剛直特性を有するが、ガラスファイバが金ワイヤボンド１１８を断線するので、ワイヤボンディングに用いられることができない。
チップ１１０および構造体１００（３００）を剛直化するためのモールドコンパウンド１２０（ファイバ強化誘電体３２０）を使用して、犠牲基板１２２が除去されることができる−ステップ（ｉ）。それがパッケージングアセンブラまたはチップ１１０をさらに加える基板アセンブラに未完成の基板を供給することを必要とするので、犠牲基板１２２が除去される前にチップ１１０およびモールディング材料１２０を塗布するこの処理ルートは、極めて革命的である。ボールグリッドアレイが使用されるところで、モールディング材料１２０の代わりに誘電プリプレグ３２０を使用することは、更なる革命的展開を加える。
いくつかの実施態様において、犠牲基板を除去するステップ（ｉ）が、剥離可能な銅基板２２２を剥がして残りの銅箔をエッチング除去するステップを含む。
いくつかの実施態様において、犠牲基板１２２／２２２をエッチング除去するステップ（ｉ）がウエットエッチングプロセスを使用し、および、ステップ（ｂ）で作られる耐エッチング液バリア層１２６がエッチストップ層として作用する。
１つの製作ルートにおいて、ステップ（ｂ）で作られるバリア層１２６がタンタルを備え、および、犠牲基板をエッチング除去するステップ（ｉ）用のエッチングプロセスが犠牲基板を高い温度で水酸化アンモニウムの溶液にさらすステップを含む。あるいは、塩化銅がエッチング液として用いられることができる。
バリア層が、適切なエッチング液によって次いでまた、除去されることができる−ステップ（ｊ）。
１つの製作ルートにおいて、ステップ（ｂ）で作られる耐エッチング液バリア層１２６がタンタル、チタンおよびタングステンからなる群から選択され、および、耐エッチング液バリア層を除去するステップ（ｋ）がＣＦ４およびアルゴンの混合物を使用するプラズマエッチングを含み、この混合物が、一般的に１：１と３：１の間のＣＦ４対アルゴン比率を有する。別の例では、バリア層をエッチング除去する方法が、９３：７の比率のＣＦ４：Ｏ２混合物を使用するプラズマエッチングによる。
一旦犠牲基板１２２（２２２）が除去されると、耐エッチング液バリア層１２６が終端のために不適切な場合、任意選択で、この方法が耐エッチング液バリア層１２６を除去して−ステップ（ｊ）、ビア柱１１２の端部を露出させ、ビアの端部に終端１２８を付加する−ステップ（ｋ）を更に含む。
耐エッチング液バリア層１２６がパターンメッキによって銅ビアを施着する前にパターン化されるところで、それらが終端目的のために用いられることができる。一般に、しかしながら、この方法がニッケル、金、スズ、鉛、銀、パラジウムおよびそれらの合金またはアマルガムからなる群から選択されるビア１１２の露出端部に対する最終コーティングならびに有機反変色仕上げを塗布するステップ（ｌ）を更に含む。
単一ビアおよびルーティング層からなるインターポーザ１２４は、全体として一般的に厚さ２５から４０ミクロンであってそれ自体を支持することは可能でない。それはしかしながら厚さ２０ミクロンほどの銅板のような犠牲基板１２２（２２２）上に作られることができる。伝統的に、インターポーザは完全に完成した形状でチップパッケージング設備に供給される。インターポーザが、基板上でチップ包装者に供給されるか、または、基板製造業者がチップ１１０をインターポーザ１２４（３２４）に取り付け、製造プロセスを垂直に統合して簡単にすることが本技術の特徴である。
上記の通りに、チップパッケージ１００（３００）は単一ダイまたはチップ１１０を含有するが、理解されるであろうことは、２個のダイが共にパッケージ化されることができることである。例えば、メモリチップおよびコントローラが、ルーティング層およびビア層を備えるインターポーザ上に並んで配置されることができ、ボールグリッドアレイ３１８経由でもしくはワイヤボンド１１８経由でルーティング層３１４に電気的に接続されるか、または１個のチップ１１０がフリップチップ技術によって、残りがワイヤボンディングによって連結され、そして次に、基板１２２のチップ１１０およびルーティング層１１４が、モールドコンパウンドによって封入されることができるか、または両方のチップがボールグリッドアレイ３１８によってインターポーザ３２４に連結されるフリップチップである場合、その上にプリプレグ３２０を積層することによって封入されることができる。
本明細書に記述される新規のパッケージング技術は、非電着性金属析出ニッケル／非電着性金属析出パラジウム／漬浸金（ＥＮＥＰＩＧ）終端技法と両立する。
当業者は、本発明が上に特に図と共に記載されたものに限定されないということを認識する。むしろ本発明の範囲は、添付の請求の範囲によって規定され、かつ上記のさまざまな特徴の組合せおよび副組合せ、同じく、前述の記述を読み込むと即座に当業者に思いつくであろう、その変形および変更の両方を含む。
請求項において、語「備える（ｃｏｍｐｒｉｓｅ）」、および「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えた（ｃｏｍｐｒｉｓｉｎｇ）」、等のようなその変形は、記載される構成要素が含まれるが、しかし、一般に他の構成要素の除外ではないことを示す。
１００ 極薄チップパッケージ
１１０ チップ
１１２ 銅ビア柱
１１４ 銅ルーティングフィーチャ
１１６ 誘電材料
１１８ ワイヤボンド
１２０ モールディング材料
１２２ 犠牲基板
１２４ インターポーザ
１２６ エッチングバリア層
１２８ 終端材料
２２２ 犠牲基板
３００ 変形支持構造体
３１０ チップ
３１４ ルーティング層
３１８ ボールグリッドアレイ
３２０ ポリマープリプレグ ファイバ強化誘電体
３２４ インターポーザ
４１２ ビア柱
４１４ ルーティング層
４１８ 銅ワイヤ
４２４ インターポーザ

Claims (41)

  1. 単層のルーティング層および単層のビア柱層を備えるインターポーザのルーティング層に接合される少なくとも１個のチップを備える電子チップパッケージであって、
    前記ビア柱層のビア柱が、ポリマー樹脂内にガラスファイバを備える第１の誘電材料によって取り囲まれ、ならびに、前記チップおよび前記ルーティング層が前記チップおよび前記ルーティング層を封入する第２の誘電材料の層の内部に埋め込まれ、
    前記ビア柱層は銅のビア柱を備え、前記電子チップパッケージの底面には露出した前記ビア柱の銅端部が備えられ、前記銅端部は前記第１の誘電材料によって隙間なく取り囲まれ、前記第１の誘電材料の層と同一平面上にあり、
    前記電子チップパッケージは、前記インターポーザの層構成が上下方向において非対称であり、かつ、底面が平坦であることを特徴とする電子チップパッケージ。
  2. 前記ビア柱層内の少なくとも１本のビア柱が、ビア柱の長手方向に垂直な断面における寸法のうちの、もっとも長い寸法の長さが最も短い寸法の少なくとも３倍である、非円柱形の形状を有することを特徴とする請求項１に記載の電子チップパッケージ。
  3. 前記ビア柱層のバリアメタルが、ニッケル、金、スズ、鉛、パラジウム、銀およびそれらの組合せからなる群から選択されることを特徴とする請求項１に記載の電子チップパッケージ。
  4. 前記ビア柱層のバリアメタルが、１ミクロンから１０ミクロンの範囲の厚さを有することを特徴とする請求項３に記載の電子チップパッケージ。
  5. 前記少なくとも１個のチップが前記ルーティング層にバンプの配列によって接合されるフリップチップとして構成されることを特徴とする請求項１に記載の電子チップパッケージ。
  6. 前記第２の誘電材料が、ガラスファイバ強化ポリマーであることを特徴とする請求項５に記載の電子チップパッケージ。
  7. 前記少なくとも１個のチップがワイヤボンドによって前記ルーティング層に接合され、および、前記第２の誘電材料がモールドコンパウンドであることを特徴とする請求項５に記載の電子チップパッケージ。
  8. 前記ビア柱を取り囲む前記第１の誘電材料の層が、第１のポリマー樹脂を備え、ならびに、前記ルーティング層および前記少なくとも１個のチップを取り囲む前記第２の誘電材料の層が、第２のポリマー樹脂を備え、前記第１のポリマー樹脂が、前記第２のポリマー樹脂と異なることを特徴とする請求項１に記載の電子チップパッケージ。
  9. 前記ビア柱を取り囲む前記第１の誘電材料が、無機フィラーを備えることを特徴とする請求項１に記載の電子チップパッケージ。
  10. 前記ビア柱を取り囲む前記第１の誘電材料が、ポリイミド、エポキシ、ＢＴ（ビスマレイミド／トリアジン）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシド（ＰＰＯ）およびそれらの混和物からなる群から選択されることを特徴とする請求項１に記載の電子チップパッケージ。
  11. 電子チップパッケージを製作する方法であって以下のステップ、すなわち：
    （ａ）犠牲基板を選択するステップ；
    （ｂ）前記犠牲基板上へ耐エッチング液バリア層を堆積するステップ；
    （ｃ）ビア柱層のビア柱をメッキするステップ；
    （ｄ）第１の誘電材料によって前記ビア柱層を積層するステップ；
    （ｅ）前記第１の誘電材料の層を薄くしてかつ平坦化するステップ；
    （ｆ）前記ビア柱層の上にルーティングフィーチャの層をメッキするステップ；
    （ｇ）少なくとも１個のチップを取り付けるステップ、および
    （ｈ）第２の誘電材料によって前記少なくとも１個のチップおよびルーティングフィーチャを封入するステップ
    （ｉ）前記犠牲基板を除去するステップ、および
    （ｊ）前記耐エッチング液バリア層を除去するステップを含み、
    前記第２の誘電材料によって前記少なくとも１個のチップおよびルーティングフィーチャを封入したのち前記犠牲基板を除去することによって、前記電子チップパッケージの底面が平坦で反りが発生しないこと、および
    前記ビア柱層は銅のビア柱を備え、前記電子チップパッケージの底面には露出した前記ビア柱の銅の端部が備えられ、前記銅の端部は前記第１の誘電材料によって隙間なく取り囲まれ、前記第１の誘電体層と同一平面上にあること、を特徴とする方法。
  12. 前記ステップ（ｇ）が前記ルーティングフィーチャに前記少なくとも１個のチップをワイヤボンディングするステップを含み、および、前記ステップ（ｈ）がモールディング材料によって封入するステップを含むことを特徴とする請求項１１に記載の方法。
  13. 前記ステップ（ｇ）がバンプの配列によって前記ルーティングフィーチャに前記少なくとも１個のチップをフリップチップボンディングするステップを含むことを特徴とする請求項１１に記載の方法。
  14. 前記ステップ（ｈ）がポリマープリプレグ内のガラスファイバによって封入するステップを含むことを特徴とする請求項１３に記載の方法。
  15. 前記犠牲基板が剥離可能な銅基板、剥離層および超微細銅箔を備え、および、前記犠牲基板を除去する前記ステップ（ｉ）が前記剥離可能な銅基板を剥離してかつ残りの銅箔をエッチング除去するステップを含むことを特徴とする請求項１１に記載の方法。
  16. 前記電子チップパッケージの外面上にビアの端部を露出するために前記耐エッチング液バリア層を除去してかつ前記ビアの端部に終端部を付加するステップ（ｋ）を更に含む請求項１１に記載の方法。
  17. 請求項１１に記載の方法であって、前記ステップ（ｂ）の前記バリア層が０．１ミクロンから数１０ミクロンの範囲内の厚さに堆積され、かつ：
    タンタル、タングステン、チタン、チタンタンタル合金、チタンタングステン合金、ニッケル、スズ、鉛およびスズ鉛合金のリストから選択される金属を備え、および、前記堆積するステップがスパッタリングを含むか、または、
    ニッケル、スズ、鉛およびスズ−鉛合金のリストから選択される金属を備え、および、前記堆積するステップが電気メッキおよび無電解メッキのリストから選択されるプロセスによるものである、のどちらかであることを特徴とする方法。
  18. 請求項１７に記載の方法であって、ビア柱層をメッキする前記ステップ（ｃ）が、以下のサブステップ、すなわち：
    フォトレジストの層を置くステップ；
    前記フォトレジストの層内にビアのパターンを現像するステップ；
    前記パターンに銅をメッキし、かつ前記フォトレジストを剥離して前記ビアを直立したままにするステップ、によって前記ビア柱層をパターンメッキするステップを含むことを特徴とする方法。
  19. ビア柱層をメッキする前記ステップ（ｃ）が、終端部材料を堆積してかつ前記終端部材料上にビア柱を構築するステップを含むことを特徴とする請求項１７に記載の方法。
  20. 前記終端部材料がスズ、スズ−鉛合金、金、銀およびパラジウムから成る群の少なくとも１つを備えることを特徴とする請求項１９に記載の方法。
  21. 請求項１１に記載の方法であって、ビア柱層をメッキする前記ステップ（ｃ）が、以下のサブステップ、すなわち：
    銅の連続層をパネルメッキするステップ；
    前記銅の連続層の上にフォトレジストの層を堆積するステップ；
    前記フォトレジストの層内にビアのパターンを現像するステップ；
    前記パターンを残すために余剰銅をエッチング除去し、かつ現像された前記フォトレジストを剥離して前記ビアを直立したままにするステップ、によって前記ビア柱層をパネルメッキするステップを含むことを特徴とする方法。
  22. 前記第１の誘電材料がテフロン（登録商標）（登録商標）、テフロン（登録商標）の誘導体、ビスマレイミドトリアジン樹脂、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシド（ＰＰＯ）およびそれらの混合物からなる群から選択されるポリマー樹脂を備えることを特徴とする請求項１１に記載の方法。
  23. 請求項２２に記載の方法であって、前記第１の誘電材料が以下、すなわち：
    （ａ）０．５ミクロンと３０ミクロンの間の平均粒子径および１５重量％と３０重量％の間の微粒子を有する無機粒状フィラー；
    （ｂ）直交積層配置、編マットおよびランダムな向きに切り刻まれたファイバのリストから選択される配置で配置され、有機ファイバおよびガラスファイバのリストから選択されるファイバ、のうち少なくとも１つを更に備えることを特徴とする方法。
  24. 前記第１の誘電材料によって前記ビア柱層を積層する前記ステップ（ｄ）が、ポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシド（ＰＰＯ）またはそれらの混和物からなる群から選択されるマトリクス内のガラスファイバを備えるプリプレグを塗布し、かつ前記ビア柱の上に前記プリプレグをホットプレス積層することによって硬化するステップを含むことを特徴とする請求項１１に記載の方法。
  25. 前記第２の誘電材料がテフロン（登録商標）（登録商標）、テフロン（登録商標）の誘導体、ビスマレイミドトリアジン樹脂、エポキシ樹脂、ポリイミド樹脂、およびそれらの混合物からなる群から選択されるポリマー樹脂を備えることを特徴とする請求項１１に記載の方法。
  26. 請求項２５に記載の方法であって、前記第２の誘電材料が以下、すなわち：
    （ａ）０．５ミクロンと３０ミクロンの間の平均粒子径および１５重量％と３０重量％の間の微粒子を有する無機粒状フィラー；
    （ｂ）直交積層配置、編マットおよびランダムな向きに切り刻まれたファイバのリストから選択される配置で配置され、有機ファイバおよびガラスファイバのリストから選択されるファイバ、のうち少なくとも１つを更に備えることを特徴とする方法。
  27. 誘電材料によって前記ビア柱層を積層する前記ステップ（ｈ）が、ポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキシド（ＰＰＯ）またはそれらの混和物からなる群から選択されるマトリクス内のガラスファイバを備えるプリプレグを塗布し、かつ前記チップおよびルーティングフィーチャの層の上に前記プリプレグをホットプレス積層することによって硬化するステップを含むことを特徴とする請求項１１に記載の方法。
  28. 前記第１の誘電材料の層を薄くしてかつ平坦化する前記ステップ（ｅ）が、ドライエッチング、機械研削、化学機械研摩ＣＭＰ、それらの組合せおよび２ステージプロセスからなる群から選択されることを特徴とする請求項１１に記載の方法。
  29. 請求項１１に記載の方法であって、前記ビア柱層の上にルーティングフィーチャの層をメッキする前記ステップ（ｆ）が、次のステップ、すなわち：
    （ｉ）前記第１の誘電材料の層の上に銅をパネルメッキして、その上にフォトレジストの層を置き、ルーティンフィーチャのポジパターンを現像し、余分な銅を選択的にエッチング除去して前記ルーティングフィーチャを残し、かつ前記フォトレジストを剥離するステップか、または
    （ｉｉ）フォトレジストの層を置き、溝のパターンを現像し、前記溝の中にルーティンフィーチャをパターンメッキし、かつ前記フォトレジストを剥離するステップ、のどちらかを含むことを特徴とする方法。
  30. 前記ステップ（ｆ）が前記薄くされた第１の誘電材料の層の上へ接着金属層を堆積する予備ステップを更に含むことを特徴とする請求項２９に記載の方法。
  31. 前記接着金属層がチタン、クロム、およびニッケル／クロム合金からなる群から選択されることを特徴とする請求項３０に記載の方法。
  32. 前記チップを取り付ける前記ステップ（ｇ）が、はんだを塗布するステップを含むことを特徴とする請求項１１に記載の方法。
  33. 前記チップを前記ルーティングフィーチャに取り付ける前記ステップ（ｇ）が、前記チップから前記ルーティングフィーチャまで及ぶ金、アルミニウムまたは銅のワイヤを備えることを特徴とする請求項１１に記載の方法。
  34. 前記犠牲基板を除去する前記ステップ（ｉ）が、銅をエッチング除去するステップを含むことを特徴とする請求項１１に記載の方法。
  35. 前記犠牲基板を除去する前記ステップ（ｉ）が、第１の銅層を剥がしてかつ残りの銅をエッチング除去するステップを含むことを特徴とする請求項１１に記載の方法。
  36. 前記犠牲基板をエッチング除去する前記ステップ（ｉ）がウエットエッチングプロセスを使用し、および、前記ステップ（ｂ）で作られる前記耐エッチング液バリア層がエッチストップ層として作用することを特徴とする請求項３５に記載の方法。
  37. 前記ステップ（ｂ）で作られる前記耐エッチング液バリア層がタンタルを備え、および、前記犠牲基板をエッチング除去するステップ（ｉ）用の前記エッチングプロセスが前記犠牲基板を高い温度で水酸化アンモニウムの溶液にさらすステップを含むことを特徴とする請求項３６に記載の方法。
  38. 前記犠牲基板が、銅張り積層板を備えることを特徴とする請求項１１に記載の方法。
  39. 前記ステップ（ｂ）で作られる前記耐エッチング液バリア層がタンタル、チタンおよびタングステンおよびチタンタングステン合金からなる群から選択され、ならびに、耐エッチング液バリア層を除去するステップ（ｊ）がＣＦ４およびアルゴンの混合物を使用するプラズマエッチングを含むことを特徴とする請求項１１に記載の方法。
  40. 前記ステップ（ｂ）で作られる前記耐エッチング液バリア層がタンタル、チタン、タングステンおよびチタンタングステン合金からなる群から選択され、ならびに、耐エッチング液バリア層を除去する前記ステップ（ｊ）がＣＦ４および酸素の混合物を使用するプラズマエッチングを含むことを特徴とする請求項１１に記載の方法。
  41. ニッケル、金、スズ、鉛、銀、パラジウムおよびそれらの合金からなる群から選択される前記ビア柱の露出端部に対する最終コーティングおよび有機反変色仕上げを塗布するステップを更に含む請求項１１に記載の方法。
JP2013072392A 2012-12-13 2013-03-29 電子チップパッケージ、及び電子チップパッケージを製作する方法 Active JP6393878B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/713,550 US8866286B2 (en) 2012-12-13 2012-12-13 Single layer coreless substrate
US13/713,550 2012-12-13

Publications (2)

Publication Number Publication Date
JP2014120755A JP2014120755A (ja) 2014-06-30
JP6393878B2 true JP6393878B2 (ja) 2018-09-26

Family

ID=50910390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013072392A Active JP6393878B2 (ja) 2012-12-13 2013-03-29 電子チップパッケージ、及び電子チップパッケージを製作する方法

Country Status (5)

Country Link
US (2) US8866286B2 (ja)
JP (1) JP6393878B2 (ja)
KR (1) KR101486722B1 (ja)
CN (1) CN103871998B (ja)
TW (1) TWI670814B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579128B (zh) * 2012-07-26 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
TWI543323B (zh) * 2014-08-12 2016-07-21 矽品精密工業股份有限公司 中介板及其製法
TWI566330B (zh) * 2015-01-06 2017-01-11 矽品精密工業股份有限公司 電子封裝結構之製法
US9779940B2 (en) * 2015-07-01 2017-10-03 Zhuahai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
US9673063B2 (en) * 2015-10-26 2017-06-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Terminations
TWI590407B (zh) * 2015-12-11 2017-07-01 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI596678B (zh) * 2016-03-08 2017-08-21 南茂科技股份有限公司 半導體封裝結構及其製作方法
CN105789066A (zh) * 2016-05-09 2016-07-20 南通富士通微电子股份有限公司 一种半导体封装结构的制造方法
CN106783633B (zh) * 2016-12-26 2020-02-14 通富微电子股份有限公司 一种扇出的封装结构及其封装方法
TW201836098A (zh) * 2017-03-17 2018-10-01 力成科技股份有限公司 半導體封裝結構及其製造方法
CN109755376A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法
CN115148615B (zh) * 2022-09-05 2022-11-15 长电集成电路(绍兴)有限公司 芯片封装结构的修复方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
JP4282777B2 (ja) * 1996-10-16 2009-06-24 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置用基板及び半導体装置の製造方法
KR100253325B1 (ko) * 1997-09-27 2000-04-15 김영환 랜드그리드어레이패키지및그제조방법
JP4684454B2 (ja) * 2001-04-05 2011-05-18 大日本印刷株式会社 プリント配線基板の製造方法及びプリント配線基板
JP3666591B2 (ja) * 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
IL175011A (en) 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
CN101507373A (zh) * 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
JP2008159731A (ja) * 2006-12-22 2008-07-10 Kyocera Corp 電子部品実装用基板
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
TW200901409A (en) * 2007-06-22 2009-01-01 Nan Ya Printed Circuit Board Corp Packaging substrate with embedded chip and buried heatsink
US9312214B2 (en) * 2011-09-22 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having polymer-containing substrates and methods of forming same
US9881894B2 (en) * 2012-03-08 2018-01-30 STATS ChipPAC Pte. Ltd. Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US9837303B2 (en) * 2012-03-23 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor method and device of forming a fan-out device with PWB vertical interconnect units
US9349616B2 (en) * 2013-03-13 2016-05-24 Stats Chippac, Ltd. Semiconductor device and method of forming WLCSP with semiconductor die embedded within interconnect structure

Also Published As

Publication number Publication date
US20140167234A1 (en) 2014-06-19
CN103871998A (zh) 2014-06-18
US8866286B2 (en) 2014-10-21
KR101486722B1 (ko) 2015-01-28
KR20140077090A (ko) 2014-06-23
CN103871998B (zh) 2017-06-06
JP2014120755A (ja) 2014-06-30
US8945994B2 (en) 2015-02-03
US20140377914A1 (en) 2014-12-25
TWI670814B (zh) 2019-09-01
TW201423926A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
JP6393878B2 (ja) 電子チップパッケージ、及び電子チップパッケージを製作する方法
KR101730344B1 (ko) 칩 패키지
US9196597B2 (en) Semiconductor package with single sided substrate design and manufacturing methods thereof
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
CN100383965C (zh) 半导体器件及其制造方法
US9627308B2 (en) Wiring substrate
KR101169580B1 (ko) 배선용 전자 부품 및 그 제조 방법
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
JP6079992B2 (ja) 一体的金属コアを備えた多層電子支持構造体
TW201631701A (zh) 以聚合物部件爲主的互連體
CN101364586B (zh) 封装基板结构
CN104396008B (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
KR101670666B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임의 제조 방법
JP2011159944A (ja) 単層ボードオンチップパッケージ基板及びその製造方法
TWI612627B (zh) 電子封裝件及其製法
CN111710672A (zh) 一种半导体封装件及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180704

R150 Certificate of patent or registration of utility model

Ref document number: 6393878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250