CN112103191B - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN112103191B
CN112103191B CN202010788303.XA CN202010788303A CN112103191B CN 112103191 B CN112103191 B CN 112103191B CN 202010788303 A CN202010788303 A CN 202010788303A CN 112103191 B CN112103191 B CN 112103191B
Authority
CN
China
Prior art keywords
chip
layer
metal
heat dissipation
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010788303.XA
Other languages
English (en)
Other versions
CN112103191A (zh
Inventor
陈先明
冯磊
黄本霞
谢炳森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202010788303.XA priority Critical patent/CN112103191B/zh
Publication of CN112103191A publication Critical patent/CN112103191A/zh
Application granted granted Critical
Publication of CN112103191B publication Critical patent/CN112103191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请公开了一种芯片封装结构及其制作方法，该方法包括步骤：提供包括金属柱和埋芯空腔的有机框架；在埋芯空腔内贴装背面朝上设置的芯片；层压第一介质层，使第一介质层覆盖在有机框架上表面、芯片背面和芯片四周表面；对第一介质层进行图形化处理，沉积金属形成金属凸起；层压第二介质层，对第二介质层进行钻孔，露出金属凸起，去除下表面胶带，露出芯片正面，对上表面和下表面进行图形化处理并沉积金属，形成线路层和散热层，线路层与芯片和金属柱连接，散热层设置在芯片背面的金属凸起上。本申请芯片封装结构兼容散热和线路设计，可进行双面导通，方便后制程双面导通或表贴其它器件等集成应用，保证散热效果的同时降低了工艺难度和生产成本。

Description

芯片封装结构及其制作方法
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种芯片封装结构及其制作方法。
技术背景
随着微电子技术的不断发展，为实现产品的集成化和小型化对高密度封装技术要求越来越高，在实现产品集成化和小型化的同时，还要求产品具有更小的面积和更佳的散热，因此对封装体内部的线路布局提出了更高的要求。
目前的线路布局中，散热与线路连通是分开设计的，通过在芯片的背面施加大金属块，或者在后制程中在封装体表面叠加散热块或散热机构来进行散热，而在芯片正面通过增层设计重布线路实现产品的集成化和小型化，总体工艺较复杂、成本较高。
申请内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本申请提出一种芯片封装结构及其制作方法，兼容散热和线路设计，保证散热效果的同时降低工艺难度和生产成本，实现集成化和小型化，以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。所述技术方案如下：
第一方面，本申请实施例提供了一种芯片封装结构制作方法，包括以下步骤：
提供有机框架，所述有机框架包括金属柱和埋芯空腔；
在所述有机框架下表面贴附胶带，使所述埋芯空腔底部密封，在所述埋芯空腔内贴装芯片，使所述芯片背面朝上设置；
层压第一介质层，使所述第一介质层覆盖在所述有机框架上表面和填充在所述埋芯空腔内，覆盖所述芯片背面和四周表面；
对所述第一介质层进行图形化处理，形成多个芯片背面开窗和金属柱开窗，在开窗位置沉积金属形成金属凸起，所述金属凸起包括多个芯片背面凸起和金属柱凸起；
在上表面层压第二介质层，并对所述第二介质层进行钻孔，露出所述金属凸起，去除下表面胶带，露出所述芯片的正面，对所述有机框架的上表面和下表面进行图形化处理并沉积金属，形成线路层和散热层，所述线路层通过所述芯片背面凸起和所述金属柱凸起与所述芯片和所述金属柱连接，用于导电和散热，所述散热层设置在所述芯片背面凸起上，用于散热。
根据本申请第一方面实施例的芯片封装结构制作方法，至少具有以下有益效果：第一方面，本申请提供双面均有线路，可作为中间体的双面导通的芯片封装结构，方便后制程双面导通或表贴其它器件等集成应用；第二方面，通过将散热层和线路层结合，不仅可以实现较好的散热，还可以将芯片电气线路从芯片正面引至芯片背面及整个背面单元，增大各线路的间距，降低后步工序因间距或线路较小引发的制程难度；第三方面，线路层与散热层可以进行同步工艺制作，降低工艺步骤和生产成本；第四方面，采用金属柱和镭射钻孔相结合的新型制成工艺，不仅降低了因机械应力导致的各层结构分层的风险，还可以保证信号传输的稳定。
可选地，在本申请的一个实施例中，所述线路层包括上线路层和下线路层，所述下线路层一端与设置在所述芯片的正面的引线端子连通，另一端与所述金属柱连通；所述上线路层一端与所述芯片背面凸起连通，另一端与所述金属柱连通，通过所述线路层和所述金属柱可以将所述芯片正面的引线端子电气特性引至所述芯片背面。
可选地，在本申请的一个实施例中，还包括形成金属种子层，所述金属种子层设置在所述线路层和所述散热层下表面以及所述金属凸起的上表面和下表面。
可选地，在本申请的一个实施例中，还包括在上下表面沉积阻焊层，并对所述阻焊层光刻形成所述线路层和所述散热层的的电极窗口。
可选地，在本申请的一个实施例中，还包括对所述电极窗口表面进行抗氧化处理，形成保护层。
可选地，在本申请的一个实施例中，所述保护层材料包括镍钯金、镍金、锡、银、有机保焊膜。
可选地，在本申请的一个实施例中，所述第一介质层为感光型树脂材料，具有流动性。
第二方面，本申请实施例提供一种芯片封装结构，包括：
有机框架，所述有机框架包括金属柱和埋芯空腔；
芯片，背面朝上设置在所述埋芯空腔内部；
金属凸起，包括多个芯片背面凸起和金属柱凸起，分别对应设置在芯片的背面和金属柱的上表面；
线路层，所述线路层通过所述芯片背面凸起和所述金属柱凸起与所述芯片和所述金属柱连接，用于导电和散热；
散热层，设置在所述芯片背面凸起上，用于散热。
根据本申请第二方面实施例的芯片封装结构，至少具有以下有益效果：第一方面，本申请提供双面均有线路，可作为中间体的双面导通的芯片封装结构，方便后制程双面导通或表贴其它器件等集成应用；第二方面，通过将散热层和线路层结合，不仅可以实现较好的散热，还可以将芯片电气线路从芯片正面引至芯片背面及整个背面单元，增大各线路的间距，降低后步工序因间距或线路较小引发的制程难度；第三方面，线路层与散热层可以进行同步工艺制作，降低工艺步骤和生产成本；第四方面，采用金属柱和镭射钻孔相结合的新型制成工艺，不仅降低了因机械应力导致的各层结构分层的风险，还可以保证信号传输的稳定。
可选地，在本申请的一个实施例中，还包括阻焊层，设置在所述线路层和所述散热层之间，用于绝缘所述线路层和所述散热层。
可选地，在本申请的一个实施例中，还包括保护层，设置在所述线路层和所述散热层上表面，防止所述线路层和所述散热层氧化。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1是本申请一个实施例提供的芯片封装结构制作方法的步骤流程图；
图2至图12是本申请另一个实施例提供的芯片封装结构制作方法中间状态的截面图；
图13是本申请另一个实施例提供的芯片封装结构的截面图；
图14是本申请另一个实施例提供的芯片封装结构的截面图。
附图标记：
有机框架100、金属柱110、埋芯空腔120、胶带600、芯片200、第一介质层310、芯片背面开窗311、金属柱开窗312、芯片背面凸起410、金属柱凸起420、第二介质层320、上线路层511、下线路层512、散热层520、金属种子层700、阻焊层800、电极窗口810、保护层900、感光阻挡层1000。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
本部分将详细描述本申请的具体实施例，本申请之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本申请的每个技术特征和整体技术方案，但其不能理解为对本申请保护范围的限制。
在申请的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
参照图1至图13，本申请的一个实施例提供的芯片封装结构制作方法包括以下步骤：
步骤S100，提供有机框架100，有机框架100包括金属柱110和埋芯空腔120；具体地，如图2所示，提供一种有机介质和金属组成的预埋框架，框架具有上表面和与之相对的下表面，至少一个导通金属柱110，具体为导通铜柱，根据预埋芯片200或器件的大小设置的阵列式排布的埋芯空腔120，埋芯空腔120的数量可根据实际需求设计为至少一个，需要说明的是，埋芯空腔120的分布可以是规则的阵列分布，也可以是无规则分布，本申请实施例中，以两个埋芯空腔120阵列分布为例进行描述。有机框架100的厚度一般在100-500um内，具体厚度根据埋入的芯片200或器件厚度来设定，一般设定厚度要求大于最厚芯片200或器件10um-60um区间。
步骤S200，在有机框架100下表面贴附胶带600，使埋芯空腔120底部密封，在埋芯空腔120内贴装芯片200，使芯片200背面朝上设置；具体地，如图3所示，首先在有机框架100下表面或者上表面层压胶带600，使有机框架100一侧密封；贴装芯片200或器件至有机框架100密封一侧，使芯片200或器件的背面朝上设置，正面接触到胶带600，需要说明的是，芯片200或者器件按照是否有引线端子分为正面和背面，即端子面为芯片200或器件的正面，芯片200或器件朝上或朝下放置可根据实际状况调整，芯片200或器件至少包含一个主动元件，可以是主动元件，也可以是主动元件和被动元件组合，贴装芯片200或器件的贴装压力一般在0.5-5N。
步骤S300，层压第一介质层310，使第一介质层310覆盖在有机框架100上表面和填充在埋芯空腔120内，覆盖芯片200背面和四周表面；具体地，如图4所示，从有机框架100上表面往下层压第一介质层310，具体为有机介电材料，并预固化，为保证填充效果，有机介电材料相对于有机框架100至少高5um，需要说明的是，第一介质层310材料包括环氧树脂(ABF)、聚丙烯(PP)和感光介电材料(PID)，其中，感光介电材料(PID)在未固化前是具有流动性，可以更好地覆盖有机框架100和埋芯空腔120等外露部分，因此在本申请的一些实施例中，优选的，使用感光介电材料(PID)作为第一介质层310。
步骤S400，对第一介质层310进行图形化处理，形成多个芯片背面开窗311和金属柱开窗312，在开窗位置电镀金属形成金属凸起，金属凸起包括多个芯片背面凸起410和金属柱凸起420；具体地，如图5所示，对第一介质层310进行光刻工艺，具体为对感光介电材料(PID)进行曝光和显影，露出导通金属柱开窗312和芯片背面开窗311，其中，一个金属柱110对应一个金属柱开窗312，而一个芯片200背面则对应开设多个芯片背面开窗311，多个芯片背面开窗311可以根据用途进行后续布线，实现导电和散热的区分。各个开窗形成后对第一介质层310进行热固化；如图6所示，在形成开窗结构的的上表面通过化学电镀或者物理溅射的方式在第一介质层310表面形成金属种子层700，常用的金属种子层700材料包括金属钛、金属铜和钛钨合金等，但不仅限于上述材料，金属种子层700厚度一般为0.8-5um。在本申请的一些实施例中，优选的，采用0.1um厚的钛和1um厚的铜两层作为金属种子层700；如图7所示，从金属种子层700上方一侧层压感光阻挡层1000，具体为光刻胶，并对感光阻挡层1000进行图形影像化处理，并显影露出待电镀图形，需要说明的是，待电镀图形与金属柱开窗312和芯片背面开窗311位置保持一致，目的是为了在各个开窗位置处沉积金属，形成后续金属连通工艺，沉积金属包括化学电镀和物理溅射等方法，在本申请的一些实施例中，优选的，采用化学电镀，具体为电镀金属铜，生成多个芯片背面凸起410和金属柱凸起420等金属凸起。
步骤S500，在上表面层压第二介质层320，并对第二介质层320进行钻孔，露出金属凸起，去除下表面胶带600，露出芯片200的正面，对有机框架100的上表面和下表面进行图形化处理并沉积金属，形成线路层和散热层520，线路层通过芯片背面凸起410和金属柱凸起420与芯片200和金属柱110连接，用于导电和散热，散热层520设置在芯片背面凸起410上，用于散热；具体地，如图8所示，电镀生成金属凸起后，去除感光阻挡层1000光刻胶，并蚀刻金属种子层700，使金属种子层700与金属凸起位置保持一致，在上表面层压第二介质层320并固化，第二介质层320同样为机介电材料，包括环氧树脂(ABF)、聚丙烯(PP)和感光介电材料(PID)，其中，环氧树脂(ABF)具有优良的粘接性和耐热性，为保证后续钻孔工艺的质量，因此在本申请的一些实施例中，优选的，使用环氧树脂(ABF)作为第二介质层320；如图9所示，采用激光镭射工艺对第二介质层320进行钻孔处理，将多个芯片背面凸起410和金属柱凸起420等金属凸起上表面露出，并通过除胶渣制程对镭射孔底的第二介质层320残渣进行处理；需要说明的是，镭射制程在第二介质层320压合整平后导入，不会引起介质层的波动，保证了第二介质层320的均匀性，另外,镭射电镀后无需再加磨板工艺，不会引发机械应力导致的器件损伤，以及各层结构的分层风险；如图10所示，移除下表面的胶带600；通过化学镀铜或者物理溅射的方式在上表面和下表面形成金属种子层700，本申请的一些实施例中，采用0.1um厚钛和1um厚铜作为金属种子层700；如图11所示，分别在上表面和下表面的金属种子层700上层压感光阻挡层1000光刻胶，并对感光阻挡层1000进行图形影像处理，显影形成线路层和散热层520的图案，如图12所示，沉积金属，具体为电镀金属铜，形成线路层和散热层520，线路层包括上线路层511和下线路层512，其中下线路层512一端与设置在芯片200的正面的引线端子连通，另一端与金属柱110连通，上线路层511一端与芯片背面凸起410连通，另一端与金属柱110连通，通过线路层和金属柱110可以将芯片200正面的引线端子电气特性引至芯片200背面，实现双面导通，方便后制程双面导通或表贴其它器件等用途。
如图13所示，退膜处理去除感光阻挡层1000光刻胶，并刻蚀金属种子层700，使金属种子层700与线路层和散热层520保持一致，通过金属种子层700增强金属种子层700上下两侧金属之间连接的粘附性和电气导通特性，需要说明的是，线路层通过芯片背面凸起410和金属柱凸起420与芯片200和金属柱110连接，用于导电和散热，散热层520设置在芯片背面凸起410上，用于散热。
在本申请的一些实施例中，还包括在上下表面沉积阻焊层800，并对阻焊层800光刻形成线路层和散热层520的电极窗口810，具体地，如图14所示，在上表面和下表面双面沉积阻焊层800，并对阻焊层800进行图案化处理，露出线路层和散热层520，阻焊层800起绝缘作用，用于将各个线路层和散热层520进行电气隔离，实现各个芯片200或器件之间的电气独立性。
在本申请的一些实施例中，还包括对电极窗口810表面进行抗氧化处理，形成保护层900。通过覆盖保护层900可以防止电极窗口810的金属氧化，增强可靠性，保护层900可通过沉积镍钯金、镍金、锡、银等化学稳定的金属，还包括覆盖有机保焊膜进行表面处理。
基于上述芯片封装结构制作方法，提出本申请的芯片封装结构的各个实施例。
参照图13，本申请的另一个实施例还提供了一种芯片封装结构，包括有机框架100，有机框架100包括金属柱110和埋芯空腔120；芯片200，背面朝上设置在埋芯空腔120内部；金属凸起，包括多个芯片背面凸起410金属柱凸起420，分别对应设置在芯片200背面和金属柱110上表面；线路层，包括上线路层511和下线路层512，通过芯片背面凸起410和金属柱凸起420与芯片200和金属柱110连接，用于导电和散热；散热层520，设置在芯片背面凸起410上，用于散热。
在一实施例中，芯片200或器件贴装在有机框架100预设的埋芯空腔120内，芯片200背面朝上，正面朝下设置，芯片200的引线端子设置在芯片200的正面，与有机框架100下表面的下线路层512连接，在芯片200的背面设置有芯片背面凸起410，芯片背面凸起410一部分通过散热层520互相连接，进行芯片200背面散热，一部分通过上线路层511和金属柱凸起420与金属柱110连接，通过上线路层511、下线路层512和金属柱110将芯片200正面的电气特性引至芯片200背面，实现双面电气特性，在后续连接或者封装时，可作为中间体实现双面连接，增加实用性和集成性，另外，通过在芯片200背面选择连接的金属凸起位置可以将芯片200电气线路从芯片200正面引导至芯片200背面并且实现重新排布，增大了连接的空间，使后续连接的线路间距变大，降低后序因间距或线路较小引发的制程难度。
参照图14，本申请提供的一个实施例中，还包括阻焊层800，设置在线路层和散热层520之间，用于绝缘线路层和散热层520，在一实施例中，在上表面和下表面双面设置有阻焊层800，阻焊层800起绝缘作用，用于将各个线路层和散热层520进行电气隔离，实现各个芯片200或器件之间的电气独立性。
参照图14，本申请提供的一个实施例中，还包括保护层900，设置在线路层和散热层520上表面，防止线路层和散热层520氧化。在一实施例中，保护层900可以防止露出在外部的金属层或者散热层520的金属氧化，增强产品的可靠性，保护层900可通过沉积镍钯金、镍金、锡、银等化学稳定的金属，还包括覆盖有机保焊膜进行表面处理。
本申请实施例中的结构仅为产品示例，本申请实施例中的产品不局限在单层，可以根据实际设计的需求进行多层增层设计，均属于本申请的保护范围。
以上是对本申请的较佳实施进行了具体说明，但本申请并不局限于上述实施方式，熟悉本领域的技术人员在不违背本申请精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种芯片封装结构制作方法，其特征在于，包括以下步骤：
提供有机框架，所述有机框架包括金属柱和埋芯空腔；
在所述有机框架下表面贴附胶带，使所述埋芯空腔底部密封，在所述埋芯空腔内贴装芯片，使所述芯片背面朝上设置；
层压第一介质层，使所述第一介质层覆盖在所述有机框架上表面和填充在所述埋芯空腔内，覆盖所述芯片背面和四周表面；
对所述第一介质层进行图形化处理，形成多个芯片背面开窗和金属柱开窗，在开窗位置沉积金属形成金属凸起，所述金属凸起包括多个芯片背面凸起和金属柱凸起；
在上表面层压第二介质层，并对所述第二介质层进行钻孔，露出所述金属凸起，去除下表面胶带，露出所述芯片的正面，对所述有机框架的上表面和下表面进行图形化处理并沉积金属，形成线路层和散热层，所述线路层通过所述芯片背面凸起和所述金属柱凸起与所述芯片和所述金属柱连接，用于导电和散热，所述散热层设置在所述芯片背面凸起上，用于散热。
2.根据权利要求1所述的芯片封装结构制作方法，其特征在于：所述线路层包括上线路层和下线路层，所述下线路层一端与设置在所述芯片的正面的引线端子连通，另一端与所述金属柱连通；所述上线路层一端与所述芯片背面凸起连通，另一端与所述金属柱连通，通过所述线路层和所述金属柱可以将所述芯片正面的引线端子电气特性引至所述芯片背面。
3.根据权利要求1所述的芯片封装结构制作方法，其特征在于：还包括形成金属种子层，所述金属种子层设置在所述线路层和所述散热层下表面以及所述金属凸起的上表面和下表面。
4.根据权利要求1所述的芯片封装结构制作方法，其特征在于：还包括在上下表面沉积阻焊层，并对所述阻焊层光刻形成所述线路层和所述散热层的电极窗口。
5.根据权利要求4所述的芯片封装结构制作方法，其特征在于：还包括对所述电极窗口表面进行抗氧化处理，形成保护层。
6.根据权利要求5所述的芯片封装结构制作方法，其特征在于：所述保护层材料包括镍钯金、镍金、锡、银、有机保焊膜。
7.根据权利要求1所述的芯片封装结构制作方法，其特征在于：所述第一介质层为感光型树脂材料，具有流动性。
8.一种芯片封装结构，其特征在于，包括:
有机框架，所述有机框架包括金属柱和埋芯空腔；
芯片，背面朝上设置在所述埋芯空腔内部；
金属凸起，包括多个芯片背面凸起和金属柱凸起，分别对应设置在芯片的背面和金属柱的上表面；
线路层，包括上线路层和下线路层，所述线路层通过所述芯片背面凸起和所述金属柱凸起与所述芯片和所述金属柱连接，用于导电和散热；
散热层，设置在所述芯片背面凸起上，用于散热。
9.根据权利要求8所述的芯片封装结构，其特征在于，还包括阻焊层，设置在所述线路层和所述散热层之间，用于绝缘所述线路层和所述散热层。
10.根据权利要求8所述的芯片封装结构，其特征在于，还包括保护层，设置在所述线路层和所述散热层上表面，防止所述线路层和所述散热层表面氧化。
CN202010788303.XA 2020-08-07 2020-08-07 芯片封装结构及其制作方法 Active CN112103191B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010788303.XA CN112103191B (zh) 2020-08-07 2020-08-07 芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010788303.XA CN112103191B (zh) 2020-08-07 2020-08-07 芯片封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112103191A CN112103191A (zh) 2020-12-18
CN112103191B true CN112103191B (zh) 2022-01-11

Family

ID=73752663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010788303.XA Active CN112103191B (zh) 2020-08-07 2020-08-07 芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112103191B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571479A (zh) * 2021-06-30 2021-10-29 华为技术有限公司 芯片封装组件的测试方法
CN115332220B (zh) * 2022-07-15 2024-03-22 珠海越芯半导体有限公司 一种实现芯片互连封装结构及其制作方法
CN115841959B (zh) * 2023-02-23 2023-08-15 广州美维电子有限公司 一种大功率芯片的封装结构及方法
CN117936393A (zh) * 2024-03-21 2024-04-26 成都电科星拓科技有限公司 在单颗芯片背面制作散热盖的方法及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328604A (zh) * 2015-07-01 2017-01-11 珠海越亚封装基板技术股份有限公司 芯片封装
CN111463178A (zh) * 2020-06-22 2020-07-28 珠海越亚半导体股份有限公司 一种散热嵌埋封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328604A (zh) * 2015-07-01 2017-01-11 珠海越亚封装基板技术股份有限公司 芯片封装
CN111463178A (zh) * 2020-06-22 2020-07-28 珠海越亚半导体股份有限公司 一种散热嵌埋封装方法

Also Published As

Publication number Publication date
CN112103191A (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
CN112103191B (zh) 芯片封装结构及其制作方法
US6774467B2 (en) Semiconductor device and process of production of same
US10490478B2 (en) Chip packaging and composite system board
TWI487450B (zh) 佈線基板及其製造方法
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US7670962B2 (en) Substrate having stiffener fabrication method
TWI523591B (zh) 佈線基板之製造方法
KR20070065789A (ko) 회로판 및 그 제조방법
CN101192542A (zh) 电路板结构及其制造方法
CN104332417A (zh) 内埋式半导体封装件的制作方法
JP2005217225A (ja) 半導体装置及びその製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
KR20170009128A (ko) 회로 기판 및 그 제조 방법
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
JP2010171387A (ja) 回路基板構造及びその製造方法
CN213071119U (zh) 具有贯穿开窗的基板及器件封装结构
TW200828553A (en) A capacitance element embedded in semiconductor package substrate structure and method for fabricating TME same
CN101364586B (zh) 封装基板结构
JP2019047115A (ja) 半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
US20140146504A1 (en) Circuit board, package structure and method for manufacturing same
CN112103192B (zh) 芯片封装结构及其制作方法
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
KR20220115079A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant