CN1534760A - 一种利用重复曝光形成双镶嵌结构的方法 - Google Patents
一种利用重复曝光形成双镶嵌结构的方法 Download PDFInfo
- Publication number
- CN1534760A CN1534760A CNA031212484A CN03121248A CN1534760A CN 1534760 A CN1534760 A CN 1534760A CN A031212484 A CNA031212484 A CN A031212484A CN 03121248 A CN03121248 A CN 03121248A CN 1534760 A CN1534760 A CN 1534760A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist layer
- trap
- photosensitive material
- photoresistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种利用重复曝光形成双镶嵌结构的方法。该方法于一半导体基底上形成一光阻层，其中该感光材料层对于一第一波长光线具有一第一吸收度，而对于一第二波长光线具有一第二吸收度，且该第一吸收度不等于该第二吸收度；接着利用该第一波长光线对该感光材料层进行一第一曝光，以于该感光材料层中形成一第一潜在图案；再利用该第二波长光线对该感光材料层进行一第二曝光，以于该感光材料层中形成一第二潜在图案；最后同时去除该感光材料层中的该第一潜在图案以及该第二潜在图案，以于该感光材料层中形成一双镶嵌结构。
Description
技术领域
本发明提供一种改良的光学微影方法，用来于一介电层中形成一双镶嵌(dual damascene)结构，尤指一种仅需要一次上光阻步骤、两次曝光步骤、一次显影步骤以及一次蚀刻步骤即可以于一介电层中形成一双镶嵌结构的光学微影方法。
背景技术
双镶嵌(dual damascene)制程是一种能于一介电层中同时形成一金属导线槽以及一接触窗(via)结构的方法。由于铜金属具有低阻值以及抗电致迁(electro-migration resistance)的特性，因此，铜金属双镶嵌内连线技术在多层内连线(multi-layer interconnect)制程中日益重要，而且势必成为下一世代的半导体制程中所采用的导线材料。
请参阅图1，图1为一半导体晶片10的部分剖面示意图显示一习知的双镶嵌结构11。如图1所示，一下层铜导线14镶嵌于一第一低介电常数(low-k)材料层12中以及一上层铜导线24镶嵌于一第二低介电常数材料层20中的沟渠结构23中。上层铜导线24以及下层铜导线14经由一接触窗(via)22互相电连结。其中第一低介电常数材料层12以及第二低介电常数材料层20皆由旋转涂布(spin-on-coating)低介电材料，例如HSQ或FLARETM所构成，以降低导线之间的RC延迟(RC delay)效应。
然而，习知双镶嵌制程，例如一接触窗优先(via-first)双镶嵌制程，一般而言至少包括两次上光阻(PR coating)步骤、一次底部抗反射层(bottomanti-reflective coating，BARC)涂布步骤、两次曝光(exposure)步骤、两次显影(development)步骤以及两次蚀刻(etch)步骤才能够于一介电层中形成一双镶嵌结构。请参阅图2至图8，图2至图8为习知于一介电层34中形成一接触窗优先双镶嵌结构的方法示意图。首先，如图2所示，提供一半导体晶片30，其包含有一基底32以及一介电层34形成于基底32上。介电层34一般为低介电常数材料所构成，例如HSQ、SiLKTM或FLARETM。
接着，如图3所示，于介电层34上涂布一约1微米(μm)厚的正光阻层36。正光阻层36利用旋转涂布方式形成，例如i-line(365nm)光阻、KrF(248nm)光阻、ArF(193nm)光阻或157nm光阻。随后为加强图案转移的准确性，需再进行一次至数次的烘烤步骤，一般称为去水烘烤(dehydration bake)以及软烤(softbake)。接着对正光阻层36进行曝光，利用一具有一接触窗图案的光罩39以及一具特定波长的曝光光线38，以于正光阻层36中形成一接触窗潜在图案(latent pattern or latent image)37。曝光光线38的波长需配合所使用的正光阻层36。正光阻层36经过适当能量的光源曝照后，其结构将会重排(rearrange)，并进一步水解成酸性成分。
接着，如图4所示，进行一显影制程，利用一显影剂，一般为硷性溶液，以将正光阻层36中的接触窗潜在图案37洗去。未曝光的正光阻层36则不会受到显影剂的影响。随后为了去除正光阻层36中的溶剂，一般需再进行一次至数次的烘烤，称为硬烤(hard bake)。硬烤可同时加强光阻的附着力并且增强光阻对后续蚀刻的抵抗力。接着，利用显影过的正光阻层36为一蚀刻遮罩，进行一非等向性乾蚀刻制程，将正光阻层36中的接触窗图案37转移至介电层34中，以于介电层34中形成接触窗41。
接着，如图5所示，进行一底部抗反射层(BARC)涂布步骤，以于接触窗41旋转涂布形成一底部抗反射层42。底部抗反射层42用来于后续导线槽蚀刻制程中作为蚀刻阻体(etch block)，同时亦可以降低在进行后续导线槽图案化过程中所产生的薄膜干扰效应(thin-film interference effect)。接着涂布一约1微米厚的正光阻层46。随后再进行一去水烘烤以及软烤。如图6所示，接着对正光阻层46进行曝光，利用一具有一导线槽图案的光罩49以及一具特定波长的曝光光线48，以于正光阻层46中形成一导线槽潜在图案47。同样地，曝光光线48的波长需配合所使用的正光阻层46。
接着，如图7所示，进行一显影制程，利用一显影剂(developer)，将正光阻层46中的导线槽潜在图案47洗去。未曝光的正光阻层46则不会受到显影剂的影响。随后进行一硬烤步骤。接着，利用显影过的正光阻层46为一蚀刻遮罩，进行一非等向性乾蚀刻制程，将正光阻层46中的导线槽图案47转移至介电层34中，以于介电层34中形成导线槽51。最后如图8所示，利用习知该项技艺者所熟知的方法，例如氧气电浆或清洗剂，将正光阻层46以及底部抗反射层42去除，即完成双镶嵌结构52的制作。双镶嵌结构52包括有导线槽结构51以及接触窗结构41。
如前所述，习知双镶嵌制程，以接触窗优先双镶嵌制程为例，需要两次上光阻步骤、一次底部抗反射层涂布步骤、两次曝光步骤、两次显影步骤以及两次蚀刻步骤才能够完成。因此十分费时、耗费成本，同时也造成产能以及图案转移的精确度下降。此外，习知接触窗优先双镶嵌制程需使用底部抗反射层，亦容易产生涂布不均的问题，而影响到产品良率(yield)。
发明内容
本发明的主要目的在于提供一种双镶嵌结构的制作方法，以解决上述问题。
本发明的另一目的在于提供一种利用重复曝光形成双镶嵌结构的方法，仅需要一次上光阻步骤、两次曝光步骤、一次显影步骤以及一次蚀刻步骤即可以于一介电层中形成一双镶嵌结构。
本发明的另一目的在于提供一种不需要底部抗反射层涂布步骤，于一单一光阻层中形成一双镶嵌结构的方法。
依据本发明的较佳实施例，本发明方法包含有下列步骤：
提供一半导体基底；
于该半导体基底上形成一感光(photo-sensitive)材料层，其中该感光材料层对于一第一波长光线具有一第一吸收度，而对于一第二波长光线具有一第二吸收度，且该第一吸收度不等于该第二吸收度；
利用该第一波长光线对该感光材料层进行一第一曝光，以于该感光材料层中形成一第一潜在图案；
利用该第二波长光线对该感光材料层进行一第二曝光，以于该感光材料层中形成一第二潜在图案；以及
同时去除该感光材料层中的该第一潜在图案以及该第二潜在图案，以于该感光材料层中形成一双镶嵌结构。
本发明利用该感光材料层对于一第一波长光线具有一第一吸收度，而对于一第二波长光线具有一第二吸收度，且该第一吸收度不等于该第二吸收度的特性，因此仅需要一次上光阻步骤、两次曝光步骤以及一次显影步骤即可以于该感光材料层中形成一双镶嵌结构。
附图说明
图1为习知双镶嵌结构示意图。
图2至图8为习知于一介电层中形成一接触窗优先双镶嵌结构的方法示意图。
图9至图10为本发明较佳实施例的方法示意图。
图11为本发明较佳实施例中KrF光阻的吸收度对曝光光线波长的关系示意图。
图12至图15为本发明较佳实施例的方法示意图。
符号说明
10 半导体晶片 11 双镶嵌结构 12 第一低介电常数材料层
14 导电层 18 氮化矽层 20 第二低介电常数材料层
21 氧化层 22 接触窗 23 沟渠结构
24 上层铜导线 30 半导体晶片 32 基底
34 介电层 36 正光阻层 37 接触窗潜在图案
38 曝光光线 39 光罩 41 接触窗结构
42 底部抗反射层 46 正光阻层 47 导线槽潜在图案
48 曝光光线 49 光罩 51 导线槽结构
52 双镶嵌结构 60 半导体晶片 62 底层
64 介电层 66 正光阻层 67 导线槽潜在图案
67′ 导线槽结构 68 193nm曝光光线
69 光罩 78 248nm曝光光线
79 光罩 87 接触窗潜在图案
87′ 接触窗结构 90、90′ 双镶嵌结构
具体实施方式
请参阅图9至图15，以下即由图9至图15详细说明本发明的技术内容。图9至图15为本发明较佳实施例的方法示意图。首先，如图9所示，半导体晶片60表面包含有一底层62以及一介电层64覆盖于底层62上。底层62可以为一半导体基底或另一介电层。介电层64可以为业界所常用的低介电常数材料所构成，例如FLARETM、SiLKTM、亚芳香基醚类聚合物(poly(arylene ether)polymer)、HSQ(hydrogen silsesquioxane)、MSQ(methyl silsesquioxane)、HOSP(hybrid-organic-siloxane-polymer)、parylene类化合物、二氧化矽或多孔(porous)二氧化矽等等。介电层64的介电常数一般介于2.2至3.5之间，一般厚度约为数千埃(angstrom)至数微米之间。
需强调的是，本发明的技术重点在于利用一次上光阻步骤、两次曝光步骤、一次显影步骤以及一次蚀刻步骤于介电层64中形成一双镶嵌结构。因此为了方便说明本发明的特征，底层62中的其它元件，例如下层金属导线或其它内连线结构，则不显示在图9以及以下图示中。习知该项技艺者可以将本发明的方法应用于目前正使用中的各种不同类型双镶嵌制程中，例如接触窗优先双镶嵌制程、导线槽优先(trench-first)双镶嵌制程、埋入蚀刻停止(buried etch stop)双镶嵌制程或埋入蚀刻遮蔽(buried etch mask)双镶嵌制程。
接着，如图10所示，于介电层64表面上旋转涂布一正光阻层66。正光阻层66的厚度约为0.5至3.5微米之间，较佳在1至2.5微米之间，最佳为2微米。在本发明的较佳实施例中，正光阻层66由KrF(248nm)光阻所构成，然而，其它光阻，例如i-line(365nm)光阻、ArF(193nm)光阻、157nm光阻或其它感光(photo-sensitive)材料，亦同样适用于本发明。正光阻层66对不同波长光线具有不同的吸收度(absorbance)。如图11所示，KrF(248nm)光阻对波长248nm的紫外光(ultra-violet，UV)具有一第一吸收度A1，而对波长193nm的深紫外光(deep UV)具有一第二吸收度A2，其中第二吸收度A2大于第一吸收度A1。
随后如图12所示，为加强图案转移的准确性，在进行曝光的前，建议先进行一温度约为90至130℃之间，时间约为1分钟左右的去水烘烤或软烤步骤。接着对正光阻层66进行曝光，利用一具有一导线槽图案的光罩69以及一193nm曝光光线68，以于正光阻层66中形成一导线槽潜在图案67。导线槽潜在图案67的形成由于正光阻层66对于193nm曝光光线68的低穿透度(transmittance)所造成。如前所述，KrF(248nm)光阻对波长193nm的深紫外光具有一较大的吸收度A2，换言之，即KrF(248nm)光阻对波长193nm的深紫外光具有较小的穿透度(穿透度被定义为吸收度的倒数)。因此波长193nm的深紫外光只能曝照至一预定感光深度h的正光阻层66，亦即193nm光子只能与部份正光阻层66表面的正光阻分子作用。在本较佳实施中，2微米厚的正光阻层66被波长193nm的深紫外光曝照后的感光深度约为0.2微米左右。
如图13所示，在完成193nm的曝光步骤之后，随即改变曝光光源的波长至248nm，并利用一具有一接触窗图案的光罩79以及248nm曝光光线78对正光阻层66进行第二次的曝光，以于正光阻层66中形成一接触窗潜在图案87。见图11，KrF光阻对波长248nm的深紫外光具有一较小的吸收度A1，换言之，即KrF光阻对波长248nm的深紫外光具有较大的穿透度。因此波长248nm的深紫外光能曝照全部厚度的正光阻层66。第一次曝光(即导线槽图案曝光)与第二次曝光(即接触窗图案曝光)之间的时间间隔应越小越好，以避免由于光酸化合物(photo active compounds，PACs)的形成所造成的临界尺寸(criticaldimension，CD)控制问题。
在本发明的其它实施例中，正光阻层66亦可以先进行接触窗图案的曝光步骤，随后再进行导线槽图案曝光步骤。然而，由于光酸化合物可能产生的临界尺寸控制问题，故建议以先进行较大面积的曝光步骤较佳。在本发明的较佳实施例中，即是进行较大面积的导线槽图案曝光，随后再进行较小面积的接触窗图案曝光，如此一来，可以缩小(minimize)接触窗图案的临界尺寸变化。
随后，进行一显影制程，利用一显影剂，例如含有tetramethyl ammoniumhydroxide或choline成分的硷性水溶液，同时将正光阻层66中的导线槽潜在图案67以及接触窗潜在图案87洗去。未曝光的正光阻层66则不会受到显影剂的影响。如图14所示，经过显影后的正光阻层66包含有一导线槽结构67′以及一接触窗结构87′，共同构成一双镶嵌结构90。随后对正光阻层66进行一温度约为90至130℃之间，时间约为1分钟左右的硬烤步骤。接着，如图15所示，利用显影/烘烤过的正光阻层66为一蚀刻遮罩，进行一非等向性乾蚀刻制程，将正光阻层66中的双镶嵌结构90转移至介电层64中，以于介电层64中形成双镶嵌结构90′。最后利用习知该项技艺者所熟知的方法，例如氧气电浆或清洗剂，将残余的正光阻层66去除。
完成双镶嵌结构制作的半导体晶片60，可继续进行后续的金属化制程。一般的金属化制程包括有下列步骤：(1)于介电层64上形成一阻障层；(2)于阻障层上溅镀一金属层，且金属层填满介电层64中之双镶嵌结构90′；(3)进行一金属化学机械研磨制程(chemical-mechanical-polishing，CMP)，以去除双镶嵌结构90′以外的金属层以及阻障层；以及(4)于该金属层上形成一保护层。金属化制程为习知该项技艺者所熟知，因此不再详细描述。
相较于习知方法，本发明双镶嵌导线内连线方法仅需要一次上光阻步骤、两次曝光步骤、一次显影步骤以及一次蚀刻步骤即可以于一介电层中形成一双镶嵌结构。
以上所述仅为本发明之较佳实施例，凡依本发明申请专利范围所做之均等变化与修饰，皆应属本发明专利之涵盖范围。
Claims (20)
1.一种利用重复曝光形成双镶嵌结构的方法，该方法包含有下列步骤：
提供一半导体基底；
于该半导体基底上形成一感光材料层，其中该感光材料层对于一第一波长光线具有一第一吸收度，而对于一第二波长光线具有一第二吸收度，且该第一吸收度不等于该第二吸收度；
利用该第一波长光线对该感光材料层进行一第一曝光，以于该感光材料层中形成一第一潜在图案；
利用该第二波长光线对该感光材料层进行一第二曝光，以于该感光材料层中形成一第二潜在图案；以及
同时去除该感光材料层中的该第一潜在图案以及该第二潜在图案，以于该感光材料层中形成一双镶嵌结构。
2.如权利要求1的方法，其特征在于，该感光材料层为一光阻层。
3.如权利要求2的方法，其特征在于，该光阻层为i-line光阻所构成。
4.如权利要求2的方法，其特征在于，该光阻层为KrF光阻所构成。
5.如权利要求2的方法，其特征在于，该光阻层为ArF光阻所构成。
6.如权利要求2的方法，其特征在于，该光阻层为157nm光阻所构成。
7.如权利要求1的方法，其特征在于，该半导体基底上尚包含有一介电层介于该半导体基底以及该感光材料层之间。
8.如权利要求1的方法，其特征在于，去除该感光材料层中该第一潜在图案以及该第二潜在图案的方法利用一显影剂。
9.如权利要求1的方法，其特征在于，该第一波长小于该第二波长，且该第一吸收度大于该第二吸收度。
10.如权利要求1的方法，其特征在于，该第一潜在图案为一浅沟图案，而该第二潜在图案为一介质窗图案。
11.一种双镶嵌内连线制程方法，该制程方法包含有下列步骤：
提供一半导体基底，其上形成有一介电层；
提供一半导体基底，其上形成有一介电层；
于该介电层上形成一光阻层；
对该光阻层进行一具有一第一吸收度的第一曝光制程，以于该光阻层中形成一第一潜在图案；
对该光阻层进行一具有一第二吸收度的第二曝光制程，以于该光阻层中形成一第二潜在图案；
同时显影该光阻层中的该第一潜在图案以及该第二潜在图案，以于该光阻层中形成一双镶嵌结构；
进行一乾蚀刻制程，以将该光阻层中的双镶嵌结构转移至下方的该介电层中；以及去除该光阻层。
12.如权利要求11的方法，其特征在于，于该乾蚀刻制程之后，该制程方法尚包含有下列步骤：
于该介电层上形成一阻障层；
于该阻障层上溅镀一金属层，且该金属层填满该介电层中的双镶嵌结构；进行一金属化学机械研磨制程(chemical-mechanical-polishing，CMP)，以去除该双镶嵌结构以外的该金属层以及该阻障层；以及
于该金属层上形成一保护层。
13.如权利要求11的方法，其特征在于，该第一曝光制程利用一第一波长光线，该第二曝光制程利用一第二波长光线，且该第一波长不等于该第二波长。
14.如权利要求11的方法，其特征在于，该第一吸收度不等于该第二吸收度。
15.如权利要求11的方法，其特征在于，该第一吸收度小于该第二吸收度。
16.如权利要求11的方法，其特征在于，该光阻层为i-line光阻所构成。
17.如权利要求11的方法，其特征在于，该光阻层为KrF光阻所构成。
18.如权利要求11的方法，其特征在于，该光阻层为ArF光阻所构成。
19.如权利要求11的方法，其特征在于，该光阻层为157nm光阻所构成。
20.如权利要求11的方法，其特征在于，该第一潜在图案为一浅沟图案，而该第二潜在图案为一介质窗(via)图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA031212484A CN1534760A (zh) | 2003-03-28 | 2003-03-28 | 一种利用重复曝光形成双镶嵌结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA031212484A CN1534760A (zh) | 2003-03-28 | 2003-03-28 | 一种利用重复曝光形成双镶嵌结构的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1534760A true CN1534760A (zh) | 2004-10-06 |
Family
ID=34285627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA031212484A Pending CN1534760A (zh) | 2003-03-28 | 2003-03-28 | 一种利用重复曝光形成双镶嵌结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1534760A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100465666C (zh) * | 2006-01-24 | 2009-03-04 | 联华电子股份有限公司 | 微元件制作方法 |
| CN102738063A (zh) * | 2011-04-07 | 2012-10-17 | 上海微电子装备有限公司 | 一种线路互联结构制法 |
| CN106298643A (zh) * | 2016-08-29 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法 |
| CN107255907A (zh) * | 2017-08-17 | 2017-10-17 | 京东方科技集团股份有限公司 | 一种补偿装置、曝光装置及曝光补偿方法 |
-
2003
- 2003-03-28 CN CNA031212484A patent/CN1534760A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100465666C (zh) * | 2006-01-24 | 2009-03-04 | 联华电子股份有限公司 | 微元件制作方法 |
| CN102738063A (zh) * | 2011-04-07 | 2012-10-17 | 上海微电子装备有限公司 | 一种线路互联结构制法 |
| CN102738063B (zh) * | 2011-04-07 | 2015-01-21 | 上海微电子装备有限公司 | 一种线路互联结构制法 |
| CN106298643A (zh) * | 2016-08-29 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法 |
| CN106298643B (zh) * | 2016-08-29 | 2019-04-05 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法 |
| CN107255907A (zh) * | 2017-08-17 | 2017-10-17 | 京东方科技集团股份有限公司 | 一种补偿装置、曝光装置及曝光补偿方法 |
| CN107255907B (zh) * | 2017-08-17 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种补偿装置、曝光装置及曝光补偿方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7364836B2 (en) | Dual damascene process | |
| US7709373B1 (en) | System and method for imprint lithography to facilitate dual damascene integration in a single imprint act | |
| JP4852360B2 (ja) | 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法 | |
| CN1256438A (zh) | 半导体制造中防止由介质防反射层引起的光致抗蚀剂中毒 | |
| US6436810B1 (en) | Bi-layer resist process for dual damascene | |
| JP3504247B2 (ja) | 半導体装置の製造方法 | |
| US7078348B1 (en) | Dual layer patterning scheme to make dual damascene | |
| US7862985B2 (en) | Method for double patterning a developable anti-reflective coating | |
| CN101154586A (zh) | 接触孔的制造方法 | |
| US20080073321A1 (en) | Method of patterning an anti-reflective coating by partial etching | |
| US6670271B1 (en) | Growing a dual damascene structure using a copper seed layer and a damascene resist structure | |
| US6399508B1 (en) | Method for metal etch using a dielectric hard mask | |
| US7932017B2 (en) | Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer | |
| KR20230007391A (ko) | 탄소 재료, 금속 유기 화합물 및 용매를 포함하는 스핀 코팅 조성물, 및 기판 위 금속 산화물 막의 제조 방법 | |
| CN1257532C (zh) | 构图低介电常数介电层的方法 | |
| CN1534760A (zh) | 一种利用重复曝光形成双镶嵌结构的方法 | |
| US20080076075A1 (en) | Method for double patterning a thin film | |
| US6905950B2 (en) | Growing copper vias or lines within a patterned resist using a copper seed layer | |
| US20160313644A1 (en) | Pattern formation method | |
| TWI358789B (en) | Method for dual damascene process | |
| CN101593725A (zh) | 接触孔的形成方法 | |
| US7811747B2 (en) | Method of patterning an anti-reflective coating by partial developing | |
| US6162586A (en) | Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers | |
| TW201830471A (zh) | 半導體裝置的製作方法 | |
| US20040180295A1 (en) | Method for fabricating a dual damascene structure using a single photoresist layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |