CN1257532C - 构图低介电常数介电层的方法 - Google Patents

构图低介电常数介电层的方法 Download PDF

Info

Publication number
CN1257532C
CN1257532C CNB021263213A CN02126321A CN1257532C CN 1257532 C CN1257532 C CN 1257532C CN B021263213 A CNB021263213 A CN B021263213A CN 02126321 A CN02126321 A CN 02126321A CN 1257532 C CN1257532 C CN 1257532C
Authority
CN
China
Prior art keywords
dielectric constant
dielectric layer
low dielectric
low
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021263213A
Other languages
English (en)
Other versions
CN1450597A (zh
Inventor
张鼎张
刘柏村
许钲宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1450597A publication Critical patent/CN1450597A/zh
Application granted granted Critical
Publication of CN1257532C publication Critical patent/CN1257532C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

一种构图低介电常数介电层的方法。直接暴露在高能量流下来构图低介电常数介电层，而不需要使用任何的光刻胶层，借以使低介电常数介电层曝光的部分固化，而变的不溶于显影溶液中，低介电常数介电层未曝光的部分则会溶解在显影溶液中，并将会在显影步骤中被移除，组件的效能与可靠度均可因此得到改善，且可以简化工艺步骤。

Description

构图低介电常数介电层的方法
技术领域
本发明是有关于一种构图介电层的方法，且特别是有关于一种构图低介电常数介电层的方法。
背景技术
在高速集成电路的应用上，芯片上的组件尺寸变小且，内连线间距的密度提高，一般使用的介电层比如氧化硅层，因为具有高介电常数，所以很容易造成高RC延迟，因此通常会使用低介电常数(low-k)的介电材料来取代来作为内金属介电层(IMD)，其优点像是可以降低内连线的寄生电容，连带降低RC延迟，或是缓和金属线之间的干扰，因此可以改善操作的速度。
为了进一步的减少RC延迟以及增进操作效能，具有低电阻、高熔点以及高度抗电子迁移特性的铜会与低介电常数介电层结合使用，铜导线不仅会减少RC延迟，还会减少导线之间的静电电容。
因为铜金属的蚀刻步骤很难控制，所以通常会使用镶嵌技术来制作铜导线与铜插塞。
在一种传统用来形成铜镶嵌插塞结构的先形成介层洞工艺中，如图1所示，会在预先提供已具有金属内连线(未显示)的基底100上形成一层盖氮化物层102，之后依序在盖氮化物层上形成第一低介电常数介电层104、阻挡层106、第二低介电常数介电层108、化学机械研磨(CMP)阻挡层110、以及底部抗反射涂布(BARC)层(未显示)，然后在底部抗反射涂布层上形成一层构图过的第一光刻胶层用来构图介层洞；用第一光刻胶层当作掩膜，而盖氮化物层作为一层蚀刻阻挡层，进行第一道非等向性蚀刻工艺，穿过这些结构层而形成介层洞开口(未显示)。
在移除第一光刻胶层以后，进行一道填满间隙的步骤，用聚合物材料层填满介层洞，借以保护盖氮化物层；在聚合物材料层上形成一层构图过的第二光刻胶层以后，进行第二道非等向性蚀刻工艺，以阻挡层作为蚀刻阻挡层，构图出一个沟渠开口(未显示)。
接着，在介层洞开口与沟渠开口上形成一层阻障层120，然后在阻障层120上形成一层导电层130并填满开口，之后进行化学机械研磨以完成公知的镶嵌工艺。图1即为用上述工艺制作的一种公知铜镶嵌插塞结构。
但是，如图1所示，覆盖在介层洞开口的聚合物材料层会在介层洞开口上端周围形成一个栅栏状的外观，这是因为聚合物材料层阻碍了蚀刻，结果会造成第二低介电常数介电层108的不完全移除。
此外，当第二光刻胶层接着被像是氮/氧的等离子抛磨工艺或是氮/氢的等离子工艺之类的光刻胶层移除工艺剥除时，使用的光刻胶层移除工艺通常会损害到第二介电层108的侧壁，导致低介电常数介电层的介电常数有变动并增加漏电流。再者，受损侧壁的低介电常数介电材料会有吸收水气的倾向，会造成附着力变差且后续金属化工艺的品质退化。
发明内容
有鉴于此，发明提供一种构图低介电常数介电层的方法，不会破坏低介电常数介电层，借以避免损害插塞以及造成金属化工艺的品质降低；此外，本发明不需要使用光刻胶层来构图低介电常数介电层，因此可以避免有残留物以及不完全移除的现象发生。
本发明使用一种高能量流直接构图低介电常数介电层，而不需要在光刻工艺中使用光刻胶层来作为掩膜，其中高能量流包括x光、电子束、离子束、或是其它具有高能量的电磁波。
为达本发明的上述与其它目的，本发明提供一种通过直接暴露在高能量流之下来构图低介电常数介电层的方法，借以使低介电常数介电层曝光的部分固化，而变的不溶于显影溶液中，低介电常数介电层未曝光的部分则会溶解在显影溶液中，并将会在显影步骤中被移除。
借着在光刻蚀刻工艺中不使用任何的光刻胶层，利用高能量流直接构图低介电常数介电层，因此可以防止低介电常数介电层会被破坏，且可以避免插塞劣化的问题，组件的效能与可靠度均可得到改善，且可以简化工艺步骤。
附图说明
图1为用一种公知先形成介层洞的镶嵌工艺来制作的一种公知铜镶嵌插塞结构；
图2A至图2E为依照本发明一较佳实施例的一种构图低介电常数介电层以形成双重镶嵌开口的工艺剖面示意图；以及
图3A为根据本发明一较佳实施例，用x光线构图的HOSP材料层，而图3B为用x光线构图的HSQ材料层。
100，200基底            102盖层
104，108，202，204低介电常数材料
110CMP阻挡层            120阻障层
130导电层               220高能量流
202a，204a未曝光区域    202b，204b曝光区域
206开口                 210，212掩膜
具体实施方式
在IC的制作上使用了各种光刻工艺，包括紫外线光刻工艺、电子束光刻工艺、离子束光刻工艺以及x光光刻工艺。光学的曝光显影技术可以达到接近1微米的分辨率以及0.5微米的调节；而电子束光刻工艺术可以用来制造掩膜，并可以达到0.5微米的分辨率以及0.2微米的调解度(registration)；x光光刻工艺的分辨率可以高达10-100埃；而离子束光刻工艺的分辨率接近100埃。但是这些光刻工艺并没有任何一种被直接使用于介电层的曝光而没有用到光刻胶层，本发明独创将前面提到的光刻工艺直接用来构图介电层而不需要使用媒介的光刻胶层。
在此，“直接”表示高能量流被用来构图低介电常数介电层而没有使用光刻胶层，在使用x光与短电磁波的情况中，具有预定图案的掩膜会被用来提供图案的转移，但是假如是使用离子束或是电子束来作为高能量流的话就可以省略不用掩膜。
本发明在光刻工艺中使用高能量流来直接构图低介电常数介电层而不需要使用光刻胶层来作为掩膜，用在旋涂的低介电常数材料上的高能量流可以是x光、电子束、离子束或是任何其它具有高能量的短电磁波，高能量流最适当的能量密度约为10瓦特/平方厘米-150瓦特/平方厘米。特别的是，本发明可适用于平面图形小于0.1微米的组件制作上。
以下的实施例是以x光作为高能量束为例来作为范例说明，但是本发明的范围并不因此受到限制。
本发明使用的低介电常数层较佳是使用以旋涂法形成的旋涂材料，旋涂的优点像是低成本与有效率，因此被广泛的应用在半导体的制作过程中；使用的旋涂材料包括旋涂式玻璃(SOG)材料以及旋图式聚合物(SOP)材料。在许多具有低介电常数的材料中，以硅-氧为底的材料，包括无机高分子化合物像是含氢的硅酸盐(hydrogensilsesquioxane)(HSQ，介电常数为2.8-3.0)，有机的高分子化合物像是甲基硅酸盐(methyl silsesquioxane)(MSQ，介电常数为2.5-2.7)，混合的有机硅氧烷聚合物(HOSP，介电常数为2.5)，以及多孔的硅酸盐(介电常数小于2.0)等，都适合应用在本发明中。由聚(醯胺酸)类或聚胺类以及感光化合物制备的感光聚胺材料包括负型PSPI以及正型PSPI。
假如x光被用于使用硅底材料作为低介电常数介电层的话，x光较适当的能量约为10-800eV；假如x光是用于感光的低介电常数介电材料作为低介电常数介电层的话，x光较适当的能量约为1-6eV。
图2A至图2E为依照本发明一较佳实施例的一种构图低介电常数介电层以形成双重镶嵌开口的工艺剖面示意图。
请参照图2A所示，提供一个基底200，在基底200上形成一层第一低介电常数材料层202，此低介电常数材料层202最好是由旋涂法形成的低介电常数介电材料，举例来说，此第一低介电常数介电材料可以是低介电常数的硅-氧底材料或是一种感光的低介电常数材料，此低介电常数材料层202的厚度可以根据工艺设计的需求来加以调整。
请参照图2B所示，通过一个第一掩膜210将一个高能量流220施加在第一低介电常数材料层202上，借以转换一个介层洞开口的图案，介层洞开口预定区域不会被暴露在高能量流220下，而第一低介电常数材料层202的其它部分会被暴露在高能量流220下；使用的高能量流220比如可以是能量密度为10瓦特/平方厘米-150瓦特/平方厘米的x光、短电磁波、电子束或是离子束，使用的时间约为10-120分钟。举例来说，当使用的低介电常数材料202是含氢硅酸盐(HSQ)，高能量流是能量密度为10瓦特/平方厘米-20瓦特/平方厘米的x光时，更明确的是14瓦特/平方厘米时，使用的较佳时间约为60分钟。当高能量流应用于第一低介电常数材料层202时，高能量流220的能量要强到足以使第一低介电常数材料202产生交互链接，也就是说第一低介电常数材料层202要选择可以被高能量流220固化的材料。在固化的过程中，第一低介电常数材料层202的曝光区域202b会变成网状结构且变的不会溶于显影液中；另一方面未曝光的区域202a没有被固化，仍可溶于显影液中，因此第一低介电常数材料层202会被构图但没有被显影。
请参照图2C所示，在构图过的第一低介电常数材料层202上形成一层第二低介电常数材料层204，最好第二低介电常数材料层204所用的材质与第一低介电常数材料层202相同，如此就可以用单一道显影步骤同时将两层显影，但是第二低介电常数材料层204与第一低介电常数材料层202也可以根据工艺需求使用不一样的材料，第二低介电常数材料层204的厚度可以根据设计与工艺所需作调整。
请参照图2D所示，通过一个第二掩膜212将高能量流220施加在第二低介电常数材料层204上，借以转换一个沟渠开口的图案，沟渠预定的区域不会被暴露在高能量流220下，而第二低介电常数材料层204的其它部分会被暴露在高能量流220下；使用的高能量流220比如可以是能量密度为10瓦特/平方厘米-150瓦特/平方厘米的x光、短电磁波、电子束或是离子束，使用的时间约为10-120分钟。举例来说，当使用的低介电常数材料204是含氢的硅酸盐(HSQ)，高能量流是能量密度为10瓦特/平方厘米-20瓦特/平方厘米的x光时，更明确的是14瓦特/平方厘米时，使用的较佳时间约为60分钟。当高能量流应用于第二低介电常数材料层204时，高能量流220的能量要强到足以使第二低介电常数材料204产生交互链接，也就是说第二低介电常数材料层204要选择可以被高能量流220固化的材料。在固化的过程中，第二低介电常数材料层204的曝光区域204b会变成网状结构且变的不会溶于显影液中；另一方面未曝光的区域204a没有被固化，仍可溶于显影液中，因此第二低介电常数材料层204会被构图但没有被显影。
请参照图2E所示，进行一道显影步骤以将第一与第二低介电材料层202，204显影，因此会形成一个双重镶嵌开口206，在显影步骤中使用的显影液比如是旋涂式溶液。
之后，进行一道烘烤步骤以减少水气的吸收，将基底200放置在一个热的板子上，在摄氏200-400度之间烘烤约10-30分钟，此道烘烤步骤也可以增进两层低介电常数材料层的机械强度。
接下来需要进行下列步骤以完成双重镶嵌结构，包括形成一层阻障层，沉积导电材料填满双重镶嵌开口并进行平坦化的步骤，这些步骤均非本发明主要特征且为本领域人员所周知，因此在此不予赘述。
图3A为根据本发明一较佳实施例，用x光线构图的HOSP材料层，而图3B为用x光线构图的HSQ材料层。由图3A与图3B可知，HOSP层与HSQ层都可以用x光曝光直接来构图而不需要使用任何光刻胶层，图3A的结果图案的尺寸小到0.8微米。
显然的，本发明并不会受限于只能用于在两层低介电常数介电层内形成双重镶嵌开口，本发明还可以通过重复构图每一个别的层来构图多层低介电常数介电层，本发明也可以用来制作接触窗/介层洞/内连线开口或是进一步达到低介电常数介电层的图案转换。

Claims (19)

1.一种构图低介电常数介电层的方法，其特征是，该方法包括下列步骤：
提供一基底；
用旋涂的方式形成一低介电常数介电层于该基底上；
提供具有一图案的一掩膜；
直接在该低介电常数介电层上使用一高能量流，以选择性的固化该低介电常数介电层而不需要使用一光刻胶层，其中该掩膜是被使用来将该图案转换到该低介电常数介电层上的；
通过使用一显影液来进行一显影步骤，其中该低介电常数介电层的一部分会被暴露在高能量流下并被固化，因此不溶于该显影液中，而该低介电常数介电层未曝光的部分则会溶解在该显影液中；以及
在显影步骤以后，进行一道烘烤步骤以减少水气的吸收。
2.如权利要求1所述的方法，其特征是，该高能量流具有一能量密度，为10瓦特/平方厘米-150瓦特/平方厘米。
3.如权利要求1所述的方法，其特征是，该高能量流包括x光。
4.如权利要求1所述的方法，其特征是，该高能量流包括短电磁波。
5.如权利要求1所述的方法，其特征是，该高能量流包括电子束。
6.如权利要求1所述的方法，其特征是，该高能量流包括离子束。
7.如权利要求1所述的方法，其特征是，该低介电常数介电层的材质为一硅底的旋涂材质。
8.如权利要求7所述的方法，其特征是，该硅底的旋涂材质选自含氢硅酸盐(HSQ)、甲基硅酸盐(MSQ)、混合的有机硅氧烷聚合物(HOSP)以及多孔的硅酸盐其中之一。
9.如权利要求1所述的方法，其特征是，该低介电常数介电层的材质为一感光低介电常数材料。
10.一种在一低介电常数介电层中形成一开口的方法，其特征是，包括下列步骤：
提供一基底；
用旋涂的方式形成一低介电常数介电层于该基底上；
提供具有一图案的一掩膜；
直接在该低介电常数介电层上使用一高能量流，以选择性的固化该低介电常数介电层而不需要使用一光刻胶层，其中该掩膜是被使用来将该图案转换到该低介电常数介电层上的；以及
通过使用一显影液来进行一显影步骤，以在该低介电常数介电层中形成一开口，其中该低介电常数介电层的一部分会被暴露在高能量流下并被固化，因此不溶于该显影液中，而该低介电常数介电层未曝光的部分则会溶解在该显影液中被移除而形成该开口。
11.如权利要求10所述的方法，其特征是，该高能量流具有一能量密度，为10瓦特/平方厘米-150瓦特/平方厘米。
12.如权利要求10所述的方法，其特征是，该高能量流包括x光。
13.如权利要求10所述的方法，其特征是，该高能量流包括短电磁波。
14.如权利要求10所述的方法，其特征是，该高能量流包括电子束。
15.如权利要求10所述的方法，其特征是，该高能量流包括离子束。
16.如权利要求10所述的方法，其特征是，该低介电常数介电层的材质为一硅底的旋涂材质。
17.如权利要求16所述的方法，其特征是，该硅底的旋涂材质选自含氢硅酸盐(HSQ)、甲基硅酸盐(MSQ)、混合的有机硅氧烷聚合物(HOSP)以及多孔的硅酸盐其中之一。
18.如权利要求10所述的方法，其特征是，该低介电常数介电层的材质为一感光的低介电常数材料。
19.如权利要求10所述的方法，其特征是，假如该感光的低介电常数材料为双层结构而开口为双重镶嵌开口的话，形成该低介电常数介电层、提供该掩膜以及使用该高能量流的步骤会依序重复。
CNB021263213A 2002-04-09 2002-07-19 构图低介电常数介电层的方法 Expired - Lifetime CN1257532C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/120,274 US6716741B2 (en) 2002-04-09 2002-04-09 Method of patterning dielectric layer with low dielectric constant
US10/120,274 2002-04-09

Publications (2)

Publication Number Publication Date
CN1450597A CN1450597A (zh) 2003-10-22
CN1257532C true CN1257532C (zh) 2006-05-24

Family

ID=28674641

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021263213A Expired - Lifetime CN1257532C (zh) 2002-04-09 2002-07-19 构图低介电常数介电层的方法

Country Status (2)

Country Link
US (1) US6716741B2 (zh)
CN (1) CN1257532C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
FR2858876B1 (fr) * 2003-08-12 2006-03-03 St Microelectronics Sa Procede de formation sous une couche mince d'un premier materiau de portions d'un autre materiau et/ou de zones de vide
IL157838A (en) * 2003-09-10 2013-05-30 Yaakov Amitai High-brightness optical device
US7064048B2 (en) * 2003-10-17 2006-06-20 United Microelectronics Corp. Method of forming a semi-insulating region
TWI220774B (en) * 2003-11-03 2004-09-01 Univ Nat Sun Yat Sen Method for patterning low dielectric constant film and method for manufacturing dual damascene structure
KR100613346B1 (ko) * 2004-12-15 2006-08-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR101112534B1 (ko) * 2005-03-04 2012-03-13 삼성전자주식회사 유기 발광 표시 소자 및 그 제조 방법
CA2793696C (en) * 2010-04-13 2018-04-24 Energy Sciences, Inc. Cross linking membrane surfaces
US9059255B2 (en) * 2013-03-01 2015-06-16 Globalfoundries Inc. Methods of forming non-continuous conductive layers for conductive structures on an integrated circuit product
CN104752327A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427658A (en) * 1993-10-21 1995-06-27 Electrosci Incorporated Electrolytic cell and method for producing a mixed oxidant gas
US5548159A (en) * 1994-05-27 1996-08-20 Texas Instruments Incorporated Porous insulator for line-to-line capacitance reduction
JP3512945B2 (ja) * 1996-04-26 2004-03-31 株式会社東芝 パターン形成方法及びパターン形成装置
US6121130A (en) * 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films
US6406994B1 (en) * 1999-12-03 2002-06-18 Chartered Semiconductor Manufacturing Ltd. Triple-layered low dielectric constant dielectric dual damascene approach
US6509138B2 (en) * 2000-01-12 2003-01-21 Semiconductor Research Corporation Solventless, resistless direct dielectric patterning
TW454301B (en) * 2000-03-21 2001-09-11 Winbond Electronics Corp Manufacturing method of dual metal damascene structure
US6355563B1 (en) * 2001-03-05 2002-03-12 Chartered Semiconductor Manufacturing Ltd. Versatile copper-wiring layout design with low-k dielectric integration
US6861273B2 (en) * 2001-04-30 2005-03-01 Euv Llc Method of fabricating reflection-mode EUV diffusers
US6919266B2 (en) * 2001-07-24 2005-07-19 Micron Technology, Inc. Copper technology for ULSI metallization

Also Published As

Publication number Publication date
CN1450597A (zh) 2003-10-22
US20030190819A1 (en) 2003-10-09
US6716741B2 (en) 2004-04-06

Similar Documents

Publication Publication Date Title
TWI226677B (en) Electronic device manufacturing method
US20080254630A1 (en) Device and methodology for reducing effective dielectric constant in semiconductor devices
KR101539415B1 (ko) 하드 마스크와 이중 노광에 의해 형성된 반도체 디바이스의 콘택과 비아들
CN1257532C (zh) 构图低介电常数介电层的方法
CN1253311A (zh) 使用阴影心轴和偏轴曝光印制亚光刻图像
US20080020327A1 (en) Method of formation of a damascene structure
US7531444B2 (en) Method to create air gaps using non-plasma processes to damage ILD materials
CN101154586A (zh) 接触孔的制造方法
US7553759B2 (en) Semiconductor device and method of manufacturing a semiconductor device
TWI220774B (en) Method for patterning low dielectric constant film and method for manufacturing dual damascene structure
US6406836B1 (en) Method of stripping photoresist using re-coating material
US11367682B2 (en) Vias and gaps in semiconductor interconnects
US20080020562A1 (en) Method of fabricating semiconductor device
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
JP2000188329A (ja) 半導体装置の製造方法および多層配線構造の形成方法
KR19990052529A (ko) 반도체소자의 도전 라인 형성방법
US8119334B2 (en) Method of making a semiconductor device using negative photoresist
US20240329533A1 (en) Silver patterning and interconnect processes
CN1534760A (zh) 一种利用重复曝光形成双镶嵌结构的方法
KR100312648B1 (ko) 반도체소자의제조방법
CN1171303C (zh) 双金属镶嵌结构开口的制造方法
KR100309904B1 (ko) 반도체소자의금속배선제조방법
KR100702801B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR100527568B1 (ko) 반도체소자의 제조방법
KR100390999B1 (ko) 반도체소자의 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060524

CX01 Expiry of patent term