KR101112534B1 - 유기 발광 표시 소자 및 그 제조 방법 - Google Patents

유기 발광 표시 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101112534B1
KR101112534B1 KR1020050018113A KR20050018113A KR101112534B1 KR 101112534 B1 KR101112534 B1 KR 101112534B1 KR 1020050018113 A KR1020050018113 A KR 1020050018113A KR 20050018113 A KR20050018113 A KR 20050018113A KR 101112534 B1 KR101112534 B1 KR 101112534B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
forming
organic light
Prior art date
Application number
KR1020050018113A
Other languages
English (en)
Other versions
KR20060096855A (ko
Inventor
이정수
정진구
이동원
홍상미
왕지안푸
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050018113A priority Critical patent/KR101112534B1/ko
Priority to US11/240,354 priority patent/US7301168B2/en
Publication of KR20060096855A publication Critical patent/KR20060096855A/ko
Application granted granted Critical
Publication of KR101112534B1 publication Critical patent/KR101112534B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • EFIXED CONSTRUCTIONS
    • E03WATER SUPPLY; SEWERAGE
    • E03CDOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/28Odour seals
    • E03C1/298Odour seals consisting only of non-return valve
    • EFIXED CONSTRUCTIONS
    • E03WATER SUPPLY; SEWERAGE
    • E03CDOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/28Odour seals
    • E03C1/281Odour seals using other sealants than water
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은, 기판, 기판 위에 형성되어 있는 제1 전극, 상기 제1 전극 위에 형성되어 있으며 상기 제1 전극을 노출시키는 개구부를 가지는 제1 격벽, 상기 제1 격벽 위에서 상기 제1 격벽보다 넓게 형성되어 발광 영역을 정의하며 감광성 유기 물질로 이루어지는 제2 격벽, 상기 발광 영역에 형성되어 있는 발광층 및 상기 발광층 위에 형성되어 있는 제2 전극을 포함하는 유기 발광 표시 소자 및 그 제조 방법을 제공한다.
유기EL, 격벽, 잉크젯, 발광층

Description

유기 발광 표시 소자 및 그 제조 방법{ORGANIC LIGHT EMITTING DISPLAY AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 소자의 개략적인 회로도이고,
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 소자의 구조를 도시한 배치도이고,
도 3a 및 도 3b는 도 2의 박막 트랜지스터 표시판을 IIIa-IIIa' 및 IIIb-IIIb'선에 따라 자른 단면도이고,
도 4, 도 6, 도 8, 도 10, 도 12, 도 16 및 도 18은 본 발명의 한 실시예에 따른 유기 발광 표시 소자의 제조 방법을 순차적으로 보여주는 배치도이고,
도 5a, 도 5b, 도 7a, 도 7b, 도 9a, 도 9b, 도 11a, 도 11b, 도 13a, 도 13b, 도 14a, 도 14b, 도 15a, 도 15b, 도 17a, 도 17b, 도 19a, 도 19b, 도 20a 및 도 20b는 본 발명의 한 실시예에 따른 유기 발광 표시 소자의 제조 방법을 순차적으로 보여주는 단면도이다.
본 발명은 유기 발광 표시 소자 및 그 제조 방법에 관한 것이다.
최근 모니터 또는 텔레비전 등의 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube, CRT)이 액정 표시 장치(Liquid Crystal Display, LCD)로 대체되고 있다.
그러나, 액정 표시 장치는 수발광 소자로서 별도의 백라이트(backlight)가 필요할 뿐만 아니라, 응답 속도 및 시야각 등에서 많은 문제점이 있다.
최근 이러한 문제점을 극복할 수 있는 표시 장치로서, 유기 발광 표시 소자(Organic Light Emitting Display, OLED)가 주목받고 있다.
유기 발광 표시 소자는 두 개의 전극과 상기 전극 사이에 위치하는 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 상기 발광층에서 결합하여 여기자(exiton)를 형성하고, 상기 여기자가 에너지를 방출하면서 발광하는 원리이다.
유기 발광 표시 소자(OLED)는 자체발광형으로 별도의 백라이트(backlight)가 필요하지 않기 때문에 소비전력 측면에서 유리할 뿐만 아니라 보다 얇은 구조로 제작이 가능하다. 또한, 액정 표시 장치에 비하여 응답 속도, 시야각 및 명암비(contrast ratio) 등에서 우수하며 공정이 단순하다는 이점도 있다.
이러한 유기 발광 표시 소자에서 우수한 발광을 얻기 위해서는, 발광층이 균일하게 형성되어야 하고 누설 전류(leakage current) 없이 최대의 발광 면적을 확보해야 한다.
그러나, 기존의 유기 발광 표시 소자에서는, 발광층을 평탄하게 형성하기 곤 란하여 발광의 균일성이 크게 저하될 뿐만 아니라 발광층의 양 끝으로 누설 전류가 증가하여 발광 효율이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위한 것으로써, 발광의 균일성을 향상시키고 누설 전류에 의한 발광 효율의 저하를 방지할 수 있는 유기 발광 표시 소자 및 그 제조 방법을 제공한다.
본 발명에 따른 유기 발광 표시 소자는, 기판, 기판 위에 형성되어 있는 제1 전극, 상기 제1 전극 위에 형성되어 있으며 상기 제1 전극을 노출시키는 개구부를 가지는 제1 격벽, 상기 제1 격벽 위에서 상기 제1 격벽보다 넓게 형성되어 발광 영역을 정의하며 감광성 유기 물질로 이루어지는 제2 격벽, 상기 발광 영역에 형성되어 있는 발광층 및 상기 발광층 위에 형성되어 있는 제2 전극을 포함한다.
또한, 본 발명에 따른 유기 발광 표시 소자의 제조 방법은, 기판 위에 제1 전극을 형성하는 단계, 상기 제1 전극을 포함한 기판 전면에 유기 또는 무기 물질로 이루어진 제1 격벽층을 형성하는 단계, 상기 제1 격벽층 위에 감광성 유기 물질로 이루어진 제2 격벽층을 형성하는 단계, 상기 제2 격벽층을 현상하여 상기 제1 전극을 노출시키는 개구부를 가지는 패턴을 형성하는 단계, 상기 패턴을 마스크로 하여 상기 제1 격벽층을 식각하는 단계, 상기 개구부에 발광층을 형성하는 단계 및 상기 발광층 위에 제2 전극을 형성하는 단계를 포함한다.
이하에서는, 도면을 참조하여 본 발명의 일실시예에 대하여 본 발명이 속하 는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하에서는 본 발명의 한 실시예에 따른 능동형 유기 발광 표시 소자(AM-OLED)의 구조 및 제조 방법에 대하여 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 유기 발광 표시 소자의 개략적인 회로도이다.
도 1에서 도시한 바와 같이, 유기 발광 표시 소자에는 일방향으로 긴 복수개의 게이트선(121)이 형성되어 있고, 게이트선(121)과 절연되어 교차하여 화소 영역(P)을 정의하는 복수 개의 데이터선(171)이 형성되어 있다. 그리고 각각의 화소 영역(P)을 정의하는 게이트선(121) 및 데이터선(171)에는 박막 트랜지스터(Thin Film Transistor, TFT)가 연결되어 있고, 각각의 박막 트랜지스터(TFT)는 화소 전극(도시하지 않음)과 연결되어 있다.
이러한 유기 발광 표시 소자는 게이트선(121)에 온 펄스가 인가되면 제1 박 막 트랜지스터(TFT1)가 동작되어 데이터선(171)을 통하여 인가되는 화상 신호 전압이 제2 박막 트랜지스터(TFT2)로 전달된다. 제2 박막 트랜지스터(TFT2)에 화상 신호 전압이 인가되면 제2 박막 트랜지스터(TFT2)가 동작되어 전원 전압용 전극(172)을 통하여 전달되는 전류가 화소 전극(도시하지 않음)과 유기 발광층(도시하지 않음)을 통하여 공통 전극(도시하지 않음)으로 흐르게 된다. 여기서 전원 전압용 전극(172)은 정전압 전원에 연결되어 있다.
유기 발광층(EL)은 전류가 흐르면 특정 파장대의 빛을 방출한다. 흐르는 전류의 양에 따라 유기 발광층(EL)이 방출하는 빛의 양이 달라져 휘도가 변하게 된다. 이 때 제2 박막 트랜지스터(TFT2)가 전류를 흘릴 수 있는 양은 제1 박막 트랜지스터(TFT2)를 통하여 전달되는 화상 신호 전압의 크기에 의하여 결정된다.
이러한 유기 발광 표시 소자의 각 화소에 대하여 도 2 내지 도 3b를 참조하여 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 유기 발광 표시 소자의 구조를 도시한 배치도이고, 도 3a 및 도 3b는 도 2의 박막 트랜지스터 표시판을 IIIa-IIIa' 및 IIIb-IIIb'선에 따라 자른 단면도이다.
유리 또는 플라스틱 소재로 이루어진 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 돌출되어 복수의 제1 게이트 전극(124a)을 이룬다. 또한 게이트선(121)과 동일한 층으로 제2 게이트 전극(124b)이 형성되어 있으며, 제2 게이트 전극(124b)에는 세로 방향으로 뻗은 유지 전극(133)이 연결되 어 있다.
게이트선(121), 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)은 물리적 성질이 다른 두 개의 막으로 형성되어 있다. 하부 금속층(124ap, 124bp)은 게이트 신호의 지연이나 전압 강하를 감소시킬 수 있는 낮은 비저항을 가진 금속, 예컨대 알루미늄(Al) 또는 예컨대 네오디뮴(Nd)과 같은 금속이 첨가된 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 상부 금속층(124aq, 124bq)은 하부 금속층(124ap, 124bp)과는 다른 물질, 특히 ITO 또는 IZO와 전기적 접촉 특성이 우수하면서도 하부 금속층(124ap, 124bp)과 식각 속도가 크게 차이가 나지 않는 물질이 적합하며, 이러한 조건을 만족하는 금속으로 몰리브덴(Mo), 질화몰리브덴(MoN) 또는 몰리브덴 합금(Mo-alloy) 등으로 형성되어 있다.
게이트선(121)과 유지 전극(133)의 측면은 경사져 있으며 경사각은 기판(110)에 대하여 30 내지 80도를 이룬다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 복수의 선형 반도체(151)와 섬형 반도체(154b)가 형성되어 있다. 선형 반도체(151)는 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154a)가 제1 게이트 전극(124a)을 향하여 뻗어 나와 제1 게이트 전극(124a)과 중첩하는 제1 채널부를 이루고 있다. 또한 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 확장되어 있다. 섬형 반도체(154b)는 제2 게이트 전극(124b)과 교차하는 제2 채널 부를 포함하고, 유지 전극(133)과 중첩하는 유지 전극부(157)를 가진다.
선형 반도체(151) 및 섬형 반도체(154b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 이루어진 복수의 선형 및 섬형 저항성 접촉층(161, 165a, 163b, 165b)이 형성되어 있다. 선형 접촉층(161)은 복수의 돌출부(163a)를 가지고 있으며, 이 돌출부(163a)와 섬형 접촉층(165a)은 쌍을 이루어 선형 반도체(151)의 돌출부(154a) 위에 위치한다. 또한, 복수의 돌출부(163b) 및 섬형 접촉층(165b)은 제2 게이트 전극(124b)을 중심으로 마주하여 쌍을 이루며 섬형 반도체(154b) 상부에 위치한다.
반도체(151, 154b)와 저항성 접촉층(161, 165a, 163b, 165b)의 측면 역시 경사져 있으며 경사각은 30 내지 80도이다.
저항성 접촉층(161, 165a, 163b, 165b) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(171), 복수의 제1 드레인 전극(175a), 복수의 전원선(172) 및 제2 드레인 전극(175b)이 형성되어 있다.
데이터선(171) 및 전원선(172)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압과 전원 전압을 각각 전달한다. 각 데이터선(171)에서 제1 드레인 전극(175a)을 향하여 뻗은 복수의 가지가 제1 소스 전극(173a)을 이루며 각 전원선(172)에서 제2 드레인 전극(175b)을 향하여 뻗은 복수의 가지가 제2 소스 전극(173b)을 이룬다. 한 쌍의 제1 및 제2 소스 전극(173a, 173b)과 제1 및 제2 드레인 전극(175a, 175b)은 서로 분리되어 있으며 각각 제1 및 제2 게이트 전극(124a, 124b)에 대하여 서로 반대쪽에 위치되어 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 선형 반도체(151)의 돌출부(154a)와 함께 스위칭(switching)용 박막 트랜지스터를 이루며, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 섬형 반도체(154b)와 함께 구동(driving)용 박막 트랜지스터를 이룬다. 이 때, 전원선(172)은 섬형 반도체(154b)의 유지 전극부(157)와 중첩되어 있다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원선(172)은 삼중층으로 형성되어 있으며, 본 실시예에서는 몰리브덴-니오븀(MoNb)으로 이루어지는 제1 금속층(171p, 173ap, 173bp, 175ap, 175bp), 알루미늄 합금으로 이루어지는 제2 금속층(171q, 173aq, 173bq, 175aq, 175bq) 및 몰리브덴-니오븀(MoNb)으로 이루어지는 제3 금속층(171r, 173ar, 173br, 175ar, 175br)으로 형성되어 있다. 상기 데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원선(172)도 게이트선(121)과 마찬가지로 그 측면이 약 30 내지 80도의 각도로 각각 경사져 있다.
저항성 접촉층(161, 163b, 165a, 165b)은 그 하부의 선형 반도체(151) 및 섬형 반도체(154b)와 그 상부의 데이터선(171), 제1 드레인 전극(175a, 175b), 전원선(172) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
선형 반도체(151)는 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이, 데이터선(171) 및 제1 드레인 전극(175a)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만, 전술한 바와 같이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)으로 인한 단차 부분에서 데이터선(171)이 단선되는 것을 방지한다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b), 전원선(172)과 노출된 반도체(151, 154b) 부분의 위에는 평탄화 특성이 우수하며 감광성을 가지는 유기물질 또는 플라즈마 화학 기상 증착(PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)을 유기 물질로 형성하는 경우에는 선형 반도체(151) 및 섬형 반도체(154b)가 노출된 부분에 유기 물질이 직접 접촉하는 것을 방지하기 위하여 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 무기 절연막이 추가로 형성될 수 있다.
보호막(180)에는 제1 드레인 전극(175a), 제2 게이트 전극(124b), 제2 드레인 전극(175b) 및 게이트선의 끝부분(129)과 데이터선의 끝부분(179)을 각각 노출시키는 복수의 접촉구(185, 183, 181. 182, 189)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어지는 복수의 화소 전극(190), 복수의 연결 부재(192) 및 복수의 접촉 보조 부재(196, 198)가 형성되어 있다.
화소 전극(190)은 접촉구(185)를 통하여 제2 드레인 전극(175b)과 각각 물리적?전기적으로 연결되어 있으며, 연결 부재(192)는 접촉구(181, 183)를 통하여 제1 드레인 전극(175a)과 제2 게이트 전극(124b)을 연결한다. 접촉 보조 부재(196, 198)는 접촉구(182, 189)를 통하여 게이트선의 끝부분(129) 및 데이터선의 끝부분(179)에 각각 연결되어 있다.
보호막(180) 상부에는 유기 절연 물질 또는 무기 절연 물질로 이루어져 있으며 유기 발광 셀을 분리시키기 위한 하부 격벽(802) 및 상부 격벽(803)이 형성되어 있다. 하부 격벽(802) 및 상부 격벽(803)은 화소 전극(190)의 가장자리 주변을 둘러싸서 발광층(70)이 충진될 영역을 한정한다.
하부 격벽(802)은 산화규소(SiO2) 또는 질화규소(SiNx)와 같은 무기 절연 물질 또는 감광성을 가지는 유기 절연 물질로 이루어지며, 발광 영역보다 넓게 형성되어 있다. 또한, 하부 격벽(802)은 화소 전극(190)을 노출시키는 개구부(812)를 포함한다.
하부 격벽(802) 위에는 감광성 유기 절연 물질로 이루어진 상부 격벽(803)이 형성되어 있다. 상부 격벽(803)에는 개구부(812)와 연속적이며 상기 개구부(812)보다 작게 형성되어 발광 영역을 한정하는 또 다른 개구부(813)가 형성되어 있다. 즉, 상부 격벽(803)은 하부 격벽(802)보다 넓은 폭으로 형성되어 있다.
개구부(812, 813)에는 화소 전극(190)으로부터 주입된 정공(hole)의 전달을 용이하게 하기 위한 정공 수송층(hole transport layer)(65) 및 발광층(light emitting layer)이 형성되어 있다. 또한, 도면에는 도시하지 않았지만, 정공 수송층(65) 하부에 정공의 주입을 용이하게 하기 위한 정공 주입층(hole injection layer)(도시하지 않음)이 더 형성될 수도 있다.
정공 수송층(65)은 하부 격벽(802)보다 얇은 두께로 형성되어 있으며, 예컨대 폴리(3,4-에틸렌디옥시티오펜)-폴리(스티렌술폰산)(PEDOT/PSS)과 같은 고분자 화합물 또는 용해성(soluble) 저분자 화합물 등으로 형성될 수 있다.
발광층(70)은 정공 수송층(65)의 상부에 형성되어 있으며, 적색(R), 녹색(G), 청색(B) 중 어느 하나의 빛을 내는 유기 물질로 이루어진다.
발광층(70)은 하부 격벽(802) 및 상부 격벽(803)과 접촉되어 있으며, 하부 격벽(802)으로 둘러싸인 개구부(812)가 상부 격벽(803)으로 둘러싸인 개구부(813)보다 크게 형성되어 있으므로 하부 격벽(802)으로 둘러싸인 개구부(812)에서 더 넓은 영역으로 형성되어 있다.
일반적으로 정공 수송층(65)은 친수성(hydrophilic)계 화합물로서, 소수성(hydrophobic)인 유기 물질과의 접촉 면적을 줄이려는 경향이 있다. 따라서, 유기 물질로 이루어진 격벽 사이에 정공 수송층(65)을 형성하는 경우, 정공 수송층(65)의 에지(edge)부와 격벽 사이에 높은 접촉각으로 인하여 불균일한 발광이 일어날 수 있다.
또한, 발광층(70) 및 정공 수송층(65)은 서로 용해되지 않는 성질을 가져야 하기 때문에 원칙적으로 친화성이 낮다. 그런데, 발광층과 정공 수송층이 동일한 폭과 길이를 가진 개구부에 순차적으로 형성되어 있는 경우, 발광층과 정공 수송층의 낮은 친화성으로 인하여 개구부 중 발광층이 형성되지 않은 영역이 존재하게 된다. 이 경우, 개구부 중 발광층이 형성되지 않은 영역을 통하여 발광에 기여하지 못하는 누설 전류가 흐르게 된다.
본 발명에서는 이러한 문제점을 해소하기 위하여, 하부 격벽(802) 및 상부 격벽(803)을 포함하는 이중 격벽 구조를 가지고, 상부 격벽(803)으로 둘러싸인 개 구부(813)는 발광 영역이고 하부 격벽(802)으로 둘러싸인 개구부(812)는 발광 영역보다 넓게 형성되어 있다.
또한, 하부 격벽(802)으로 둘러싸인 개구부(812)에는 하부 격벽(802)보다 낮은 두께로 형성되어 있는 정공 수송층(65)이 형성되어 있다.
또한, 정공 수송층(65) 위에는 하부 격벽(802)의 상단 및 상부 격벽(803)의 하단과 접촉하는 발광층(70)이 형성되어 있다.
상기와 같이, 정공 전달층(65)이 발광 영역보다 넓은 개구부(812)에 형성됨으로써 정공 전달층(65)의 에지부와 격벽(802) 사이의 접촉각에 의한 영향이 발광 영역에 나타나지 않는다. 또한, 발광층(70)과 정공 전달층(65)이 발광 영역보다 넓은 개구부(812)에서 접촉하고 발광 영역에는 발광층(70)만이 형성됨으로써, 발광 영역을 최대로 확보할 수 있다.
발광층(70) 위에는 공통 전극(270)으로부터 주입되는 전자의 주입 및/또는 수송을 용이하게 하기 위한 전자 주입층(도시하지 않음) 및/또는 전자 수송층(도시하지 않음)이 더 형성될 수 있다. 전자 주입층 및/또는 전자 수송층은 공통 전극(270)과 발광층(70)의 일함수의 중간 정도의 값을 가지는 물질로 이루어진다.
상부 격벽(803) 및 발광층(70)을 포함한 전면에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 알루미늄(Al)과 같이 높은 비저항을 가지는 금속, 또는 칼슘(Ca), 바륨(Ba)과 같이 일함수(workfunction)가 낮은 금속으로 형성될 수 있다. 본 실시예에서는 배면 발광형 유기 발광 표시 소자를 예시하고 있지만, 전면 발광형 유기 발광 표시 소자 또는 양면 발광형 유기 발광 표시 소자의 경우에는 공 통 전극(270)이 ITO 또는 IZO 등의 투명한 도전 물질로 형성될 수도 있다.
이하, 도 2 내지 도 3b에 도시한 유기 발광 표시 소자를 제조하는 방법에 대하여 도 4 내지 도 20b를 참조하여 상세히 설명한다.
먼저, 도 4 내지 도 5b에서 보는 바와 같이, 투명 유리 또는 플라스틱 소재로 등으로 이루어진 절연 기판(110) 위에 게이트용 금속층을 적층한다. 게이트용 금속층은 단일층으로 형성할 수도 있으나, 본 실시예에서는 알루미늄 합금(Al-alloy)으로 이루어진 하부 금속층과 몰리브덴 합금(Mo-alloy)으로 이루어진 상부 금속층을 순차적으로 형성한다. 이 때, 하부 금속층은 1000 내지 5000Å의 두께로 형성하며, 상부 금속층은 50 내지 2000Å의 두께로 형성한다.
그 다음, 식각액을 이용하여 하부 금속층 및 상부 금속층을 일괄 식각하여 복수의 게이트 전극(124a)을 포함하는 게이트선(121)과 제2 게이트 전극(124b) 및 유지 전극(133)을 형성한다.
다음, 도 6 내지 도 7b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층 및 불순물 비정질 규소층의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154a)를 각각 포함하는 선형 반도체(151) 및 섬형 반도체(154b)를 형성한다. 게이트 절연막(140)의 재료로는 질화규소(SiNx)가 바람직하며, 적층 온도는 약 250 내지 500℃, 두께는 약 2,000 내지 5,000Å 정도가 바람직하다.
다음, 도 8 내지 도 9b에 도시한 바와 같이, 몰리브덴 합금으로 이루어진 제1 금속층(171p, 173ap, 173bp, 175ap, 175bp), 알루미늄 또는 알루미늄 합금으로 이루어진 제2 금속층(171q, 173aq, 173bq, 175aq, 175bq) 및 몰리브덴 합금으로 이루어진 제3 금속층(171r, 173ar, 173br, 175ar, 175br)을 순차적으로 적층하고 그 상부에 감광막을 형성하고 이를 식각 마스크로 도전막을 패터닝하여, 복수의 제1 소스 전극(173a)을 가지는 복수의 데이터선(171), 복수의 제1 및 제2 드레인 전극(175a, 175b) 및 복수의 제2 소스 전극(173b)을 가지는 전원선(172)을 형성한다.
이어서, 데이터선(171), 전원선(172) 및 제1 및 제2 드레인 전극(175a, 175b) 상부의 감광막을 제거하거나 그대로 둔 상태에서, 노출된 불순물 반도체(164) 부분을 제거함으로써 복수의 돌출부(163a)를 각각 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165a, 165b, 163b)을 완성하는 한편, 그 아래의 선형 진성 반도체(151) 및 섬형 진성 반도체(154b) 일부분을 노출시킨다.
이어서, 진성 반도체(151, 154b)의 노출된 표면을 안정화시키기 위하여 산소 플라즈마(O2 plasma)를 연속적으로 실시한다.
다음으로, 도 10 내지 도 11b에서 보는 바와 같이, 질화규소(SiNx)와 같은 무기 절연 물질 또는 폴리아크릴계 화합물과 같은 유기 절연 물질을 도포하여 보호막(180)을 형성한다. 이어서, 사진 공정으로 건식 식각하여 복수의 접촉구(189, 185, 183, 181, 182)를 형성한다. 접촉구(189, 181, 182, 185, 183)는 제1 및 제2 드레인 전극(175a, 175b), 제2 게이트 전극(124b)의 일부, 게이트선의 끝부분(129) 및 데이터선의 끝부분(179)을 노출시킨다.
다음, 도 12 내지 도 13b에 도시한 바와 같이, 화소 전극(190), 연결 부재(192) 및 접촉 보조 부재(196, 198)를 ITO 또는 IZO로 형성한다.
이어서, 도 14a 및 도 14b에서 보는 바와 같이, 화소 전극(190), 연결 부재(192) 및 접촉 보조 부재(196, 198)를 포함한 전면에 산화규소(SiO2)와 같은 무기 절연 물질 또는 유기 절연 물질로 이루어진 하부 격벽층(802')을 형성하고, 연속적으로 하부 격벽층(802') 위에 감광성 유기 물질로 이루어진 상부 격벽층(803')을 형성한다. 하부 격벽층(802') 및/또는 상부 격벽층(803')이 유기 물질로 이루어지는 경우, 절연 물질을 용매에 용해시켜 스핀 코팅(spin coating) 방법으로 형성할 수 있다.
그 다음, 도 15a 및 도 15b에서 보는 바와 같이, 상부 격벽층(803')에 소정 패턴이 형성되어 있는 마스크를 이용하여 화소 전극(190)을 노출시키며 발광 영역을 구획하는 개구부(813)를 형성한다. 상부 격벽층(803')은 감광성 유기 물질로 이루어져 있기 때문에, 별도의 감광막 없이 마스크를 이용하여 상부 격벽층(803')을 현상함으로써, 개구부(813)를 용이하게 형성할 수 있다. 상기 현상에 의해, 상부 격벽(803)이 형성된다.
이어서, 상부 격벽(803)을 마스크로 하여 하부 격벽층(802')을 패터닝한다. 상기 패터닝은 건식 식각(dry etching) 또는 습식 식각(wet etching)에 의해 수행하며, 적절한 식각 조건에 의해 등방 식각(isotropic etching)으로 수행한다.
이 경우, 도면에는 하부 격벽(802)이 정테이퍼 형태로 식각된 경우만 도시되 었지만, 역테이퍼 형태 또는 수직으로 식각될 수도 있다.
이로써, 도 16 내지 도 17b에서 보는 바와 같이, 하부 격벽(802)이 상부 격벽(803)보다 내측으로 형성된 패턴, 즉 하부 격벽(802)으로 둘러싸인 개구부(812)가 상부 격벽(803)으로 둘러싸인 개구부(813)보다 크게 형성된다.
그 다음, 도 18 내지 도 19b에서 보는 바와 같이, 하부 격벽(802)으로 둘러싸인 개구부(812)에 정공 수송층(65)으로서 예컨대 폴리(3,4-에틸렌디옥시티오펜)-폴리(스티렌술폰산)(PEDOT/PSS)을 형성한다. 정공 수송층(65)은 화소 전극(190)과 발광층(70)의 일함수의 중간 정도의 값을 가지는 고분자 또는 용해성 저분자 화합물로 이루어지며, 잉크젯 방법으로 형성한다.
정공 수송층(65)은 하부 격벽층(802)의 두께보다 얇게 형성한다.
또한, 도면에는 도시하지 않았지만, 정공 수송층(65) 하부에 정공의 주입을 용이하게 하기 위한 정공주입층(도시하지 않음)을 더 형성할 수도 있다.
또한, 상기에서는 ITO로 이루어진 화소 전극(190) 위에 형성된 것으로 정공 수송층(65)을 형성하였지만, 상기 화소 전극(190) 및 이후에 형성되는 공통 전극(270)의 종류에 따라 정공 수송층 대신 전자 수송층(electron transport layer)이 형성될 수도 있다. 정공 수송층 및 전자 수송층은 일반적으로 전하 수송층(charge transport layer)으로 통칭할 수 있다.
이어서, 정공 수송층(65)을 건조시켜 용매를 제거한다.
그 다음, 격벽(802, 803)으로 둘러싸인 정공 수송층(65) 위에 발광층(70)을 형성한다. 발광층(70)은 고분자 화합물 또는 용해성 저분자 화합물로 이루어진다. 발광층(70)은 잉크젯 헤드(도시하지 않음)를 이동시키며 각 화소마다 열에 따라 적색(R), 녹색(G) 및 청색(B)의 발광 물질을 포함하는 발광 용액을 적하하는 잉크젯 방법으로 형성한다. 이어서, 발광 용액에서 용매를 제거한다.
발광층(70)은 하부 격벽(802) 및 상부 격벽(803)과 접촉되어 있으며, 하부 격벽(802)으로 둘러싸인 개구부(812)가 상부 격벽(803)으로 둘러싸인 개구부(813)보다 크게 형성되어 있으므로 하부 격벽(802)으로 둘러싸인 개구부(812)에서 더 넓은 영역으로 형성되어 있다.
일반적으로 정공 수송층(65)은 친수성(hydrophilic)계 화합물로서, 소수성(hydrophobic)인 유기 물질과의 접촉 면적을 줄이려는 경향이 있다. 따라서, 유기 물질로 이루어진 격벽 사이에 정공 수송층을 형성하는 경우, 정공 수송층의 에지(edge)부와 격벽 사이에 높은 접촉각으로 인하여 불균일한 발광이 일어날 수 있다.
또한, 발광층 및 정공 수송층은 서로 용해되지 않는 성질을 가져야 하기 때문에 원칙적으로 친화성이 낮다. 그런데, 발광층과 정공 수송층이 동일한 폭과 길이를 가진 개구부에 순차적으로 형성되어 있는 경우, 발광층과 정공 수송층의 낮은 친화성으로 인하여 개구부 중 발광층이 형성되지 않은 영역이 존재하게 된다. 이 경우, 개구부 중 발광층이 형성되지 않은 영역을 통하여 발광에 기여하지 못하는 누설 전류가 흐르게 된다.
본 발명에서는 이러한 문제점을 해소하기 위하여, 하부 격벽(802) 및 상부 격벽(803)을 포함하는 이중 격벽 구조로 형성하고, 상부 격벽(803)으로 둘러싸인 개구부(813)는 발광 영역이고 하부 격벽(802)으로 둘러싸인 개구부(812)는 발광 영 역보다 넓게 형성한다.
또한, 하부 격벽(802)으로 둘러싸인 개구부(812)에는 하부 격벽(802)보다 낮은 두께로 정공 수송층(65)을 형성한다.
또한, 정공 수송층(65) 위에는 하부 격벽(802)의 상단 및 상부 격벽(803)의 하단과 접촉하는 발광층(70)을 형성한다.
상기와 같이, 정공 수송층(65)을 발광 영역보다 넓은 개구부(812)에 형성함으로써 정공 수송층(65)의 에지부와 격벽(802) 사이의 접촉각에 의한 영향이 발광 영역에 나타나지 않는다. 또한, 발광층(70)과 정공 수송층(65)이 발광 영역보다 넓은 개구부(812)에서 접촉하고 발광 영역에는 발광층(70)만이 형성됨으로써, 발광 영역을 최대로 확보할 수 있다.
또한, 도면에는 도시하지 않았지만, 발광층(70) 위에 이후에 형성되는 공통 전극(270)으로부터 주입되는 전자의 주입 및/또는 수송을 용이하게 하기 위한 전자 주입층(electron injection layer)(도시하지 않음) 및/또는 전자 수송층(electron transport layer)(도시하지 않음)을 더 형성할 수도 있다. 전자 주입층 및/또는 전자 수송층은 공통 전극(270)의 일함수와 발광층(70)의 일함수의 중간 정도의 값을 가지는 물질로 형성할 수 있다.
마지막으로, 상부 격벽(803) 및 발광층(70)을 포함한 전면에 공통 전극(270)을 형성한다. 공통 전극(270)은 알루미늄(Al)과 같이 저저항 금속을 이용하거나, 칼슘(Ca) 또는 바륨(Ba)과 같이 상대적으로 일함수(workfunction)가 낮은 금속으로 형성할 수도 있다. 또한, 본 실시예에서는 배면 발광형 유기 발광 표시 소자를 예 시하고 있지만, 전면 발광형 유기 발광 표시 소자 또는 양면 발광형 유기 발광 표시 소자의 경우에는 공통 전극(270)이 ITO 또는 IZO 등의 투명한 도전 물질로 형성될 수도 있다.
상기 실시예에서는 게이트선 또는 데이터선으로 알루미늄 및 몰리브덴을 이용한 이중층 또는 삼중층의 구조만을 설명하였지만, 상기 재료 및 구조에 특히 한정되는 것은 아니다.
또한, 본 실시예에서는 비정질 규소(a-Si)로 이루어진 반도체를 적용한 박막 트랜지스터에 대하여만 보였지만, 비정질 반도체를 결정화한 다결정 규소(poly-Si)로 이루어진 반도체의 경우도 마찬가지로 적용할 수 있다.
또한, 본 실시예에서는 능동형 유기 발광 표시 소자 구조에 대해서만 예시적으로 보였지만, 수동형 유기 발광 표시 소자에도 적용할 수 있음은 당연하다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 본 발명에 따른 유기 발광 표시 소자는 발광의 균일성을 향상시키고 누설 전류에 의한 발광 효율의 저하를 방지할 수 있다.

Claims (21)

  1. 기판,
    기판 위에 형성되어 있는 제1 전극,
    상기 제1 전극 위에 형성되어 있으며 상기 제1 전극을 노출시키는 개구부를 가지는 제1 격벽,
    상기 제1 격벽 위에서 상기 제1 격벽보다 넓게 형성되어 발광 영역을 정의하며 감광성 유기 물질로 이루어지는 제2 격벽,
    상기 발광 영역에 형성되어 있는 발광층,
    상기 발광층 하부에 전하 수송층(charge transport layer), 및
    상기 발광층 위에 형성되어 있는 제2 전극을 포함하고,
    상기 전하 수송층, 상기 발광층 및 상기 제2 전극의 두께의 합은 상기 제1 격벽보다 두꺼운 유기 발광 표시 소자.
  2. 삭제
  3. 제1항에서, 상기 전하 수송층은 상기 제1 격벽보다 두껍지 않게 형성되어 있는 유기 발광 표시 소자.
  4. 삭제
  5. 제1항에서, 상기 전하 수송층은 상기 발광 영역보다 넓은 영역에 형성되어 있는 유기 발광 표시 소자.
  6. 제1항에서, 상기 제1 격벽은 유기 물질 또는 무기 물질로 이루어지는 유기 발광 표시 소자.
  7. 제1항에서, 상기 제2 격벽은 포지티브형 감광성 유기 물질로 이루어지는 유기 발광 표시 소자.
  8. 제1항에서, 상기 기판 위에 제1 및 제2 채널부를 각각 가지는 제1 및 제2 반도체, 상기 제1 채널부와 중첩하는 제1 게이트 전극을 가지는 게이트선, 상기 제2 채널부와 중첩하는 제2 게이트 전극, 상기 제1 반도체 일부와 접하고 있는 제1 소스 전극을 가지는 데이터선, 상기 제1 채널부를 중심으로 제1 소스 전극과 마주하며 상기 제2 게이트 전극과 연결되어 있는 제1 드레인 전극, 상기 제2 채널부의 일부와 접하는 제2 소스 전극을 가지는 전원 전압용 전극, 및 상기 제2 채널부를 중심으로 상기 제2 소스 전극과 마주하는 제2 드레인 전극을 더 포함하는 유기 발광 표시 소자.
  9. 제8항에서, 상기 제1 전극은 상기 제2 드레인 전극과 연결되어 있는 유기 발광 표시 소자.
  10. 제8항에서, 상기 제1 및 제2 반도체는 다결정 규소 또는 비정질 규소로 이루어지는 유기 발광 표시 소자.
  11. 기판 위에 제1 전극을 형성하는 단계,
    상기 제1 전극을 포함한 기판 전면에 유기 또는 무기 물질로 이루어진 제1 격벽층을 형성하는 단계,
    상기 제1 격벽층 위에 감광성 유기 물질로 이루어진 제2 격벽층을 형성하는 단계,
    상기 제2 격벽층을 현상하여 상기 제1 전극을 노출시키는 개구부를 가지는 패턴을 형성하는 단계,
    상기 패턴을 마스크로 하여 상기 제1 격벽층을 식각하는 단계,
    상기 개구부에 전하 수송층을 형성하는 단계,
    상기 개구부의 상기 전하 수송층 위에 발광층을 형성하는 단계, 및
    상기 발광층 위에 제2 전극을 형성하는 단계를 포함하고,
    상기 전하 수송층, 상기 발광층 및 상기 제2 전극의 두께의 합은 상기 제1 격벽층보다 두껍게 형성하는 유기 발광 표시 소자의 제조 방법.
  12. 삭제
  13. 제11항에서, 상기 전하 수송층은 상기 제1 격벽층보다 두껍지 않게 형성하는 유기 발광 표시 소자의 제조 방법.
  14. 삭제
  15. 제11항에서, 상기 제1 격벽층을 식각하는 단계는 상기 패턴을 마스크로 하여 등방 식각하는 유기 발광 표시 소자의 제조 방법.
  16. 제11항에서, 상기 제1 격벽층을 식각하는 단계는 상기 패턴보다 작게 형성하는 유기 발광 표시 소자의 제조 방법.
  17. 제11항에서, 상기 제1 격벽층을 식각하는 단계는 건식 식각 또는 습식 식각으로 수행하는 유기 박막 표시 소자의 제조 방법.
  18. 제11항에서, 상기 제2 격벽층을 형성하는 단계는 스핀 코팅 방법으로 형성하는 유기 발광 표시 소자의 제조 방법.
  19. 제11항에서, 상기 발광층을 형성하는 단계는 잉크젯 프린팅 방법으로 형성하는 유기 발광 표시 소자의 제조 방법.
  20. 제11항에서, 상기 제1 전극을 형성하는 단계 전에 상기 기판 위에 제1 및 제2 채널부를 각각 가지는 제1 및 제2 반도체, 상기 제1 채널부와 중첩하는 제1 게이트 전극을 가지는 게이트선, 상기 제2 채널부와 중첩하는 제2 게이트 전극, 상기 제1 반도체 일부와 접하고 있는 제1 소스 전극을 가지는 데이터선, 상기 제1 채널부를 중심으로 제1 소스 전극과 마주하며 상기 제2 게이트 전극과 연결되어 있는 제1 드레인 전극, 상기 제2 채널부의 일부와 접하는 제2 소스 전극을 가지는 전원 전압용 전극, 및 상기 제2 채널부를 중심으로 상기 제2 소스 전극과 마주하는 제2 드레인 전극을 형성하는 단계를 더 포함하는 유기 발광 표시 소자의 제조 방법.
  21. 제20항에서, 상기 제1 전극을 형성하는 단계는 상기 제2 드레인 전극과 연결되도록 형성하는 유기 발광 표시 소자의 제조 방법.
KR1020050018113A 2005-03-04 2005-03-04 유기 발광 표시 소자 및 그 제조 방법 KR101112534B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050018113A KR101112534B1 (ko) 2005-03-04 2005-03-04 유기 발광 표시 소자 및 그 제조 방법
US11/240,354 US7301168B2 (en) 2005-03-04 2005-10-03 Organic light emitting diode display and manufacturing method with partition and emission regions to improve emission characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050018113A KR101112534B1 (ko) 2005-03-04 2005-03-04 유기 발광 표시 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060096855A KR20060096855A (ko) 2006-09-13
KR101112534B1 true KR101112534B1 (ko) 2012-03-13

Family

ID=36943277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050018113A KR101112534B1 (ko) 2005-03-04 2005-03-04 유기 발광 표시 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7301168B2 (ko)
KR (1) KR101112534B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070039433A (ko) * 2005-10-08 2007-04-12 삼성전자주식회사 표시장치
KR20070041856A (ko) * 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101209057B1 (ko) * 2005-10-28 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR100667081B1 (ko) * 2005-11-02 2007-01-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR100667082B1 (ko) * 2005-11-02 2007-01-10 삼성에스디아이 주식회사 유기전계발광소자 및 그 제조방법
KR100714011B1 (ko) * 2005-11-30 2007-05-04 삼성에스디아이 주식회사 평판표시장치 및 그 제조방법
KR20070082685A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 표시 장치 및 그 제조 방법
KR101277606B1 (ko) * 2006-03-22 2013-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP4211804B2 (ja) * 2006-05-19 2009-01-21 セイコーエプソン株式会社 デバイス、膜形成方法及びデバイスの製造方法
JP5090708B2 (ja) * 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
JP5006108B2 (ja) * 2007-06-01 2012-08-22 株式会社ジャパンディスプレイイースト 表示装置
KR101392162B1 (ko) * 2008-02-15 2014-05-08 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101480005B1 (ko) * 2008-02-25 2015-01-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101525804B1 (ko) * 2008-04-14 2015-06-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US7985605B2 (en) * 2008-04-17 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US8076229B2 (en) * 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8599118B2 (en) 2011-02-16 2013-12-03 Global Oled Technology Llc Chiplet display with electrode connectors
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US20180076408A1 (en) * 2015-03-24 2018-03-15 Pioneer Corporation Light emitting device
CN104752490B (zh) * 2015-04-16 2016-04-06 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
WO2020174612A1 (ja) * 2019-02-27 2020-09-03 シャープ株式会社 表示装置
CN110828520B (zh) * 2019-11-15 2022-09-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291583A (ja) 2000-04-07 2001-10-19 Seiko Epson Corp 有機el素子および有機el素子の製造方法
JP2001345178A (ja) 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US20020031874A1 (en) * 2000-03-06 2002-03-14 Semiconductor Energy Laboratory Co., Ltd. Thin film forming device, method of forming a thin film, and self-light-emitting device
JP2002305077A (ja) 2001-04-03 2002-10-18 Seiko Epson Corp 有機el素子およびその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193691A (en) * 1977-05-02 1980-03-18 Rca Corporation Spectrometer
DE3014646C2 (de) * 1980-04-16 1983-12-15 Erwin Sick Gmbh Optik-Elektronik, 7808 Waldkirch Vorrichtung zur Spektralanalyse
US5061049A (en) * 1984-08-31 1991-10-29 Texas Instruments Incorporated Spatial light modulator and method
US4790654A (en) * 1987-07-17 1988-12-13 Trw Inc. Spectral filter
DE69310974T2 (de) * 1992-03-25 1997-11-06 Texas Instruments Inc Eingebautes optisches Eichsystem
DE4214186A1 (de) * 1992-04-30 1993-11-04 Amko Wissenschaftlich Tech Ins Monochromator
US5483335A (en) * 1993-03-18 1996-01-09 Tobias; Reginald Multiplex spectroscopy
US5506676A (en) * 1994-10-25 1996-04-09 Pixel Systems, Inc. Defect detection using fourier optics and a spatial separator for simultaneous optical computing of separated fourier transform components
US5737075A (en) * 1994-12-13 1998-04-07 Koch; Mark E. Electronic imaging by encoded image detection
US5748308A (en) * 1996-02-02 1998-05-05 Abbott Laboratories Programmable standard for use in an apparatus and process for the noninvasive measurement of optically absorbing compounds
US5828066A (en) * 1996-07-02 1998-10-27 Messerschmidt; Robert G. Multisource infrared spectrometer
KR100209657B1 (ko) 1997-04-24 1999-07-15 구자홍 다색 전계 발광 디스플레이 어레이 패널 및 그 제조방법
JP3729195B2 (ja) 1997-08-21 2005-12-21 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及びその製造方法
JPH1187062A (ja) 1997-09-01 1999-03-30 Seiko Epson Corp 電界発光素子
JP3646510B2 (ja) 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
JP3951445B2 (ja) 1998-05-15 2007-08-01 セイコーエプソン株式会社 有機el素子、表示装置、光学装置、有機el素子の製造方法、表示装置の製造方法、および光学装置の製造方法
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
KR100304880B1 (ko) 1998-09-21 2001-09-24 구자홍 유기이엘(el)디스플레이패널제조방법
KR100570991B1 (ko) 2000-12-20 2006-04-13 삼성에스디아이 주식회사 유기 전계 발광 소자 판넬의 제작 방법
JP2002216955A (ja) 2001-01-16 2002-08-02 Sony Corp 有機電界発光表示装置およびその製造方法
KR100617174B1 (ko) 2001-04-17 2006-08-31 엘지전자 주식회사 유기 el 소자
KR100723011B1 (ko) 2001-05-28 2007-05-29 주식회사 동진쎄미켐 보조 전극을 갖는 유기 전기발광 디스플레이의 제조 방법
JP2003007460A (ja) 2001-06-22 2003-01-10 Sony Corp 表示装置の製造方法および表示装置
JP4827347B2 (ja) 2001-09-19 2011-11-30 株式会社アルバック 有機el素子の製造方法
JP2003163084A (ja) 2001-11-26 2003-06-06 Seiko Epson Corp 有機el装置とその製造方法並びに電子機器
KR100834344B1 (ko) 2001-12-29 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP3807318B2 (ja) 2002-01-31 2006-08-09 株式会社豊田自動織機 有機el表示装置
JP2003272871A (ja) 2002-03-14 2003-09-26 Toshiba Corp 自己発光表示装置およびその製造方法
US6716741B2 (en) * 2002-04-09 2004-04-06 United Microelectronics Corp. Method of patterning dielectric layer with low dielectric constant
KR100437533B1 (ko) 2002-05-29 2004-06-30 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법
JP2004071432A (ja) 2002-08-08 2004-03-04 Dainippon Printing Co Ltd パターン形成体およびその製造方法
KR100508002B1 (ko) 2002-09-03 2005-08-17 엘지.필립스 엘시디 주식회사 노즐코팅을 이용한 유기 전계 발광 소자 제조 방법
KR100480334B1 (ko) 2002-12-11 2005-04-06 엘지.필립스 엘시디 주식회사 유기전계 발광소자의 제조방법
KR100499582B1 (ko) 2002-12-27 2005-07-05 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020031874A1 (en) * 2000-03-06 2002-03-14 Semiconductor Energy Laboratory Co., Ltd. Thin film forming device, method of forming a thin film, and self-light-emitting device
JP2001345178A (ja) 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2001291583A (ja) 2000-04-07 2001-10-19 Seiko Epson Corp 有機el素子および有機el素子の製造方法
JP2002305077A (ja) 2001-04-03 2002-10-18 Seiko Epson Corp 有機el素子およびその製造方法

Also Published As

Publication number Publication date
KR20060096855A (ko) 2006-09-13
US20060197086A1 (en) 2006-09-07
US7301168B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
KR101112534B1 (ko) 유기 발광 표시 소자 및 그 제조 방법
US7863602B2 (en) Organic light emitting diode display and method for manufacturing the same
US7906898B2 (en) Organic light emitting device with increased luminescence
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
KR101309863B1 (ko) 발광 표시 장치 및 그 제조 방법
KR101294260B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100686120B1 (ko) 유기 el 소자의 제조방법
US7336031B2 (en) Organic light emitting display having auxiliary common electrode
US7132796B2 (en) Organic electroluminescent device and method of fabricating the same
KR101251998B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8030842B2 (en) Display device and method of making display device
US20070063936A1 (en) Organic light-emitting diode display
JP2007219517A (ja) 有機発光表示装置及びその製造方法
JP2009134905A (ja) 表示パネル及びその製造方法
US6927536B2 (en) Organic electroluminescent display device with insulating layer patterns and method of fabricating the same
JP2007219518A (ja) 表示装置及びその製造方法
KR20050119891A (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
US20080042138A1 (en) Display device and method of making the same
KR101240648B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20210359043A1 (en) Array substrate and manufacturing method thereof, and display device
KR20130024029A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101252003B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080070327A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR101367131B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100685418B1 (ko) 유기전계 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 9