JP2000058644A - 多層配線の形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 製造工程において不安定なプロセスや工程数
の増加がほとんどなく、コストの増加を抑制でき、高歩
留まりを維持できると共に、用途が限定されず汎用性に
優れた、上層配線用の溝と接続孔の位置ずれを防止する
ことができる多層配線の形成方法を提供する。 【解決手段】 多層配線を、基板１１上に設けた下層配
線１２を覆うように絶縁膜１３を形成する工程と、この
絶縁膜１３上に第１のフォトレジスト層１４を形成する
工程と、この第１のフォトレジスト層１４をエッチング
マスクとして第１のエッチングを行い絶縁膜１３に溝１
６を形成する工程と、第１のフォトレジスト層１４上
に、第２のフォトレジスト層１７を形成する工程と、こ
の第２のフォトレジスト層１７をマスクとして第２のエ
ッチングを行い、絶縁膜１３に下層配線１２に達する接
続孔を形成する工程と、接続孔及び溝１６を導電体で埋
め込み、プラグ及び上層配線を形成する工程とにより形
成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
多層配線の形成方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路の集積規模が拡大
するにつれて、半導体基板に形成される能動素子等の素
子の大きさはますます微細化が図られている。他方、こ
れらの素子間を連結する配線は、微細化に伴う素子性能
の向上にも拘わらず、電流密度等の制約から、微細化に
対応して単純に細線化を図ることができないという問題
がある。この問題を克服するために、複数の配線層を形
成して能動素子間を連結する構造が採用されている。配
線層を多層化する構成として、特にゲートアレイ等の特
定用途向けの集積回路では、その配線層数は５層ないし
６層にも及ぶ〔The National Techncal Roadmap for Se
miconductors(1994)(Semiconductor Industry Associat
ion)p.98〕。そのため、各素子と配線、もしくは重なり
合う配線層同士の接続数は膨大なものになる。

【０００３】このような多層配線の形成方法として従来
から用いられている埋め込み配線技術について以下に述
べる。この技術では、配線の形成に際して、金属の化学
的機械研磨（以下、ＣＭＰという、ＣＭＰはChemical M
echanical Polishingの略）技術を用いるので、通常の
反応性イオンエッチングでは配線パターンを形成するこ
とが困難であった銅をも配線材料として用いることがで
きるという特徴がある。銅はエッチング時の反応生成物
の揮発性が低いため、通常の反応性イオンエッチングで
の加工が困難であったが、銅は低抵抗であり、かつエレ
クトロマイグレーション耐性、即ち許容電流密度が高い
ため、配線高さを低くして、同一配線層内の配線間の容
量を低減させることができ、ＬＳＩの低消費電力化、及
び高性能化に有利であると考えられている。

【０００４】このような埋め込み配線としては、下層の
配線からの接続プラグを形成した後、配線部分のみを銅
などで埋め込む構造が初期に提案されているが、ここで
は、配線層間の接続も銅によって形成する、いわゆるデ
ュアルダマシン法（Dual Damascene法）〔VMIC Confere
nce(1991)Carter W.Kaante et.al.p144〕（従来例１）
について、図５及び図６を用いて以下に詳しく説明す
る。

【０００５】図５（ａ）に示すように、半導体基板２１
１上には絶縁膜２１２が形成され、さらにこの絶縁膜２
１２上には第１配線２１３が形成されている。ＴＥＯＳ
系のＣＶＤ法のような成膜技術（ＴＥＯＳはテトラエト
キシシランの略、ＣＶＤはChemical Vapor Deposition
の略で化学的気相成長をいう）によって、上記のような
半導体基板２１１に、配線間に容量が付かないようにす
るための絶縁膜を堆積する。その後、ＣＭＰのような平
坦化技術によって、表面が平坦化された絶縁膜２１４を
形成する。そして絶縁膜２１４は、後に第２配線を埋め
込んだ時に第１配線２１３上の配線層間の容量が問題と
ならない程度の厚さ（例えば１．２μｍ程度）に形成す
る。

【０００６】次に、図５（ｂ）に示すように、通常の塗
布技術によって、配線間の絶縁膜２１４上にフォトレジ
スト層２１５を形成した後、フォトリソグラフィー技術
によって、配線を形成すべき領域上のフォトレジスト層
２１５に開口部２１６を形成する。そして、このフォト
レジスト層２１５をエッチングマスクに用いたエッチン
グによって、配線の高さとして必要とされる深さ（例え
ば０．６μｍ程度）の溝２１７を絶縁膜２１４に形成す
る、上記の条件では第２配線２２３と第１配線２１３の
間が約０．６μｍの絶縁膜２１４で絶縁されており、配
線間の容量を充分に抑えることができる。

【０００７】次に、図５（ｃ）に示すように、フォトレ
ジスト層２１５を除去した後、再びフォトレジスト層２
１８を塗布によって形成し、フォトリソグラフィー技術
によって、第１配線２１３と接続を取るべき箇所に開口
部２１９を形成する。そして、そのフォトレジスト層２
１８をエッチングマスクに用いたエッチングによって第
１配線２１３が露出するまで、絶縁膜２１４をエッチン
グして接続孔２２０を形成する。その後、フォトレジス
ト層２１８を除去する。

【０００８】次に、図６（ａ）に示すように、ＣＶＤ法
によって、配線となる銅２２１を絶縁膜２１４の厚さを
超える厚さに、例えば１．５μｍ程度の厚さに堆積す
る。

【０００９】その後、金属を研磨するのに適した条件で
のＣＭＰ技術によって、溝２１７の内部及び接続孔２２
０の内部を除く部分の銅２２１を研磨によって除去す
る。その結果、図６（ｂ）に示すように、接続孔２２０
の内部に接続プラグ部２２２を形成すると共に溝２１７
の内部に第２配線２２３を形成する。

【００１０】上記の従来例１では、まず第２配線２２３
を形成するための溝２１７を形成し、その後、接続プラ
グ部２２２を形成するための接続孔２２０をエッチング
する例を説明したが、これらを逆の順序で形成する方法
も提案されている。

【００１１】また、上記の従来例１では、配線材料とし
て低抵抗である銅を用いているが、合金など他の材料を
用いる場合もあり、特にアルミニウムやタングステンを
用いた場合には、抵抗の低さやエレクトロマイグレーシ
ョン耐性では銅に劣るが、加工し易いためＣＭＰ技術が
不要となる。

【００１２】

【発明が解決しようとする課題】上記した従来例１のデ
ュアルダマシン法による場合には、図７（ａ）に示すよ
うに、フォトレジスト層２１８に開口部２１９を形成す
るフォトリソグラフィー工程において、溝２１７に対し
てフォトレジスト層２１８の開口部２１９が合わせずれ
ｅを生じた場合に、その後のフォトレジスト層２１８を
マスクとしたエッチングによって、図７（ｂ）に示すよ
うに、フォトレジスト層２１８の開口部２１９を転写す
る状態に形成される接続孔２２０が溝２１７に対してｅ
だけずれた状態で形成されることになる。

【００１３】そのため、図８（ａ）の断面図及び図８
（ｂ）のレイアウト図に示すように、接続プラグ２２２
及び配線２２３を形成した際、接続孔２２０の位置にお
いて配線幅が膨らむことになり、配線２２３ａと、接続
孔２２０がずれた側に隣接する第２配線２２３ｂとの間
隔ｓは、ずれた分だけ設計値よりも狭くなる。そこで、
必要とする配線間隔ｓを確保するように第２配線２２３
（２２３ａ，２２３ｂ）を形成するには、合わせずれｅ
の分だけ第２配線２２３（溝２１７）同士の間隔を広く
して、第２配線２２３（溝２１７）を形成しなければな
らない。このことは、微細化にとって障害となる。

【００１４】また、図７（ｂ）に示すように、フォトレ
ジスト層の開口部２１９がずれた分、接続プラグ２２２
の下部において接続プラグ２２２の断面積が小さくなっ
ており（図８（ｂ）の斜線領域Ｒ３に相当）、抵抗の上
昇や断線を招くという問題がある。このような配線２２
３と接続孔２２０の位置ずれの問題は、上記したデュア
ルダマシン構造に固有のものではなく、あらゆる多層配
線の配線層間の接続技術に常に伴う問題であるが、より
高度な微細化の要請から生まれたデュアルダマシン構造
技術にとって、位置合わせずれによる微細化の阻害は、
極めて深刻な問題である。

【００１５】このため、上層配線と接続孔の位置ずれを
防ぐための手段がこれまでにいくつか提案されている。

【００１６】例えば、特開平９−３０６９８８号公報
（従来例２）には、以下に示す方法が開示されている。

【００１７】まず、基板上に設けた下層配線を覆う状態
に第１絶縁膜を形成した後、この第１絶縁膜よりもエッ
チング速度が遅い第２絶縁膜を第１絶縁膜上に形成する
工程を行う。次に、下層配線に通じる接続孔を形成する
領域の第２絶縁膜に開口部を形成する工程を行う。続い
て、開口部上及び第２絶縁膜上にこの第２絶縁膜よりも
エッチング速度が速い第３絶縁膜を形成する工程を行
う。さらにエッチングによって、上層配線を形成する領
域の第３絶縁膜に少なくとも開口部が露出する状態に溝
を形成すると共に、第１絶縁膜にこの開口部を通じて下
層配線に達する接続孔を形成する工程を行う。その後、
接続孔内に導電体を埋め込むことで接続プラグを形成す
ると共に、溝内に導電体を埋め込むことで上層配線を形
成する。以上が従来例２による方法である。

【００１８】この従来例２の方法では、基板上に設けた
下層配線を覆う状態に第１絶縁膜を形成し、次に、この
第１絶縁膜よりもエッチング速度が遅い第２絶縁膜を第
１絶縁膜上に形成した後、下層配線に通じる接続孔を形
成する領域上の第２絶縁膜に開口部を形成する。その
後、開口部上及び第２絶縁膜上にこの第２絶縁膜よりも
エッチング速度が速い第３絶縁膜を形成している。その
ため、エッチングによって第３絶縁膜に溝を形成した
際、この溝の形成は第２絶縁膜によって停止される。さ
らにエッチングを進めると、第２絶縁膜はエッチングマ
スクになり、第２絶縁膜に形成した開口部下の第１絶縁
膜がエッチングされ、そこに接続孔が形成される。この
とき、第２絶縁膜は第１絶縁膜よりもエッチング速度が
遅いため、第３絶縁膜に形成された溝は必要以上に深く
ならず、２回のエッチング工程によって溝と接続孔とが
形成される。その際、第１回目のエッチングでは第２絶
縁膜をエッチングし、第２回目のエッチングでは同種の
材料で形成した第１絶縁膜と第３絶縁膜とをエッチング
する。

【００１９】しかしながら、この従来例２の方法による
場合には、絶縁膜を必ず最低でも３層構造にしなければ
ならないため、工程数が多くなりコストが高くなるとい
う問題がある。また、接続孔の形成は、第２絶縁膜をエ
ッチングマスクとして第１絶縁膜をエッチングして行う
が、この時にエッチング選択性を出すのも非常に困難で
あり、これも高コスト化の原因となる。特に何層にもわ
たる多層配線を形成する際に、各層すべてに上記の方法
を適用するならば、大幅なコストの増加を招くことにな
る。こうした工程数の増加やエッチングの困難性は、歩
留まりが低下する原因にもなる。

【００２０】また、特開平７−３２６６７４号公報に
は、接続孔の形成のためのフォトレジスト露光の際に、
下層配線と上層配線のパターンの交差部におけるレジス
ト塗膜の膜厚の違いや下地層からの反射光の強度の違い
を利用して、交差部のみに開口部を形成する方法が開示
されている（従来例３）。

【００２１】しかしながら、この従来例３の方法による
場合には、非常に余裕の少ない不安定な条件下でのフォ
トを用いているため、歩留まりが低下するという問題が
ある。また、この方法を利用できるのは、上層配線と下
層配線が交差している場合に限られるため、特に半導体
基板上に形成したゲート電極等の電極へ直接つなげる接
続孔を形成する場合には適用することができず、用途が
限定されるという問題がある。

【００２２】また、特開平１０−２７８４９号公報に
は、マルチレベルフォトレジストパターンを用いて、配
線の溝と接続孔の両方を一度のフォト工程で形成する方
法が開示されている（従来例４）。この従来例４の方法
による場合には、配線と接続孔の位置ずれの心配はない
が、この方法を実際のプロセス上において安定したもの
とするためには、厳密な条件の最適化が必要である。こ
のため、この方法を現実に用いることはとても難しく、
仮にこの方法を用いた場合には、歩留まりの低下や高コ
スト化を招くおそれがある。

【００２３】また、特開平６−１６３７１７号公報に
は、デュアルダマシンプロセスについて直接言及したも
のではないが、解像限界幅以上の幅の接続孔と解像限界
幅より細い幅の配線とのパターンを同時に露光し、接続
孔部を完全に露光すると共に、配線部のフォトレジスト
の上層部のみを露光して除去する方法が開示されている
（従来例５）。この従来例５の方法による場合には、接
続孔と配線を形成するためのフォトを一度に行うため、
位置ずれは防ぐことができるが、配線部の露光を不十分
に行うという不安定なプロセスであるため、歩留まりが
低下するという問題がある。また、実際に形成される配
線の幅を細くし過ぎると、配線遅延や断線の原因とな
る。配線及び接続孔は共にデバイス上必要とされるだけ
の断面積を確保する必要があり、このような重要な工程
において上記の不安定なプロセスを用いることは好まし
くない。

【００２４】上述したように、配線用の溝と接続孔の位
置ずれを防止するための従来例２〜従来例５のいずれの
方法による場合にも、工程数の大幅な増加によるコスト
の増加、不安定なプロセスによる歩留まりの低下、又は
用途の限定といった問題のいずれかを生じることにな
る。

【００２５】本発明は、こうした従来技術の課題を解決
するものであり、製造工程において不安定なプロセスや
工程数の増加がほとんどなく、コストの増加を抑制で
き、高歩留まりを維持できると共に、用途が限定されず
汎用性に優れた、上層配線用の溝と接続孔の位置ずれを
防止することができる多層配線の形成方法を提供するこ
とを目的とする。

【００２６】

【課題を解決するための手段】本発明の多層配線の形成
方法は、基板上に設けた下層配線を覆うように絶縁膜を
形成する工程と、該絶縁膜上に第１のフォトレジスト層
を形成する工程と、該第１のフォトレジスト層をエッチ
ングマスクとして第１のエッチングを行い該絶縁膜に溝
を形成する工程と、該第１のフォトレジスト層上に、第
２のフォトレジスト層を形成する工程と、該第２のフォ
トレジスト層をマスクとして第２のエッチングを行い、
該絶縁膜に該下層配線に達する接続孔を形成する工程
と、該接続孔及び該溝を導電体で埋め込み、プラグ及び
上層配線を形成する工程とを包含しており、そのことに
より上記目的が達成される。

【００２７】好ましくは、前記第１のフォトレジスト層
を、ネガ型のフォトレジストにより形成する。

【００２８】また、好ましくは、前記第２のエッチング
より前に、フォトレジスト層を硬化させる工程を含む構
成とする。

【００２９】また、好ましくは、前記第２のフォトレジ
スト層を形成する工程より前に、反射防止膜を形成する
工程を含む。

【００３０】また、好ましくは、前記溝を構成とする形
成する工程と、前記第２のフォトレジスト層を形成する
工程の間に、フッ酸処理をする工程を含む構成とする。

【００３１】以下に、本発明の作用について説明する。

【００３２】上記の形成方法によれば、第１のフォトレ
ジスト層をエッチングマスクとして第１のエッチングを
行い絶縁膜に上層配線用の溝を形成し、この第１のフォ
トレジスト層を除去することなく、第１のフォトレジス
ト層上に形成した第２のフォトレジスト層をマスクとし
て第２のエッチングを行い、絶縁膜に下層配線に達する
接続孔を形成する。その後、接続孔及び溝を導電体で埋
め込み、プラグ及び上層配線を形成する。即ち、接続孔
が、上層配線用の溝の形成の際のマスクとなる第１のフ
ォトレジスト層の開口部と、第２のフォトレジスト層の
開口部の重なった部分を通してエッチングすることによ
って形成されるため、接続孔を溝に完全に重なった位置
に形成することが可能となる。このため、上層配線用の
溝と接続孔の位置ずれが防止され、配線間隔が設計どお
りとなり、プラグの断面積が減少することもなくなるの
で、微細化に際し配線による抵抗の上昇、信号遅延、駆
動電流の低下等を防ぐことが可能となる。

【００３３】しかも、製造工程において不安定なプロセ
スや特殊なプロセスがなく、工程数の増加もほとんどな
いので、用途が限定されず汎用性に優れており、製造コ
ストの増加を抑制し、高歩留まりを維持することが可能
となる。また、高度な微細化が、従来と同程度の解像度
をもつステッパーを用いて実現することができる。

【００３４】第１のフォトレジスト層を、ネガ型のフォ
トレジストにより形成すると、これをマスクとしてドラ
イエッチングによって配線用の溝を形成する場合に、第
１のフォトレジスト層がエッチングガスのプラズマに曝
されることによってレジストの架橋が進み、硬化され
る。従って、より幅広いエッチング条件の適用が可能と
なり、本発明の適用範囲が拡がることとなる。

【００３５】尚、第２のエッチングより前に、紫外線照
射等によってフォトレジスト層を硬化させる工程を含む
構成としてもよい。

【００３６】また、第２のフォトレジスト層を形成する
工程より前に、反射防止膜を形成する工程を含む構成と
すると、反射防止膜を用いることによって、第２のフォ
トレジスト層に対するフォトリソグラフィーをより正確
に行うことが可能となる。

【００３７】更には、溝を形成する工程と、第２のフォ
トレジスト層を形成する工程の間に、フッ酸処理をする
工程を含む構成とすると、上層配線用の溝を形成するた
めの第１のエッチング時におけるエッチング残渣がリフ
トオフによって除去されるので、接続孔の形成プロセス
をより安定化することが可能となる。

【００３８】

【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて具体的に説明する。

【００３９】（実施形態１）図１及び図２に、本発明の
実施形態１による多層配線の形成方法の一例を示す。

【００４０】この実施形態１は、デュアルダマシン法を
改良した２層配線構造の形成方法であって、その詳細を
図１及び図２を用いて以下に詳しく説明する。

【００４１】まず、集積回路の能動素子（図示省略）が
形成され、その能動素子を覆う状態に絶縁層（図示省
略）が形成された基板（以下、半導体基板という）１１
上に、下層配線１２を形成する。この下層配線１２は、
下層配線１２を形成するための導電層をスパツタリング
法によって形成した後、フォトリソグラフィー技術とエ
ッチング技術とによる導電層のパターニングによって形
成したものである。尚、下層配線１２を形成するための
導電層の形成は、スパッタリング法以外の他の成膜技術
を用いてもよく、例えばＣＶＤ法を用いることができ
る。

【００４２】次に、図１（ａ）に示すように、半導体基
板１１上に下層配線１２を覆う絶縁膜１３を形成する。
ここでは、この絶縁膜１３をＣＶＤ法によって酸化シリ
コン（ＳｉＯ₂）により形成するが、その際、この絶縁
膜１３は、絶縁膜１３の表面を平坦化した後に下層配線
１２とこれから形成する上層配線との配線層間の容量が
充分に低くなる厚さとなるように、上層配線を含む厚さ
が、例えば１．２μｍ程度を確保できるように形成する
必要がある。その後、ＣＭＰ等の平坦化技術によって絶
縁膜１３の表面を平坦化すると、下層配線１２上の絶縁
膜１３は１．２μｍ程度の厚さが確保されている。

【００４３】次に、図１（ｂ）に示すように、塗布技術
によって絶縁膜１３上に第１のフォトレジスト層１４を
形成する。その後、通常のフォトリソグラフィー技術に
よって、上層配線を埋め込むための溝を形成する領域上
の第１のフォトレジスト層１４に開口部１５を形成す
る。続いて、このフォトレジスト層１４をエッチングマ
スクとして用いた反応性イオンエッチングによって、絶
縁膜１３に上層配線２２を埋め込むための溝１６（１６
ａ，１６ｂ）を形成する（第１のエッチング）。このエ
ッチングは、シリコン酸化膜をエッチングするフロロカ
ーボン系ガス等を用い、反応性イオンエッチング装置に
よって行った。このエッチングの際に、第１のフォトレ
ジスト層１４はエッチングガスのプラズマに曝されるた
め硬化する。ここで、形成する溝１６の深さは、上層配
線２２を埋め込んで形成するために必要とされる深さで
あり、かつ、上層配線２２と下層配線１２との配線層間
の容量が充分に低くなる程度に両配線の距離を保つこと
ができる深さとする必要があり、ここでは、溝１６の深
さを０．６μｍ程度とした。

【００４４】次に、図１（ｃ）に示すように、第１のフ
ォトレジスト層１４を除去することなく、この第１のフ
ォトレジスト層１４上に更に塗布技術等によって第２の
フォトレジスト層１７を形成する。その後、フォトリソ
グラフィー技術を用いて、第２のフォトレジスト層１７
に対し、下層配線１２に接続するための接続孔１９（図
２（ａ）参照）が形成される領域に対応する位置に開口
部１８を形成する。ここで、この開口部１８の大きさ
は、実際に形成しようとする接続孔１９よりも大きくし
ている。

【００４５】次に、図２（ａ）に示すように、反応性イ
オンエッチングによって、絶縁膜１３に接続孔１９を形
成する（第２のエッチング）。このエッチングの際に
は、第２のフォトレジスト層１７がエッチングマスクと
なると同時に、下層の第１のフォトレジスト層１４も、
先に述べたように硬化しているため、再度のエッチング
でも充分にエッチングマスクとして働く。このため、接
続孔１９は、第２のフォトレジスト層１７の開口部１
８、第１のフォトレジスト層１４の開口部１５、及び溝
１６の重なり部分に形成されることになる。このエッチ
ングも、例えば酸化シリコンをエッチングするフロロカ
ーボン系ガス等を用い、反応性イオンエッチング装置に
よって、接続孔１９が下層配線１２に達するようにエッ
チングを行った。

【００４６】次に、図２（ｂ）に示すように、例えばア
ッシングと洗浄によって第１のフォトレジスト層１４及
び第２のフォトレジスト層１７を除去した後、ＣＶＤ法
によって接続孔１９及び溝１６の各内部を埋め込むと共
に、絶縁膜１３上の上面を超える高さになるまで導電体
２０、例えば銅を堆積する。尚、レジスト除去方法は上
記以外の他の手段を用いても構わない。

【００４７】次に、図２（ｃ）に示すように、ＣＭＰ等
の平坦化技術によって、絶縁膜１３上の配線部分以外の
導電体２０を完全に除去し、接続孔１９の内部に接続プ
ラグ２１を形成すると共に、溝１６の内部に上層配線２
２（２２ａ，２２ｂ）を形成する。その際、接続孔１９
が溝１６の一部分に接続しているので、上層配線２２ｂ
の一部分は接続プラグ２１に接続される。従って、接続
プラグ２１によって、上層配線２２ｂと下層配線１２と
が接続される多層配線構造が完成される。

【００４８】上述した実施形態１では、２層配線構造の
形成方法を例示したが、３層以上の配線構造を形成する
場合にも適用することができ、その場合には上層配線を
下層配線として上記と同様のプロセスを繰り返し行えば
よい。

【００４９】また、導電体２０の材料は、銅に限定され
ることはなく、銅以外の材料、例えば銅合金、アルミニ
ウム合金、又は他の金属材料としてもよい。また、その
堆積方法もＣＶＤ法に限定されるものではない。

【００５０】また、接続プラグと配線を、導電材料を絶
縁膜１３の上面を越える高さに堆積した後平坦化するこ
とにより形成する例を示したが、本発明はこれに限るも
のではなく、他の形成方法を用いてもよく、例えば導電
材料を接続孔と溝部にのみ選択成長させる手段を用いる
ことができる。特に、導電材料としてアルミニウム等を
用いた場合には、堆積後エッチバックによって容易に配
線を形成することができる。

【００５１】さらに、絶縁膜１３を酸化シリコンで形成
する例を示したが、本発明はこれに限るものではなく、
絶縁性に優れた膜であれば他の材料を用いてもよい。例
えば、炭素（Ｃ）原子を含む低誘電率材料として、有機
ＳＯＧ（誘電率ε＝３．０〜３．５）、ポリイミド（誘
電率ε＝３．０〜３．５）、ベンゾシクロブテン（誘電
率ε≒２．６）、ポリパラキシリレン（誘電率ε≒２．
４）等がある。これらの材料は、炭素原子、いわゆるア
ルキル基を含むことで材料の密度を低下させること、及
び原子自身の分極率を低下させることにより、低誘電率
になっている。また、これらの材料は単に誘電率が低い
だけではなく、半導体装置の材料としての耐熱性を有し
ている。ポリイミドはイミド結合を有することにより、
ベンゾシクロブテンやポリパラキシリレンはベンゼン環
のポリマーとなることにより、それぞれ耐熱性を有して
いる。

【００５２】また、各種膜の成膜方法は、上記した方法
に限定されることはなく、ＣＶＤ法、スパッタリング
法、蒸着法、塗布法等の各種の成膜方法のうちから最適
な方法を適宜選択することができる。

【００５３】上述した実施形態１による多層配線の形成
方法では、半導体基板１１上に設けた下層配線１２を覆
う状態に絶縁膜１３を形成し、第１のフォトレジスト層
１４をエッチングマスクとして反応性イオンエッチング
を行い、この絶縁膜１３に、上層配線２２を埋め込むべ
き溝１６を形成した後、第１のフォトレジスト層１４を
除去することなく、更に第２のフォトレジスト層１７を
形成し、フォトリソグラフィー技術によって、接続孔１
９を形成する領域上に開口部１８を形成する。そして、
反応性イオンエッチングを行うことにより、第２のフォ
トレジスト層１７の開口部１８と溝１６との交差部分の
みがエッチングされ、接続孔１９が形成される。

【００５４】ここでは、第１のフォトレジスト層１４を
マスクとして溝１６を形成する際、フォトレジスト層が
エッチングガスのプラズマに曝されることによって硬化
する性質を利用し、第１のフォトレジスト層１４を接続
孔１９の形成の際にもマスクとして利用した後に、第１
のフォトレジスト層１４を第２のフォトレジスト層１７
と共に除去している。

【００５５】従って、この実施形態１では、従来技術に
含まれないような新たな工程を全く加えておらず、各プ
ロセスも生産に携わる者ならば熟知しているものばかり
であるため、発明の実施にあたっては現状の設備をその
まま用いることができる。当然、従来のノウハウやプロ
セス条件も殆どそのまま流用することができ、本発明の
方法を実際の量産工場で適用するのも非常に容易であ
り、歩留まりを下げることもない。また、従来例に比
べ、フォトレジスト層の除去工程を少なくできるという
利点があり、この工程数の減少によりコストの低減をも
実現できる。更には、発明の実施にあたって、下層配線
の形状による制限を受けることがなく汎用性があるの
で、発明の適用範囲を拡大することができる。

【００５６】また、第２のフォトレジスト層１７を第１
のフォトレジスト層１４の上に形成しているため、第２
のフォトレジスト層１７に対するフォトリソグラフィー
の際に下地からの反射による影響をほとんど受けない。
このため、第２のフォトレジスト層１７として膜厚の薄
く下地の影響を受けやすい化学増幅型レジストを用いた
場合でも、フォトリソグラフィーを高精度に行うことが
可能である。

【００５７】この実施形態１は、以上のような多くの利
点を持つだけでなく、上層配線と接続孔との位置ずれを
防ぐという極めて重要な効果を併せて奏し得、多くの優
れた効果を同時に達成している。

【００５８】すなわち、接続孔１９は、上層配線２２が
埋め込まれる溝１６の形成の際のマスクとなる第１のフ
ォトレジスト層１４の開口部１５と、第２のフォトレジ
スト層１７の開口部１８の重なった部分を通してエッチ
ングすることによって形成されるため、接続孔１９を溝
１６に完全に重なった位置に形成することができる。こ
のため、図８に示したような接続孔１９の位置ずれによ
り配線間隔ｓが接近する等の心配がなく、微細化する上
でとても有利である。

【００５９】次に、上述した実施形態１における第２の
フォトレジスト層１７の開口部１８の形状について図３
及び図４を用いて説明する。

【００６０】まず、１つの配線を設ける場合の開口部１
８の形状について、図３を用いて説明する。

【００６１】図３（ａ）の平面レイアウト図に示すよう
に、第２のフォトレジスト層１７の開口部１８は、Ｘ方
向の幅ｗ３（但し、ｗ３＞ｗ２）、Ｙ方向の幅ｖ３の長
方形に形成し、上層配線２２が形成されるＹ方向の溝１
６の幅ｗ２に対し、Ｘ方向に合わせずれ余裕を付加した
寸法で形成されている。従って、第２のフォトレジスト
層１７の開口部１８を形成する際に合わせずれが生じて
も、この開口部１８は、溝１６に直交するＸ方向に、溝
１６を跨ぐように形成することが可能である。このた
め、接続孔１９の形成は、上層配線２２が埋め込まれる
溝１６の形成の際のマスクとして、第１のフォトレジス
ト層１４の開口部１５と第２のフォトレジスト層１７の
開口部１８の重なった部分を通してエッチングすること
によって形成されるため、図３（ｂ）のＡ−Ａ’断面図
に示すように、上層配線２２が形成される溝１６のＸ方
向の幅ｗ２と接続孔１９の幅ｗ１とは自己整合的にほぼ
同じになり、第２のフォトレジスト層１７の開口部１８
の幅ｗ３にはよらない。このため、開口部１８のＸ方向
の幅ｗ３は、位置合わせずれの余裕を見込んで、実際の
接続孔１９よりも大きくとればよい。これにより、図８
（ａ）及び図８（ｂ）に示したような接続プラグの断面
積の減少による抵抗の上昇、信号遅延、駆動電流の低下
等の問題を防ぐことができる。

【００６２】他方、接続孔１９のＹ方向の幅ｖ１は、第
２のフォトレジスト層１７がエッチングマスクになって
形成されるので、開口部１８のＹ方向の幅ｖ３が転写さ
れる。この時、Ｙ方向の合わせずれは問題にならない。
そのため、図３（ｃ）のＢ−Ｂ’断面図に示すように、
第２のフォトレジスト層１７の開口部１８のＹ方向の幅
ｖ３は、形成しようとする接続孔１９の設計寸法ｖ１で
形成されている。

【００６３】次に、複数の配線を設ける場合の開口部１
８の形状について、図４を用いて説明する。

【００６４】図４（ａ）に示すように、第２のフォトレ
ジスト層１７の開口部１８は、Ｘ方向には実際の接続孔
１９よりも大きくとることができるので、設計上、幅ｗ
の上層配線用の溝１６が所定の配線間隔ｓで並列に配設
されており、接続孔１９が上層配線用の溝１６に直交す
るＸ方向に隣接して形成される場合には、第２のフォト
レジスト層１７の開口部１８を隣接する上層配線用の溝
１６に跨って連続して形成することが可能である。開口
部１８を隣接するｎ本の溝１６に跨って形成する場合、
合わせずれの余裕を見込まない場合の開口部１８のＸ方
向の幅ｈ２の設計寸法は、開口部１８がｎ本の溝を跨ぐ
ので、ｈ２＝ｎ・ｗ＋（ｎ−１）・ｓ・・・・（式１）
となる。従って、合わせずれの余裕を考慮する場合の開
口部１８のＸ方向の幅ｈ１は、ｈ２に対して、ｄ＜ｐ＜
（ｓ−ｄ）なる関係を満足する合わせずれの余裕ｐを両
側に付加すればよい。ここで、破線で示す開口領域２３
は、第２のフォトレジスト層１７の開口部１８の形成の
際に合わせずれを設けない場合を示しており、配線と垂
直なＸ方向にずれた場合における開口領域２３と溝１６
との最大ずれ量をｄとしている。

【００６５】従って、第２のフォトレジスト層１７の開
口部１８の位置合わせずれを見込まない場合の幅ｈ２に
対して、実際に形成すべき第２のフォトレジスト層１７
の開口部１８の幅ｈ１は片側でｄより大きく（ｓ−ｄ）
より小さい合わせずれ余裕の分だけ拡げ、ｈ１＝ｈ２＋
２ｐ・・・・（式２）の関係を満たす幅ｈ１とすればよ
い。これにより、図４（ａ）において斜線領域Ｒ１で示
す所望の接続面積を持つ接続孔１９を溝１６上からはみ
出すことなく形成することができる。また、隣接して接
続孔１９を形成しない場合には、上記の式１においてｎ
＝１とすればよく、この場合はｈ２はｗに一致する。

【００６６】また、接続孔１９の断面形状は、図４
（ａ）に示す正方形に限定されることはなく、長方形、
平行四辺形、円形、楕円形等の他の形状であってもよ
い。

【００６７】従って、図４（ａ）では、上層配線用の溝
１６が所定の配線間隔ｓで並列に配設され、接続孔１９
が上層配線用の溝１６に直交する方向に隣接して形成さ
れる場合を示したが、実際には、配線用の溝の間隔が一
定でない場合や、接続孔１９の並ぶ方向が配線用の溝１
６に直交しない場合も考えられる。この場合にも、配
線、接続孔の配列に基づいて、第２のフォトレジスト層
１７の開口部１８の形状を適宜選べばよく、上記の考え
方に準じて、位置合わせずれの余裕を考慮しておけば、
一つの開口部で複数の接続孔を形成することが可能であ
る。

【００６８】図４（ｂ）に、その一例として、開口部１
８の形状を平行四辺形とする場合を示す。この場合で
も、第２のフォトレジスト層１７の開口部１８の大きさ
は、配線に垂直なＸ方向にのみ位置合わせずれの余裕を
見ておけばよい。従って、ここでは開口部１８の形状を
平行四辺形としているが、位置合わせずれの余裕、及び
形成される接続プラグの断面積（斜線領域Ｒ２）を充分
に確保できさえすれば、開口部１８の形状には制限がな
いので、配線や接続孔のレイアウトに従って開口部１８
の形状を適宜決めればよい。

【００６９】図４に示すように、接続孔１９の形成時の
フォトリソグラフィーにおいて、第２のフォトレジスト
層１７の開口部１８を複数の接続孔１９に跨るように大
きくとる場合には、従来技術においてフォトレジスト層
の開口部を形成すべき接続孔の大きさと同じにする場合
に比べ、フォトリソグラフィーをはるかに容易に行うこ
とができるという利点がある。具体的には、従来技術で
は、接続孔を形成する際のフォトレジストマスクの開口
部は、接続孔の設計寸法そのものでなければならず、そ
のような微細な径の開口部をレジスト膜に形成するため
には、エキシマ・レーザーやＸ線などを用いた高解像度
のステッパーが必要となる。

【００７０】他方、図４に示す本発明の方法では、接続
孔を形成する際のフォトレジストマスクの開口部１８
は、配線に垂直なＸ方向に大きく拡がりを持っている
が、このような細長い開口部の形成は、従来技術で必要
とされる微細な径の開口部の形成に比べはるかに容易で
あり、上層配線用の溝１６の形成時のフォトリソグラフ
ィーに用いるのとほぼ同程度の解像度のステッパーで精
度よく形成することができる。従って、上記実施形態１
では、例えば径０．３μｍ程度の接続孔を、ｉ線（λ＝
３６５ｎｍ）を用いたフォトリソグラフィー技術だけ
で、極めて精度よく形成することができる。このよう
に、フォトリソグラフィーの際に従来技術で要求された
ほどの高解像度が必要とされないため、コストを低減し
歩留まりを上昇させることができるという利点がある。
換言すれば、本発明によれば、従来技術よりも高度な微
細化が同じ性能のステッパーを用いて実現することがで
きることになる。

【００７１】（実施形態２）次に、本発明の実施形態２
による多層配線の形成方法について説明する。

【００７２】実施形態２は、上記第１の実施形態におけ
る第１のフォトレジスト層１４を、ネガ型のフォトレジ
ストにより形成するものである。ネガ型のフォトレジス
トは、露光時に光が照射された部分のフォトレジスト材
が架橋され現像後に残る。このため、第１のフォトレジ
スト層１４としてネガ型のフォトレジストを用い、これ
をマスクとしてドライエッチングによって配線用の溝を
形成する場合には、第１のフォトレジスト層１４がエッ
チングガスのプラズマに曝されることによってレジスト
の架橋が進み、硬化がより顕著となる。このように、レ
ジストが効果的に硬化すれば、より幅広いエッチング条
件の適用が可能となり、本発明の適用範囲が拡がること
となる。

【００７３】（実施形態３）次に、本発明の実施形態３
による多層配線の形成方法について説明する。

【００７４】実施形態３は、上記第１の実施形態におけ
る第２のフォトレジスト層１７をマスクとして絶縁膜１
３に接続孔１９を形成するためのエッチング（第２のエ
ッチング）より前に、フォトレジスト層を硬化させる工
程を含むものである。具体的には、例えば第１のフォト
レジスト層１４と第２のフォトレジスト層１７をマスク
として接続孔１９を形成する前に、紫外光照射等によっ
て、フォトレジスト層を硬化させる処理を行った。ここ
では、第１のフォトレジスト層１４を露光、現像した
後、上層配線用の溝１６を形成するエッチング（第１の
エッチング）の前に、硬化処理を行ったが、第２のフォ
トレジスト層１７を露光、現像した後、接続孔１９を形
成するためのエッチング（第２のエッチング）の前に硬
化処理を行ってもよい。要するに、この実施形態３で
は、エッチング時のマスクであるフォトレジスト層を硬
化させて、本発明をより幅広いエッチング条件において
も適用できるようにすることを目的としているので、こ
の目的に沿うような硬化処理を工程の適当な箇所に加え
ればよい。加えて、紫外光照射などの硬化処理は、半導
体装置の製造におけるフォトリソグラフィー技術として
は一般的なものであり、この硬化処理工程を増やしても
製造コストをほとんど増加させることがなく、むしろエ
ッチング工程を安定化させて歩留まりを上昇させること
ができる。尚、本技術は、上記実施形態２に示したネガ
型のフォトレジストの使用と併用してもよい。

【００７５】（実施形態４）次に、本発明の実施形態４
による多層配線の形成方法について説明する。

【００７６】実施形態４は、上記の実施形態１におい
て、第２のフォトレジスト層１７を形成する前に、反射
防止膜を形成する工程を含むものである。反射防止膜を
用いることによって、第２のフォトレジスト層１７に対
するフォトリソグラフィーをより正確に行うことができ
る。この実施形態４におけるフォトリソグラフィーやド
ライエッチングは、通常の反射防止膜を使用した場合に
一般的に用いられているフォト方法やエッチング方法に
準じて行えばよい。尚、本技術は、上記実施形態２に示
したネガ型のフォトレジストの使用や、上記実施形態３
に示したフォトレジスト層の硬化工程と併用してもよ
い。

【００７７】（実施形態５）次に、本発明の実施形態５
による多層配線の形成方法について説明する。

【００７８】実施形態５は、上記の実施形態１におい
て、上層配線用の溝１６を形成する工程と、第２のフォ
トレジスト層１７を形成する工程の間に、フッ酸処理を
する工程を含むものである。具体的には、このフッ酸処
理の条件として、例えば０．５％フッ酸水溶液に３０秒
間浸した後、充分水洗を行った。このフッ酸処理を加え
ることにより、上層配線用の溝１６を形成するためのエ
ッチング時におけるエッチング残渣をリフトオフによっ
て除去することができ、接続孔１９の形成プロセスをよ
り安定したものにすることができる。尚、本技術は、上
記実施形態２に示したネガ型のフォトレジストの使用、
上記実施形態３に示したフォトレジスト層の硬化工程、
及び上記実施形態４に示した反射防止膜の形成工程と併
用してもよい。

【００７９】

【発明の効果】以上説明したように、本発明の多層配線
の形成方法によれば、第１のフォトレジスト層をエッチ
ングマスクとして第１のエッチングを行い絶縁膜に上層
配線用の溝を形成し、この第１のフォトレジスト層を除
去することなく、第１のフォトレジスト層上に形成した
第２のフォトレジスト層をマスクとして第２のエッチン
グを行い、絶縁膜に下層配線に達する接続孔を形成し、
その後、接続孔及び溝を導電体で埋め込み、プラグ及び
上層配線を形成するので、接続孔を、上層配線用の溝の
形成の際のマスクとなる第１のフォトレジスト層の開口
部と、第２のフォトレジスト層の開口部の重なった部分
を通してエッチングすることによって形成することがで
きるため、接続孔を溝に完全に重なった位置に形成する
ことができる。

【００８０】このため、上層配線用の溝と接続孔の位置
ずれを防止でき、配線間隔を設計どおりにでき、プラグ
の断面積が減少することもなくなるので、微細化に際し
配線による抵抗の上昇、信号遅延、駆動電流の低下等を
防ぐことができる。

【００８１】しかも、製造工程において不安定なプロセ
スや特殊なプロセスがなく、工程数の増加もほとんどな
いので、用途が限定されず汎用性に優れており、製造コ
ストの増加を抑制し、高歩留まりを維持することができ
る。また、高度な微細化が、従来と同程度の解像度をも
つステッパーを用いて実現することができる。

【００８２】加えて、接続孔の位置合わせずれを防ぐ手
段として従来例のように下地構造を利用していないの
で、本発明を適用するにあたって、下地構造による制限
がなく、汎用性に優れている。

【００８３】また、第１のフォトレジスト層を、ネガ型
のフォトレジストにより形成すると、これをマスクとし
てドライエッチングによって配線用の溝を形成する場合
に、第１のフォトレジスト層を、エッチングガスのプラ
ズマに曝すことによってレジストの架橋を進め、硬化さ
せることができるので、より幅広いエッチング条件の適
用が可能となり、本発明の適用範囲を拡げることができ
る。

【００８４】尚、第２のエッチングより前に、紫外線照
射等によってフォトレジスト層を硬化させる工程を含む
構成としても同様の効果が得られる。

【００８５】また、第２のフォトレジスト層を形成する
工程より前に、反射防止膜を形成する工程を含む構成に
すると、反射防止膜を用いることによって、第２のフォ
トレジスト層に対するフォトリソグラフィーをより正確
に行うことができ、微細化する上で有効である。

【００８６】更には、溝を形成する工程と、第２のフォ
トレジスト層を形成する工程の間に、フッ酸処理をする
工程を含む構成とすると、上層配線用の溝を形成するた
めの第１のエッチング時におけるエッチング残渣がリフ
トオフによって除去されるので、接続孔の形成プロセス
をより安定化することができる。

【図面の簡単な説明】

【図１】本発明の実施形態１による多層配線の形成方法
を示す製造工程図（その１）である。

【図２】本発明の実施形態１による多層配線の形成方法
を示す製造工程図（その２）である。

【図３】本発明の実施形態１による多層配線の形成方法
において、合わせずれの余裕を考慮した接続孔の形成方
法を説明する説明図であって、（ａ）が平面図、（ｂ）
がＡ−Ａ’断面図、（ｃ）がＢ−Ｂ’断面図である。

【図４】本発明の実施形態１による多層配線の形成方法
において、開口部のレイアウト例を示す平面図である。

【図５】従来例１のデュアルダマシン法により多層配線
を形成する工程を示す製造工程図（その１）である。

【図６】従来例１のデュアルダマシン法により多層配線
を形成する工程を示す製造工程図（その２）である。

【図７】従来例１のデュアルダマシン法により多層配線
を形成する際に、配線用の溝と接続孔に位置ずれが生じ
る状態を表す断面図である。

【図８】従来例１のデュアルダマシン法により多層配線
の形成する際に、配線用の溝と接続孔の位置ずれによ
り、配線間隔にずれが生じる状態を表す説明図であっ
て、（ａ）がＣ−Ｃ’断面図、（ｂ）がレイアウト図で
ある。

【符号の説明】

１１ 半導体基板 １２ 下層配線 １３ 絶縁膜 １４ 第１のフォトレジスト層 １５ 第１のフォトレジスト層の開口部 １６ 溝 １７ 第２のフォトレジスト層 １８ 第２のフォトレジスト層の開口部 １９ 接続孔 ２０ 導電体 ２１ 接続プラグ ２２ 上層配線

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 BA11 DA00 DB03 DB25 EA02 EA22 EA28 EB01 EB03 FA08 5F033 AA02 AA04 AA12 AA15 AA25 AA29 AA64 AA65 BA12 BA17 BA43 BA46 CA09 DA04 DA05 DA13 DA34 DA35 EA02 EA04 EA05 EA19 EA25 EA29 FA03

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基板上に設けた下層配線を覆うように絶
   縁膜を形成する工程と、 該絶縁膜上に第１のフォトレジスト層を形成する工程
   と、 該第１のフォトレジスト層をエッチングマスクとして第
   １のエッチングを行い該絶縁膜に溝を形成する工程と、 該第１のフォトレジスト層上に、第２のフォトレジスト
   層を形成する工程と、 該第２のフォトレジスト層をマスクとして第２のエッチ
   ングを行い、該絶縁膜に該下層配線に達する接続孔を形
   成する工程と、 該接続孔及び該溝を導電体で埋め込み、プラグ及び上層
   配線を形成する工程とを包含する多層配線の形成方法。
2. 【請求項２】 前記第１のフォトレジスト層を、ネガ型
   のフォトレジストにより形成する請求項１記載の多層配
   線の形成方法。
3. 【請求項３】 前記第２のエッチングより前に、フォト
   レジスト層を硬化させる工程を含む請求項１又は請求項
   ２記載の多層配線の形成方法。
4. 【請求項４】 前記第２のフォトレジスト層を形成する
   工程より前に、反射防止膜を形成する工程を含む請求項
   １〜請求項３のいずれかに記載の多層配線の形成方法。
5. 【請求項５】 前記溝を形成する工程と、前記第２のフ
   ォトレジスト層を形成する工程の間に、フッ酸処理をす
   る工程を含む請求項１〜請求項４のいずれかに記載の多
   層配線の形成方法。