JPH10270805A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JPH10270805A JPH10270805A JP9075872A JP7587297A JPH10270805A JP H10270805 A JPH10270805 A JP H10270805A JP 9075872 A JP9075872 A JP 9075872A JP 7587297 A JP7587297 A JP 7587297A JP H10270805 A JPH10270805 A JP H10270805A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- laser device
- laser diode
- voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Optical Head (AREA)
Abstract
(57)【要約】
【課題】 サージ電流に対する耐久性を向上させた半導
体レーザ装置を提供する。 【解決手段】 印加電圧に応じて光出力を行うレーザダ
イオード１を有する半導体レーザ装置において、その制
御端子Ｔ3に、電圧を印加していない場合は、レーザダ
イオード１に比して十分小さなインピーダンスを示し、
一方、所定の電圧を印加している場合は、レーザダイオ
ード１に比して十分大きなインピーダンスを示す保護素
子（デプレッション型ＦＥＴ）２が、レーザダイオード
１と並列に接続されているとともに、同一パッケージ１
０内に納められている。
体レーザ装置を提供する。 【解決手段】 印加電圧に応じて光出力を行うレーザダ
イオード１を有する半導体レーザ装置において、その制
御端子Ｔ3に、電圧を印加していない場合は、レーザダ
イオード１に比して十分小さなインピーダンスを示し、
一方、所定の電圧を印加している場合は、レーザダイオ
ード１に比して十分大きなインピーダンスを示す保護素
子（デプレッション型ＦＥＴ）２が、レーザダイオード
１と並列に接続されているとともに、同一パッケージ１
０内に納められている。
Description
【０００１】
【発明の属する技術分野】本発明は、コンパクトディス
クプレイヤの光ピックアップなどに内蔵される半導体レ
ーザ装置に関するものである。
クプレイヤの光ピックアップなどに内蔵される半導体レ
ーザ装置に関するものである。
【０００２】
【従来の技術】図４は従来の半導体レーザ装置の回路構
成を示す図であって、１はレーザダイオードである。半
導体レーザ装置が有するレーザダイオード１は印加され
た電圧に応じて光出力を行うものであり、その両端
Ｔ1、Ｔ2は電圧を印加するためにワイヤ及びリード線な
どを介してパッケージ１０の外部に導出されている。
成を示す図であって、１はレーザダイオードである。半
導体レーザ装置が有するレーザダイオード１は印加され
た電圧に応じて光出力を行うものであり、その両端
Ｔ1、Ｔ2は電圧を印加するためにワイヤ及びリード線な
どを介してパッケージ１０の外部に導出されている。
【０００３】
【発明が解決しようとする課題】ここで、電源電圧が印
加されていない状態の回路には静電気が原因となって電
流が流れる場合がある（以下、この電流を「サージ電
流」と呼ぶ）が、レーザダイオードは、通常のＩＣに比
べて、このサージ電流に非常に弱く、容易に劣化あるい
は破壊されてしまう。
加されていない状態の回路には静電気が原因となって電
流が流れる場合がある（以下、この電流を「サージ電
流」と呼ぶ）が、レーザダイオードは、通常のＩＣに比
べて、このサージ電流に非常に弱く、容易に劣化あるい
は破壊されてしまう。
【０００４】ところが、従来の半導体レーザ装置は、サ
ージ電流が全てレーザダイオードに流れ込んでしまう構
成であるので、レーザダイオードの劣化あるいは破壊を
容易に招くことになり、サージ電流に対する耐久性が低
かった。
ージ電流が全てレーザダイオードに流れ込んでしまう構
成であるので、レーザダイオードの劣化あるいは破壊を
容易に招くことになり、サージ電流に対する耐久性が低
かった。
【０００５】したがって、サージ電流によるレーザダイ
オードの劣化あるいは破壊を防止するために、従来は、
半導体レーザ装置を駆動回路へ組み込む工程などにおい
て、サージ電流対策を行う必要があった。また、サージ
電流対策としてはサージ電流を吸収する回路を外付けす
ることになるので、半導体レーザ装置が組み込まれるセ
ットの回路面積が大きくなるというデメリットがあっ
た。
オードの劣化あるいは破壊を防止するために、従来は、
半導体レーザ装置を駆動回路へ組み込む工程などにおい
て、サージ電流対策を行う必要があった。また、サージ
電流対策としてはサージ電流を吸収する回路を外付けす
ることになるので、半導体レーザ装置が組み込まれるセ
ットの回路面積が大きくなるというデメリットがあっ
た。
【０００６】そこで、本発明は、サージ電流に対する耐
久性を向上させた半導体レーザ装置を提供することを目
的とする。
久性を向上させた半導体レーザ装置を提供することを目
的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１に記載の半導体レーザ装置では、印加電圧
に応じて光出力を行うレーザダイオードを有する半導体
レーザ装置において、その制御端子に、電圧を印加して
いない場合は、前記レーザダイオードに比して十分小さ
なインピーダンスを示し、一方、所定の電圧を印加して
いる場合は、前記レーザダイオードに比して十分大きな
インピーダンスを示す保護素子が、前記レーザダイオー
ドと並列に接続されているとともに、同一パッケージ内
に納められている。
め、請求項１に記載の半導体レーザ装置では、印加電圧
に応じて光出力を行うレーザダイオードを有する半導体
レーザ装置において、その制御端子に、電圧を印加して
いない場合は、前記レーザダイオードに比して十分小さ
なインピーダンスを示し、一方、所定の電圧を印加して
いる場合は、前記レーザダイオードに比して十分大きな
インピーダンスを示す保護素子が、前記レーザダイオー
ドと並列に接続されているとともに、同一パッケージ内
に納められている。
【０００８】また、請求項２に記載の半導体レーザ装置
では、請求項１に記載の半導体レーザ装置において、前
記保護素子がデプレッション型ＦＥＴであって、そのド
レイン−ソース間が前記レーザダイオードと並列に接続
されているとともに、そのゲートを制御端子としてい
る。
では、請求項１に記載の半導体レーザ装置において、前
記保護素子がデプレッション型ＦＥＴであって、そのド
レイン−ソース間が前記レーザダイオードと並列に接続
されているとともに、そのゲートを制御端子としてい
る。
【０００９】以上の構成により、半導体レーザ装置が単
品状態である場合、あるいは、駆動回路に組み込まれて
いても保護素子の制御端子に電圧が印加されていない場
合には、レーザダイオードは低インピーダンスの保護素
子によって短絡されているので、サージ電流がレーザダ
イオードに流れ込むことはない。一方、半導体レーザ装
置が駆動回路に組み込まれて、保護素子の制御端子に所
定の電圧が印加されると、レーザダイオードの短絡状態
は解除され、規定の電圧がレーザダイオードに印加され
てレーザ光の出射が可能となる。
品状態である場合、あるいは、駆動回路に組み込まれて
いても保護素子の制御端子に電圧が印加されていない場
合には、レーザダイオードは低インピーダンスの保護素
子によって短絡されているので、サージ電流がレーザダ
イオードに流れ込むことはない。一方、半導体レーザ装
置が駆動回路に組み込まれて、保護素子の制御端子に所
定の電圧が印加されると、レーザダイオードの短絡状態
は解除され、規定の電圧がレーザダイオードに印加され
てレーザ光の出射が可能となる。
【００１０】また、請求項３に記載の半導体レーザ装置
では、請求項１または２に記載の半導体レーザ装置にお
いて、受光した光信号を電気信号に変換する光電変換Ｉ
Ｃが同一パッケージ内に納められており、前記保護素子
が前記光電変換ＩＣに内臓されている。
では、請求項１または２に記載の半導体レーザ装置にお
いて、受光した光信号を電気信号に変換する光電変換Ｉ
Ｃが同一パッケージ内に納められており、前記保護素子
が前記光電変換ＩＣに内臓されている。
【００１１】以上の構成により、上記請求項１または２
に記載の構成による作用に加えて、通常、光電変換ＩＣ
は多くの端子をもっているため、その中のある端子を保
護素子の制御端子として使用できる可能性が高い。
に記載の構成による作用に加えて、通常、光電変換ＩＣ
は多くの端子をもっているため、その中のある端子を保
護素子の制御端子として使用できる可能性が高い。
【００１２】その他には、半導体レーザ装置の他に光電
変換ＩＣを必要とする、コンパクトディスクプレイヤの
光ピックアップなどに関して、その製造工程を簡略化す
ることができるとともに、より一層の小型化が可能とな
る。
変換ＩＣを必要とする、コンパクトディスクプレイヤの
光ピックアップなどに関して、その製造工程を簡略化す
ることができるとともに、より一層の小型化が可能とな
る。
【００１３】また、請求項４に記載の半導体レーザ装置
では、請求項１乃至３に記載の半導体レーザ装置におい
て、前記レーザダイオードがサブマウントに搭載されて
おり、そのサブマウントに前記保護素子あるいは光電変
換ＩＣが組み込まれている。
では、請求項１乃至３に記載の半導体レーザ装置におい
て、前記レーザダイオードがサブマウントに搭載されて
おり、そのサブマウントに前記保護素子あるいは光電変
換ＩＣが組み込まれている。
【００１４】以上の構成により、その製造工程における
レーザダイオードの動作チェック時などでのハンドリン
グ性が向上するとともに、サブマウントを有効に活用す
ることができる。
レーザダイオードの動作チェック時などでのハンドリン
グ性が向上するとともに、サブマウントを有効に活用す
ることができる。
【００１５】
【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しながら説明する。図１は本発明の第１実施形態
である半導体レーザ装置の回路構成を示す図であって、
２はＰチャネルのデプレッション型ＦＥＴ（電界効果ト
ランジスタ）である。そして、パッケージ１０内におい
てレーザダイオード１にはＰチャネルのデプレッション
型ＦＥＴ２のドレイン−ソース間が並列に接続されてお
り、そのゲートが制御端子Ｔ3としてパッケージ１０の
外部に導出されている。
を参照しながら説明する。図１は本発明の第１実施形態
である半導体レーザ装置の回路構成を示す図であって、
２はＰチャネルのデプレッション型ＦＥＴ（電界効果ト
ランジスタ）である。そして、パッケージ１０内におい
てレーザダイオード１にはＰチャネルのデプレッション
型ＦＥＴ２のドレイン−ソース間が並列に接続されてお
り、そのゲートが制御端子Ｔ3としてパッケージ１０の
外部に導出されている。
【００１６】次に、図２は本発明の第２実施形態である
半導体レーザ装置の回路構成を示す図であって、３は受
光した光信号を電気信号に変換する光電変換ＩＣであ
る。そして、この光電変換ＩＣ３は、Ｐチャネルのデプ
レッション型ＦＥＴ２を内蔵しており、パッケージ１０
内において、レーザダイオード１とＰチャネルのデプレ
ッション型ＦＥＴ２のドレイン−ソース間とが並列に接
続されるように、レーザダイオード１と接続されてお
り、Ｐチャネルのデプレッション型ＦＥＴ２のゲートが
そのうちの１つに接続されている、複数の端子Ｔmがパ
ッケージ１０の外部に導出されている。
半導体レーザ装置の回路構成を示す図であって、３は受
光した光信号を電気信号に変換する光電変換ＩＣであ
る。そして、この光電変換ＩＣ３は、Ｐチャネルのデプ
レッション型ＦＥＴ２を内蔵しており、パッケージ１０
内において、レーザダイオード１とＰチャネルのデプレ
ッション型ＦＥＴ２のドレイン−ソース間とが並列に接
続されるように、レーザダイオード１と接続されてお
り、Ｐチャネルのデプレッション型ＦＥＴ２のゲートが
そのうちの１つに接続されている、複数の端子Ｔmがパ
ッケージ１０の外部に導出されている。
【００１７】ここで、Ｐチャネルのデプレッション型Ｆ
ＥＴ２は、ゲート−ソース間電圧が大きくなるほど、ド
レイン−ソース間のインピーダンスが上昇し、ゲート−
ソース間電圧が０Ｖでドレイン−ソース間はＯＮ状態で
あり、ゲート−ソース間電圧が所定の電圧値以上でドレ
イン−ソース間はＯＦＦ状態である。
ＥＴ２は、ゲート−ソース間電圧が大きくなるほど、ド
レイン−ソース間のインピーダンスが上昇し、ゲート−
ソース間電圧が０Ｖでドレイン−ソース間はＯＮ状態で
あり、ゲート−ソース間電圧が所定の電圧値以上でドレ
イン−ソース間はＯＦＦ状態である。
【００１８】したがって、上記第１、第２実施形態の半
導体レーザ装置では、半導体レーザ装置が単品状態であ
る場合、あるいは、駆動回路に組み込まれていてもデプ
レッション型ＦＥＴ２の制御端子に電圧が印加されてい
ない場合には、レーザダイオード１はデプレッション型
ＦＥＴ２によって短絡されているので、サージ電流がレ
ーザダイオード１に流れ込むことはない。一方、半導体
レーザ装置が駆動回路に組み込まれて、デプレッション
型ＦＥＴ２の制御端子に所定の電圧が印加されると、レ
ーザダイオード１の短絡状態は解除され、規定の電圧が
レーザダイオード１に印加されてレーザ光の出射が可能
となる。
導体レーザ装置では、半導体レーザ装置が単品状態であ
る場合、あるいは、駆動回路に組み込まれていてもデプ
レッション型ＦＥＴ２の制御端子に電圧が印加されてい
ない場合には、レーザダイオード１はデプレッション型
ＦＥＴ２によって短絡されているので、サージ電流がレ
ーザダイオード１に流れ込むことはない。一方、半導体
レーザ装置が駆動回路に組み込まれて、デプレッション
型ＦＥＴ２の制御端子に所定の電圧が印加されると、レ
ーザダイオード１の短絡状態は解除され、規定の電圧が
レーザダイオード１に印加されてレーザ光の出射が可能
となる。
【００１９】また、通常、光電変換ＩＣ３は多くの端子
Ｔmを有しているため、その内部にデプレッション型Ｆ
ＥＴ２を内蔵することによって、光電変換ＩＣ３の端子
を用いてデプレッション型ＦＥＴ２のドレイン−ソース
間のＯＮ／ＯＦＦを制御することが可能であるケースが
考えられるので、上記第２実施形態の半導体レーザ装置
では、端子数が増加するのを防ぐことができるというメ
リットが期待される。さらに、光電変換ＩＣ３の端子か
らレーザダイオード１へ電圧を印加できる場合は、端子
数はより一層少なくて済む。
Ｔmを有しているため、その内部にデプレッション型Ｆ
ＥＴ２を内蔵することによって、光電変換ＩＣ３の端子
を用いてデプレッション型ＦＥＴ２のドレイン−ソース
間のＯＮ／ＯＦＦを制御することが可能であるケースが
考えられるので、上記第２実施形態の半導体レーザ装置
では、端子数が増加するのを防ぐことができるというメ
リットが期待される。さらに、光電変換ＩＣ３の端子か
らレーザダイオード１へ電圧を印加できる場合は、端子
数はより一層少なくて済む。
【００２０】また、コンパクトディスクプレイヤの光ピ
ックアップなどにおいては、半導体レーザ装置に加えて
光電変換ＩＣが必要とされているが、上記第２実施形態
の半導体レーザ装置では、光電変換ＩＣをも同一パッケ
ージ内に納めることになるので、光ピックアップの製造
工程を簡略化することができるとともに、より一層の小
型化が可能となる。
ックアップなどにおいては、半導体レーザ装置に加えて
光電変換ＩＣが必要とされているが、上記第２実施形態
の半導体レーザ装置では、光電変換ＩＣをも同一パッケ
ージ内に納めることになるので、光ピックアップの製造
工程を簡略化することができるとともに、より一層の小
型化が可能となる。
【００２１】次に、図３は上記第１、第２実施形態の半
導体レーザ装置のパッケージ内部のの構造の一例を示す
斜視図であって、３１はレーザダイオードのチップ、３
２はサブマウント、３３はヒートシンク、３４はサブマ
ウント２上の回路組み込み領域である。
導体レーザ装置のパッケージ内部のの構造の一例を示す
斜視図であって、３１はレーザダイオードのチップ、３
２はサブマウント、３３はヒートシンク、３４はサブマ
ウント２上の回路組み込み領域である。
【００２２】同図に示すように、レーザダイオード１の
チップ３１は、このチップ３１よりも寸法的に十分大き
な、サブマウントと呼ばれる基板にダイボンディングさ
れており、このサブマウント３２ごとヒートシンク３３
にダイボンディングされている。そして、第１実施形態
ではデプレッション型ＦＥＴ２が、第２実施形態では光
電変換ＩＣ３が、サブマウント３２上の回路組み込み領
域３４に組み込まれており、第１実施形態では図１、第
２実施形態では図２に示した回路構成となるように、レ
ーザダイオード１のチップ３１及びパッケージ外部に導
出しているリード線などとワイヤボンディングによって
接続されている。また、レーザダイオード１のカソード
側はサブマウント３２を介して回路組み込み領域の回路
と接続されている。
チップ３１は、このチップ３１よりも寸法的に十分大き
な、サブマウントと呼ばれる基板にダイボンディングさ
れており、このサブマウント３２ごとヒートシンク３３
にダイボンディングされている。そして、第１実施形態
ではデプレッション型ＦＥＴ２が、第２実施形態では光
電変換ＩＣ３が、サブマウント３２上の回路組み込み領
域３４に組み込まれており、第１実施形態では図１、第
２実施形態では図２に示した回路構成となるように、レ
ーザダイオード１のチップ３１及びパッケージ外部に導
出しているリード線などとワイヤボンディングによって
接続されている。また、レーザダイオード１のカソード
側はサブマウント３２を介して回路組み込み領域の回路
と接続されている。
【００２３】ここで、レーザダイオード１は、通常、チ
ップの状態で動作チェックが行われるわけであるが、そ
の際、チップ単品では非常にハンドリング性が悪い。し
かしながら、以上のような構造の半導体レーザ装置で
は、レーザダイオード１のチップ３１をサブマウント３
２にダイボンディングした時点で動作チェックを行うよ
うにすれば、ハンドリング性が向上し、動作チェックを
容易に行うことができる。
ップの状態で動作チェックが行われるわけであるが、そ
の際、チップ単品では非常にハンドリング性が悪い。し
かしながら、以上のような構造の半導体レーザ装置で
は、レーザダイオード１のチップ３１をサブマウント３
２にダイボンディングした時点で動作チェックを行うよ
うにすれば、ハンドリング性が向上し、動作チェックを
容易に行うことができる。
【００２４】また、このように、サブマウント３２をハ
ンドリング性を向上させるためだけに用いるのは非常に
もったいないという側面もあるが、本実施形態ではサブ
マウント３２にデプレッション型ＦＥＴ２、光電変換Ｉ
Ｃ３などの回路を作り込むことによって、サブマウント
３２を有効に活用している。
ンドリング性を向上させるためだけに用いるのは非常に
もったいないという側面もあるが、本実施形態ではサブ
マウント３２にデプレッション型ＦＥＴ２、光電変換Ｉ
Ｃ３などの回路を作り込むことによって、サブマウント
３２を有効に活用している。
【００２５】尚、上記各実施形態においては、Ｐチャネ
ルのデプレッション型ＦＥＴ２の代わりに、Ｎチャネル
のデプレッション型ＦＥＴを用いてもよく、その場合
は、制御端子に負電圧を印加するようにすればよい。
ルのデプレッション型ＦＥＴ２の代わりに、Ｎチャネル
のデプレッション型ＦＥＴを用いてもよく、その場合
は、制御端子に負電圧を印加するようにすればよい。
【００２６】また、上記各実施形態の半導体レーザ装置
の駆動方法として、レーザ光の出射を開始する場合に
は、レーザダイオードの両端に電圧を印加し始めた後
で、保護素子の制御端子への所定電圧の供給を停止する
ようにし、一方、レーザ光の出射を停止する場合には、
保護素子への所定電圧の供給を開始した後で、レーザダ
イオードへの電圧の印加を停止するようにすれば、サー
ジ電流がレーザダイオードに流れ込むことをより確実に
防ぐことができる。
の駆動方法として、レーザ光の出射を開始する場合に
は、レーザダイオードの両端に電圧を印加し始めた後
で、保護素子の制御端子への所定電圧の供給を停止する
ようにし、一方、レーザ光の出射を停止する場合には、
保護素子への所定電圧の供給を開始した後で、レーザダ
イオードへの電圧の印加を停止するようにすれば、サー
ジ電流がレーザダイオードに流れ込むことをより確実に
防ぐことができる。
【００２７】
【発明の効果】以上説明したように、請求項１または２
に記載の半導体レーザ装置によれば、制御端子に電圧が
印加されない限り、レーザダイオードにはサージ電流が
殆ど流れ込まないので、サージ電流に対する耐久性を向
上させることができる。これに伴い、サージ電流を吸収
する回路を外付けするサージ電流対策を行う必要はなく
なり、また、これにより、半導体レーザ装置が組み込ま
れるセットの回路面積を縮小することができる。
に記載の半導体レーザ装置によれば、制御端子に電圧が
印加されない限り、レーザダイオードにはサージ電流が
殆ど流れ込まないので、サージ電流に対する耐久性を向
上させることができる。これに伴い、サージ電流を吸収
する回路を外付けするサージ電流対策を行う必要はなく
なり、また、これにより、半導体レーザ装置が組み込ま
れるセットの回路面積を縮小することができる。
【００２８】また、以上の効果に加えて、請求項３に記
載の半導体レーザ装置によれば、通常、光電変換ＩＣは
多くの端子をもっているため、その中のある端子を保護
素子の制御端子及びレーザダイオードへの電圧印加用の
端子として使用できる可能性が高く、したがって、端子
数が増えるのを防ぐことができるというメリットが期待
される。
載の半導体レーザ装置によれば、通常、光電変換ＩＣは
多くの端子をもっているため、その中のある端子を保護
素子の制御端子及びレーザダイオードへの電圧印加用の
端子として使用できる可能性が高く、したがって、端子
数が増えるのを防ぐことができるというメリットが期待
される。
【００２９】また、半導体レーザ装置と光電変換ＩＣと
を同一パッケージ内に納めることになるので、半導体レ
ーザ装置の他に光電変換ＩＣを必要とする、コンパクト
ディスクプレイヤの光ピックアップなどに関して、その
製造工程を簡略化することができるとともに、より一層
の小型化が可能となる。
を同一パッケージ内に納めることになるので、半導体レ
ーザ装置の他に光電変換ＩＣを必要とする、コンパクト
ディスクプレイヤの光ピックアップなどに関して、その
製造工程を簡略化することができるとともに、より一層
の小型化が可能となる。
【００３０】また、以上の効果に加えて、請求項４に記
載の半導体レーザ装置によれば、その製造工程における
レーザダイオードの動作チェック時などでのハンドリン
グ性が向上するとともに、サブマウントの空きスペース
を有効に活用することができる。
載の半導体レーザ装置によれば、その製造工程における
レーザダイオードの動作チェック時などでのハンドリン
グ性が向上するとともに、サブマウントの空きスペース
を有効に活用することができる。
【図１】 本発明の第１実施形態である半導体レーザ装
置の回路構成を示す図である。
置の回路構成を示す図である。
【図２】 本発明の第２実施形態である半導体レーザ装
置の回路構成を示す図である。
置の回路構成を示す図である。
【図３】 本発明の第１、第２実施形態である半導体レ
ーザ装置のパッケージ内部の構造を示す斜視図である。
ーザ装置のパッケージ内部の構造を示す斜視図である。
【図４】 従来の半導体レーザ装置の回路構成を示す図
である。
である。
１ レーザダイオード ２ Ｐチャネルのデプレッション型ＦＥＴ ３ 光電変換ＩＣ（Ｐチャネルのデプレッション型Ｆ
ＥＴ内蔵） １０ パッケージ ３１ レーザダイオードのチップ ３２ サブマウント ３３ ヒートシンク ３４ 回路組み込み領域
ＥＴ内蔵） １０ パッケージ ３１ レーザダイオードのチップ ３２ サブマウント ３３ ヒートシンク ３４ 回路組み込み領域
Claims (4)
- 【請求項１】 印加電圧に応じて光出力を行うレーザダ
イオードを有する半導体レーザ装置において、その制御
端子に、電圧を印加していない場合は、前記レーザダイ
オードに比して十分小さなインピーダンスを示し、一
方、所定の電圧を印加している場合は、前記レーザダイ
オードに比して十分大きなインピーダンスを示す保護素
子が、前記レーザダイオードと並列に接続されていると
ともに、同一パッケージ内に納められていることを特徴
とする半導体レーザ装置。 - 【請求項２】 前記保護素子がデプレッション型ＦＥＴ
であって、そのドレイン−ソース間が前記レーザダイオ
ードと並列に接続されているとともに、そのゲートを前
記制御端子としていることを特徴とする請求項１に記載
の半導体レーザ装置。 - 【請求項３】 受光した光信号を電気信号に変換する光
電変換ＩＣが同一パッケージ内に納められており、前記
保護素子が前記光電変換ＩＣに内臓されていることを特
徴とする請求項１または２に記載の半導体レーザ装置。 - 【請求項４】 前記レーザダイオードがサブマウントに
搭載されており、そのサブマウントに前記保護素子ある
いは光電変換ＩＣが組み込まれていることを特徴とする
請求項１乃至３に記載の半導体レーザ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9075872A JPH10270805A (ja) | 1997-03-27 | 1997-03-27 | 半導体レーザ装置 |
| US09/046,485 US6205162B1 (en) | 1997-03-27 | 1998-03-23 | Semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9075872A JPH10270805A (ja) | 1997-03-27 | 1997-03-27 | 半導体レーザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270805A true JPH10270805A (ja) | 1998-10-09 |
Family
ID=13588806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9075872A Pending JPH10270805A (ja) | 1997-03-27 | 1997-03-27 | 半導体レーザ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6205162B1 (ja) |
| JP (1) | JPH10270805A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105337A (ja) * | 2007-10-25 | 2009-05-14 | Sharp Corp | 半導体レーザ保護回路、光ピックアップ装置、光モジュールおよび情報記録再生装置 |
| US8212490B2 (en) | 2008-09-25 | 2012-07-03 | Seiko Epson Corporation | Light source device, image display apparatus, and method of driving light emitting element |
| WO2019116654A1 (ja) * | 2017-12-13 | 2019-06-20 | ソニー株式会社 | 発光モジュールの製造方法、発光モジュール及び装置 |
| JPWO2019116981A1 (ja) * | 2017-12-15 | 2020-12-17 | ローム株式会社 | サブマウントおよび半導体レーザ装置 |
| JP2022025692A (ja) * | 2020-07-29 | 2022-02-10 | 株式会社リコー | 照明モジュール、距離測定装置、移動体、および光源駆動回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10209374A1 (de) * | 2002-03-02 | 2003-07-31 | Rofin Sinar Laser Gmbh | Diodenlaseranordnung mit einer Mehrzahl von elektrisch in Reihe geschalteten Diodenlasern |
| US6768753B2 (en) * | 2002-05-22 | 2004-07-27 | Spectra Physics | Reliable diode laser stack |
| DE10328440A1 (de) * | 2003-06-20 | 2005-01-13 | Jenoptik Laserdiode Gmbh | Anordnung von mehreren Hochleistungsdiodenlasern |
| JP2006128236A (ja) * | 2004-10-27 | 2006-05-18 | Mitsubishi Electric Corp | 光半導体モジュール |
| AT515100B1 (de) * | 2013-12-20 | 2015-06-15 | F & S Vermögensverwaltungs Gmbh | Trägermodul mit Überbrückungselement für ein Halbleiterelement |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1188753A (en) * | 1981-07-30 | 1985-06-11 | R. Ian Macdonald | Optoelectronic logic |
| DE4315581A1 (de) * | 1993-05-11 | 1994-11-17 | Fraunhofer Ges Forschung | Laserdioden mit Kühlsystem |
| DE19536463C2 (de) * | 1995-09-29 | 2002-02-07 | Infineon Technologies Ag | Verfahren zum Herstellen einer Mehrzahl von Laserdiodenbauelementen |
| JPH09246513A (ja) * | 1996-03-06 | 1997-09-19 | Sharp Corp | 増幅型固体撮像素子およびその製造方法 |
| US5991134A (en) * | 1997-06-19 | 1999-11-23 | Advanced Micro Devices, Inc. | Switchable ESD protective shunting circuit for semiconductor devices |
-
1997
- 1997-03-27 JP JP9075872A patent/JPH10270805A/ja active Pending
-
1998
- 1998-03-23 US US09/046,485 patent/US6205162B1/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105337A (ja) * | 2007-10-25 | 2009-05-14 | Sharp Corp | 半導体レーザ保護回路、光ピックアップ装置、光モジュールおよび情報記録再生装置 |
| US8212490B2 (en) | 2008-09-25 | 2012-07-03 | Seiko Epson Corporation | Light source device, image display apparatus, and method of driving light emitting element |
| WO2019116654A1 (ja) * | 2017-12-13 | 2019-06-20 | ソニー株式会社 | 発光モジュールの製造方法、発光モジュール及び装置 |
| JPWO2019116654A1 (ja) * | 2017-12-13 | 2021-01-28 | ソニー株式会社 | 発光モジュールの製造方法、発光モジュール及び装置 |
| US11710942B2 (en) | 2017-12-13 | 2023-07-25 | Sony Corporation | Method of manufacturing light-emitting module, light-emitting module, and device |
| JPWO2019116981A1 (ja) * | 2017-12-15 | 2020-12-17 | ローム株式会社 | サブマウントおよび半導体レーザ装置 |
| JP2022025692A (ja) * | 2020-07-29 | 2022-02-10 | 株式会社リコー | 照明モジュール、距離測定装置、移動体、および光源駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6205162B1 (en) | 2001-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002164613A (ja) | 半導体レーザ装置 | |
| JPH1154804A (ja) | チップ型発光素子 | |
| JPH10270805A (ja) | 半導体レーザ装置 | |
| KR950012707A (ko) | 반도체 장치 | |
| JP2001036140A (ja) | 静電対策表面実装型ｌｅｄ | |
| US6441404B1 (en) | Multichip module | |
| US5170312A (en) | Protection circuit on a lead of a power device | |
| US6201308B1 (en) | Semiconductor chip having a low-noise ground line | |
| KR20020035789A (ko) | 발광 다이오드 패키지 및 그 제조 방법 | |
| JPS63308943A (ja) | 半導体装置 | |
| JP3505986B2 (ja) | 半導体リレー | |
| JPH06331705A (ja) | マルチチップ半導体装置 | |
| JP2002353396A (ja) | 半導体集積回路装置 | |
| US6201263B1 (en) | Semiconductor device | |
| JPH10150217A (ja) | ２接点型半導体リレー | |
| JPS61107785A (ja) | 半導体レ−ザ装置 | |
| JP2004303949A (ja) | Ｍｏｓトランジスタ装置 | |
| JPS61107786A (ja) | 半導体レ−ザ装置 | |
| CN114792679A (zh) | 半导体装置 | |
| JPS61107784A (ja) | 半導体レ−ザ装置 | |
| JPH05102602A (ja) | 半導体レーザ装置 | |
| JPH05211247A (ja) | 半導体装置 | |
| JPH0536905A (ja) | 半導体デバイス | |
| JPH11274548A (ja) | 半導体リレー | |
| JPH1023659A (ja) | スイッチング装置及びスイッチング装置の製造方法 |