JPH10150217A - ２接点型半導体リレー - Google Patents
２接点型半導体リレーInfo
- Publication number
- JPH10150217A JPH10150217A JP30784196A JP30784196A JPH10150217A JP H10150217 A JPH10150217 A JP H10150217A JP 30784196 A JP30784196 A JP 30784196A JP 30784196 A JP30784196 A JP 30784196A JP H10150217 A JPH10150217 A JP H10150217A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- emitting diode
- light emitting
- semiconductor relay
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Led Device Packages (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 オフリーク電流特性が向上され且つ安価な２
接点型半導体リレーを提供するにある。 【解決手段】 第１の接点本体と、第２の接点本体と、
第１の発光ダイオードと該第１の発光ダイオードに対向
して配置される第１のフォトダイオードアレイとからな
り前記第１の接点本体に接続される第１のフォトカプラ
部と、第２の発光ダイオードと該第１の発光ダイオード
に対向して配置される第２のフォトダイオードアレイと
からなり前記第２の接点本体に接続される第２のフォト
カプラ部と、前記接点本体と前記フォトカプラ部とが内
蔵されるパッケージとを具備する２接点型半導体リレー
において、隣り合わせに配置された前記第１の接点本体
と前記第２の接点本体と、該第１の接点本体と第２の接
点本体の外側に前記パッケージ内に於いて互いに出来る
だけ離れる様に配置された第１，第２の発光ダイオード
とを具備したことを特徴とする２接点型半導体リレーで
ある。
接点型半導体リレーを提供するにある。 【解決手段】 第１の接点本体と、第２の接点本体と、
第１の発光ダイオードと該第１の発光ダイオードに対向
して配置される第１のフォトダイオードアレイとからな
り前記第１の接点本体に接続される第１のフォトカプラ
部と、第２の発光ダイオードと該第１の発光ダイオード
に対向して配置される第２のフォトダイオードアレイと
からなり前記第２の接点本体に接続される第２のフォト
カプラ部と、前記接点本体と前記フォトカプラ部とが内
蔵されるパッケージとを具備する２接点型半導体リレー
において、隣り合わせに配置された前記第１の接点本体
と前記第２の接点本体と、該第１の接点本体と第２の接
点本体の外側に前記パッケージ内に於いて互いに出来る
だけ離れる様に配置された第１，第２の発光ダイオード
とを具備したことを特徴とする２接点型半導体リレーで
ある。
Description
【０００１】
【発明の属する技術分野】本発明は、一方の発光ダイオ
ード（ＬＥＤ）と他方の接点本体とを引き離し、一方の
発光ダイオード（ＬＥＤ）の影響を他方の接点本体が受
ける恐れがなく、オフリーク電流特性が向上され且つ安
価な２接点型半導体リレーに関するものである。
ード（ＬＥＤ）と他方の接点本体とを引き離し、一方の
発光ダイオード（ＬＥＤ）の影響を他方の接点本体が受
ける恐れがなく、オフリーク電流特性が向上され且つ安
価な２接点型半導体リレーに関するものである。
【０００２】
【従来の技術】図９は従来より一般に使用されている従
来例の構成説明図で、１接点の半導体リレーである。例
えば、雑誌名；横河技報 ＶＯＬ４０ １９９６ Ｎ
Ｏ．３ Ｐ４ 図３、発行日；１９９６年７月２０日、
編者；内海岱基、発行所；横河電機株式会社に示されて
いる。
来例の構成説明図で、１接点の半導体リレーである。例
えば、雑誌名；横河技報 ＶＯＬ４０ １９９６ Ｎ
Ｏ．３ Ｐ４ 図３、発行日；１９９６年７月２０日、
編者；内海岱基、発行所；横河電機株式会社に示されて
いる。
【０００３】図９において、１は発光ダイオード（ＬＥ
Ｄ）である。２は、発光ダイオード１に対向して配置さ
れた電圧出力型フォトダイオードアレイである。電圧出
力型フォトダイオードアレイ２の両端には、並列にシャ
ント抵抗３と２個の二重拡散ＭＯＳトランジスタ（ＤＭ
ＯＳＦＥＴ）４が接続されている。
Ｄ）である。２は、発光ダイオード１に対向して配置さ
れた電圧出力型フォトダイオードアレイである。電圧出
力型フォトダイオードアレイ２の両端には、並列にシャ
ント抵抗３と２個の二重拡散ＭＯＳトランジスタ（ＤＭ
ＯＳＦＥＴ）４が接続されている。
【０００４】このような半導体リレーでは、発光ダイオ
ード（ＬＥＤ）１へ電流を流す２個の入力ピンＩＮ
（＋），ＩＮ（−）と、二重拡散ＭＯＳトランジスタ
（ＤＭＯＳＦＥＴ）４の両端の２個の出力ピンＯＵＴ
１，ＯＵＴ２の計４ピンにより、１接点の半導体リレー
が構成される。
ード（ＬＥＤ）１へ電流を流す２個の入力ピンＩＮ
（＋），ＩＮ（−）と、二重拡散ＭＯＳトランジスタ
（ＤＭＯＳＦＥＴ）４の両端の２個の出力ピンＯＵＴ
１，ＯＵＴ２の計４ピンにより、１接点の半導体リレー
が構成される。
【０００５】近年、電話回線や計測器のＨ（＋）側／Ｌ
（−）側の切り替えには、２接点タイプの半導体リレー
が多用され、８ピンＤＩＰ又は８ピンＳＯＰのパッケー
ジに組み込まれている。
（−）側の切り替えには、２接点タイプの半導体リレー
が多用され、８ピンＤＩＰ又は８ピンＳＯＰのパッケー
ジに組み込まれている。
【０００６】図１０に２接点型半導体リレーの電気回
路、図１１に構成断面図を示す。発光ダイオード（ＬＥ
Ｄ）１と電圧出力型フォトダイオードアレイ２間には、
透明なシリコンゴムが充填され、光導波路１１が形成さ
れ、その周囲をエポキシ系樹脂でモールド１２されてい
る。
路、図１１に構成断面図を示す。発光ダイオード（ＬＥ
Ｄ）１と電圧出力型フォトダイオードアレイ２間には、
透明なシリコンゴムが充填され、光導波路１１が形成さ
れ、その周囲をエポキシ系樹脂でモールド１２されてい
る。
【０００７】１３は、ＩＮ（＋），ＩＮ（−）側のリー
ドである。１４は、ＯＵＴ１，ＯＵＴ２側のリードであ
る。１５は、パッケージである。モールド１２は、発光
ダイオード（ＬＥＤ）１の光が、電圧出力型フォトダイ
オードアレイ２に効率よく照射されるように、白色系の
エポキシ系樹脂が利用される。
ドである。１４は、ＯＵＴ１，ＯＵＴ２側のリードであ
る。１５は、パッケージである。モールド１２は、発光
ダイオード（ＬＥＤ）１の光が、電圧出力型フォトダイ
オードアレイ２に効率よく照射されるように、白色系の
エポキシ系樹脂が利用される。
【０００８】以上の構成において、一方の接点部をＡ、
他方の接点部をＢとし、白色系のエポキシ系樹脂中を発
光ダイオード（ＬＥＤ）１の光が透過すると、図１２，
図１３に示す如く、２接点スイッチの内、一方がＯＮ状
態で、他方がＯＦＦ状態の場合、ＯＦＦ側の接点部を構
成する二重拡散ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）
４に、一方側の発光ダイオード（ＬＥＤ）１の光が当た
り、リーク電流が増大してしまう。
他方の接点部をＢとし、白色系のエポキシ系樹脂中を発
光ダイオード（ＬＥＤ）１の光が透過すると、図１２，
図１３に示す如く、２接点スイッチの内、一方がＯＮ状
態で、他方がＯＦＦ状態の場合、ＯＦＦ側の接点部を構
成する二重拡散ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）
４に、一方側の発光ダイオード（ＬＥＤ）１の光が当た
り、リーク電流が増大してしまう。
【０００９】ここで、図１１において、ＩLA(+)は接点
ＢがＯＮ状態の時の（＋）方向のオフリーク電流、Ｉ
LA(-)は接点ＢがＯＮ状態の時の（−）方向のオフリー
ク電流、ＩLB(+)は接点ＡがＯＮ状態の時の（＋）方向
のオフリーク電流、ＩLB(-)は接点ＡがＯＮ状態の時の
（−）方向のオフリーク電流を示す。
ＢがＯＮ状態の時の（＋）方向のオフリーク電流、Ｉ
LA(-)は接点ＢがＯＮ状態の時の（−）方向のオフリー
ク電流、ＩLB(+)は接点ＡがＯＮ状態の時の（＋）方向
のオフリーク電流、ＩLB(-)は接点ＡがＯＮ状態の時の
（−）方向のオフリーク電流を示す。
【００１０】この原因は、図１４、図１５に示す如きリ
ードフレーム２１，２２を使い、横型二重拡散ＭＯＳト
ランジスタ（ＤＭＯＳＦＥＴ）４を利用すると、発光ダ
イオード（ＬＥＤ）１Bの光が、二重拡散ＭＯＳトラン
ジスタ（ＤＭＯＳＦＥＴ）４Aのチップに当たり、リー
ク電流の増大をもたらすからである。
ードフレーム２１，２２を使い、横型二重拡散ＭＯＳト
ランジスタ（ＤＭＯＳＦＥＴ）４を利用すると、発光ダ
イオード（ＬＥＤ）１Bの光が、二重拡散ＭＯＳトラン
ジスタ（ＤＭＯＳＦＥＴ）４Aのチップに当たり、リー
ク電流の増大をもたらすからである。
【００１１】なお、組み立て時には、リードフレーム２
１の上に、リードフレーム２２が組み立てられる。従っ
て、電圧出力型フォトダイオードアレイ２A上に発光ダ
イオード（ＬＥＤ）１Aが、電圧出力型フォトダイオー
ドアレイ２B上に発光ダイオード（ＬＥＤ）１Bが配置さ
れる。本発明は、上記の問題点を解決するものである。
１の上に、リードフレーム２２が組み立てられる。従っ
て、電圧出力型フォトダイオードアレイ２A上に発光ダ
イオード（ＬＥＤ）１Aが、電圧出力型フォトダイオー
ドアレイ２B上に発光ダイオード（ＬＥＤ）１Bが配置さ
れる。本発明は、上記の問題点を解決するものである。
【００１２】本発明の目的は、一方の発光ダイオード
（ＬＥＤ）の影響を他方の接点本体が受ける恐れがな
く、オフリーク電流特性が向上され且つ安価な２接点型
半導体リレーを提供するにある。
（ＬＥＤ）の影響を他方の接点本体が受ける恐れがな
く、オフリーク電流特性が向上され且つ安価な２接点型
半導体リレーを提供するにある。
【００１３】
【課題を解決するための手段】この目的を達成するため
に、本発明は、 （１）第１の接点本体と、第２の接点本体と、第１の発
光ダイオードと該第１の発光ダイオードに対向して配置
される第１のフォトダイオードアレイとからなり前記第
１の接点本体に接続される第１のフォトカプラ部と、第
２の発光ダイオードと該第１の発光ダイオードに対向し
て配置される第２のフォトダイオードアレイとからなり
前記第２の接点本体に接続される第２のフォトカプラ部
と、前記接点本体と前記フォトカプラ部とが内蔵される
パッケージとを具備する２接点型半導体リレーにおい
て、隣り合わせに配置された前記第１の接点本体と前記
第２の接点本体と、該第１の接点本体と第２の接点本体
の外側に前記パッケージ内に於いて互いに出来るだけ離
れる様に配置された第１，第２の発光ダイオードとを具
備したことを特徴とする２接点型半導体リレー。 （２）前記第１接点のＩＮのプラス側リードにアノード
側がダイボンドされ前記第１接点のＩＮのマイナス側リ
ードにカソード側がワイヤポンドされる第１の発光ダイ
オードと、前記第２接点のＩＮのプラス側リードにアノ
ード側がワイヤポンドされ前記第２接点のＩＮのマイナ
ス側リードにカソード側がダイボンドされる第２の発光
ダイオードとを具備したことを特徴とする請求項１記載
の２接点型半導体リレー。 （３）ＤＭＯＳＦＥＴがそれぞれ使用された第１、第２
接点本体を具備したことを特徴とする請求項１又は請求
項２記載の２接点型半導体リレー。 （４）前記第１接点のＩＮのプラス側リードにアノード
側がワイヤポンドされ前記第１接点のＩＮのマイナス側
リードにカソード側がダイボンドされる第１の発光ダイ
オードと、前記第２接点のＩＮのプラス側リードにアノ
ード側がダイボンドされ前記第２接点のＩＮのマイナス
側リードにカソード側がワイヤボンドされる第２の発光
ダイオードとを具備したことを特徴とする請求項１記載
の２接点型半導体リレー。 （５）ＤＭＯＳＦＥＴがそれぞれ使用された第１、第２
接点本体を具備したことを特徴とする請求項１又は請求
項４記載の２接点型半導体リレー。を構成したものであ
る。
に、本発明は、 （１）第１の接点本体と、第２の接点本体と、第１の発
光ダイオードと該第１の発光ダイオードに対向して配置
される第１のフォトダイオードアレイとからなり前記第
１の接点本体に接続される第１のフォトカプラ部と、第
２の発光ダイオードと該第１の発光ダイオードに対向し
て配置される第２のフォトダイオードアレイとからなり
前記第２の接点本体に接続される第２のフォトカプラ部
と、前記接点本体と前記フォトカプラ部とが内蔵される
パッケージとを具備する２接点型半導体リレーにおい
て、隣り合わせに配置された前記第１の接点本体と前記
第２の接点本体と、該第１の接点本体と第２の接点本体
の外側に前記パッケージ内に於いて互いに出来るだけ離
れる様に配置された第１，第２の発光ダイオードとを具
備したことを特徴とする２接点型半導体リレー。 （２）前記第１接点のＩＮのプラス側リードにアノード
側がダイボンドされ前記第１接点のＩＮのマイナス側リ
ードにカソード側がワイヤポンドされる第１の発光ダイ
オードと、前記第２接点のＩＮのプラス側リードにアノ
ード側がワイヤポンドされ前記第２接点のＩＮのマイナ
ス側リードにカソード側がダイボンドされる第２の発光
ダイオードとを具備したことを特徴とする請求項１記載
の２接点型半導体リレー。 （３）ＤＭＯＳＦＥＴがそれぞれ使用された第１、第２
接点本体を具備したことを特徴とする請求項１又は請求
項２記載の２接点型半導体リレー。 （４）前記第１接点のＩＮのプラス側リードにアノード
側がワイヤポンドされ前記第１接点のＩＮのマイナス側
リードにカソード側がダイボンドされる第１の発光ダイ
オードと、前記第２接点のＩＮのプラス側リードにアノ
ード側がダイボンドされ前記第２接点のＩＮのマイナス
側リードにカソード側がワイヤボンドされる第２の発光
ダイオードとを具備したことを特徴とする請求項１記載
の２接点型半導体リレー。 （５）ＤＭＯＳＦＥＴがそれぞれ使用された第１、第２
接点本体を具備したことを特徴とする請求項１又は請求
項４記載の２接点型半導体リレー。を構成したものであ
る。
【００１４】
【作用】以上の構成において、リードフレームを利用
し、第１の発光ダイオード（ＬＥＤ）と第２の二重拡散
ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）、並びに第２の
発光ダイオード（ＬＥＤ）と第１の二重拡散ＭＯＳトラ
ンジスタ（ＤＭＯＳＦＥＴ）との配置関係をパッケージ
内で間隔を十分に取るようにした。
し、第１の発光ダイオード（ＬＥＤ）と第２の二重拡散
ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）、並びに第２の
発光ダイオード（ＬＥＤ）と第１の二重拡散ＭＯＳトラ
ンジスタ（ＤＭＯＳＦＥＴ）との配置関係をパッケージ
内で間隔を十分に取るようにした。
【００１５】すなわち、第１の接点本体と第２の接点本
体とを隣り合わせに配置し、第１の発光ダイオードと第
２の発光ダイオードとをパッケージ内に於いて互いに出
来るだけ離れる様に、第１の接点本体と第２の接点本体
の外側に配置した。以下、実施例に基づき詳細に説明す
る。
体とを隣り合わせに配置し、第１の発光ダイオードと第
２の発光ダイオードとをパッケージ内に於いて互いに出
来るだけ離れる様に、第１の接点本体と第２の接点本体
の外側に配置した。以下、実施例に基づき詳細に説明す
る。
【００１６】
【発明の実施の形態】図１、図２は、本発明の一実施例
の要部構成説明図で、図３は図２のＡ−Ａ断面図であ
る。図において、図１０，図１１，図１４，図１５と同
一記号の構成は同一機能を表わす。以下、図１０，図１
１，図１４，図１５と相違部分のみ説明する。
の要部構成説明図で、図３は図２のＡ−Ａ断面図であ
る。図において、図１０，図１１，図１４，図１５と同
一記号の構成は同一機能を表わす。以下、図１０，図１
１，図１４，図１５と相違部分のみ説明する。
【００１７】３１，３２はリードフレーム２１上に、隣
り合わせに配置された第１の接点本体と第２の接点本体
である。この場合は、二重拡散ＭＯＳトランジスタ（Ｄ
ＭＯＳＦＥＴ）が使用されている。
り合わせに配置された第１の接点本体と第２の接点本体
である。この場合は、二重拡散ＭＯＳトランジスタ（Ｄ
ＭＯＳＦＥＴ）が使用されている。
【００１８】３３，３４は、リードフレーム２１上に、
第１の接点本体３１と第２の接点本体３２の外側に、パ
ッケージス１５内に於いて、互いに出来るだけ離れる様
に配置された第１，第２のフォトダイオードアレイであ
る。
第１の接点本体３１と第２の接点本体３２の外側に、パ
ッケージス１５内に於いて、互いに出来るだけ離れる様
に配置された第１，第２のフォトダイオードアレイであ
る。
【００１９】３５は、図２に示す如く、リードフレーム
３７上に、第１のフォトダイオードアレイ３３に対向し
て配置されると共に、図３に示す如く、第１接点のＩＮ
のプラス側リードＩＮＡ（＋）にアノード側がダイボン
ドＢされ、第１接点のＩＮのマイナス側リードＩＮＡ
（−）にカソード側がワイヤポンドＣされる第１の発光
ダイオードである。
３７上に、第１のフォトダイオードアレイ３３に対向し
て配置されると共に、図３に示す如く、第１接点のＩＮ
のプラス側リードＩＮＡ（＋）にアノード側がダイボン
ドＢされ、第１接点のＩＮのマイナス側リードＩＮＡ
（−）にカソード側がワイヤポンドＣされる第１の発光
ダイオードである。
【００２０】３６は、図２に示す如く、リードフレーム
３７上に、第２のフォトダイオードアレイ３４に対向し
て配置されると共に、図３に示す如く、第２接点のＩＮ
のプラス側リードＩＮＢ（＋）にアノード側がワイヤポ
ンドされ、第２接点のＩＮのマイナス側リードＩＮＢ
（−）にカソード側がダイボンドされる第２の発光ダイ
オードである。
３７上に、第２のフォトダイオードアレイ３４に対向し
て配置されると共に、図３に示す如く、第２接点のＩＮ
のプラス側リードＩＮＢ（＋）にアノード側がワイヤポ
ンドされ、第２接点のＩＮのマイナス側リードＩＮＢ
（−）にカソード側がダイボンドされる第２の発光ダイ
オードである。
【００２１】以上の構成において、一方がＯＮ状態で他
方がＯＦＦ状態の場合の、オフリーク電流の様子を示す
図１３の測定例を検討する。この結果より、２接点型半
導体リレーをドライブする発光ダイオード（ＬＥＤ）１
A，１Bの電流の増加に対しても、ＩLB(+)とＩLA(-)は、
全く他方の発光ダイオード（ＬＥＤ）１Aの光の影響を
受けていない事が分かる。
方がＯＦＦ状態の場合の、オフリーク電流の様子を示す
図１３の測定例を検討する。この結果より、２接点型半
導体リレーをドライブする発光ダイオード（ＬＥＤ）１
A，１Bの電流の増加に対しても、ＩLB(+)とＩLA(-)は、
全く他方の発光ダイオード（ＬＥＤ）１Aの光の影響を
受けていない事が分かる。
【００２２】すなわち、発光ダイオード（ＬＥＤ）１A
と二重拡散ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）４B
の配置位置関係があれば、現在のパッケージ構成でも、
他方の発光ダイオード（ＬＥＤ）の光の影響が、殆どな
いことが分かる。本発明は、この点に着目したものであ
る。
と二重拡散ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）４B
の配置位置関係があれば、現在のパッケージ構成でも、
他方の発光ダイオード（ＬＥＤ）の光の影響が、殆どな
いことが分かる。本発明は、この点に着目したものであ
る。
【００２３】本発明においては、図１，図２に示すリー
ドフレーム２１、３７を利用し、第１の発光ダイオード
（ＬＥＤ）３５と第２の二重拡散ＭＯＳトランジスタ
（ＤＭＯＳＦＥＴ）３２、並びに第２の発光ダイオード
（ＬＥＤ）３６と第１の二重拡散ＭＯＳトランジスタ
（ＤＭＯＳＦＥＴ）３１との配置関係を、発光ダイオー
ド（ＬＥＤ）１Aと二重拡散ＭＯＳトランジスタ（ＤＭ
ＯＳＦＥＴ）４Bとの配置位置関係と同じような条件に
するように、パッケージ１５内で間隔を十分に取るよう
にした。
ドフレーム２１、３７を利用し、第１の発光ダイオード
（ＬＥＤ）３５と第２の二重拡散ＭＯＳトランジスタ
（ＤＭＯＳＦＥＴ）３２、並びに第２の発光ダイオード
（ＬＥＤ）３６と第１の二重拡散ＭＯＳトランジスタ
（ＤＭＯＳＦＥＴ）３１との配置関係を、発光ダイオー
ド（ＬＥＤ）１Aと二重拡散ＭＯＳトランジスタ（ＤＭ
ＯＳＦＥＴ）４Bとの配置位置関係と同じような条件に
するように、パッケージ１５内で間隔を十分に取るよう
にした。
【００２４】また、この際、図１５従来例の２接点型半
導体リレーで使用していた発光ダイオード（ＬＥＤ）１
Bを、第２の発光ダイオード（ＬＥＤ）３６にそのまま
使用すると、図４に示す如き構成の２接点型半導体リレ
ーとなり、第２接点の入力ピンＩＮＢ（＋）とＩＮＢ
（−）の関係が、図１０従来例と逆になり、互換性に欠
ける。
導体リレーで使用していた発光ダイオード（ＬＥＤ）１
Bを、第２の発光ダイオード（ＬＥＤ）３６にそのまま
使用すると、図４に示す如き構成の２接点型半導体リレ
ーとなり、第２接点の入力ピンＩＮＢ（＋）とＩＮＢ
（−）の関係が、図１０従来例と逆になり、互換性に欠
ける。
【００２５】そこで、図１０従来例と同じ入力ピンＩＮ
Ｂ（＋）とＩＮＢ（−）の関係にするために、図３に示
す如く、第１の発光ダイオード（ＬＥＤ）３５と第２の
発光ダイオード（ＬＥＤ）３６とでは、ダイボンドＢが
アノード側とカソード側と、異なるタイプの発光ダイオ
ード（ＬＥＤ）を使用することにした。
Ｂ（＋）とＩＮＢ（−）の関係にするために、図３に示
す如く、第１の発光ダイオード（ＬＥＤ）３５と第２の
発光ダイオード（ＬＥＤ）３６とでは、ダイボンドＢが
アノード側とカソード側と、異なるタイプの発光ダイオ
ード（ＬＥＤ）を使用することにした。
【００２６】この場合は、第１の発光ダイオード（ＬＥ
Ｄ）３５には、図１０従来例と同じ、波長λ＝８８０ｎ
ｍのダイボンドＢ側がアノード、ワイヤボンドＣ側がカ
ソードの発光ダイオード（ＬＥＤ）が使用される。
Ｄ）３５には、図１０従来例と同じ、波長λ＝８８０ｎ
ｍのダイボンドＢ側がアノード、ワイヤボンドＣ側がカ
ソードの発光ダイオード（ＬＥＤ）が使用される。
【００２７】第２の発光ダイオード（ＬＥＤ）３６に
は、この場合は、テレビのリモコン等で使用される、波
長λ＝９４０ｎｍのダイボンドＢ側がカソード、ワイヤ
ボンドＣ側がアノードの発光ダイオード（ＬＥＤ）が使
用されている。
は、この場合は、テレビのリモコン等で使用される、波
長λ＝９４０ｎｍのダイボンドＢ側がカソード、ワイヤ
ボンドＣ側がアノードの発光ダイオード（ＬＥＤ）が使
用されている。
【００２８】実験結果では、電圧出力型フォトダイオー
ドの分光特性では、波長λ＝８８０ｎｍの発光ダイオー
ド（ＬＥＤ）も、波長λ＝９４０ｎｍの発光ダイオード
（ＬＥＤ）も感度は殆ど差がなかった。
ドの分光特性では、波長λ＝８８０ｎｍの発光ダイオー
ド（ＬＥＤ）も、波長λ＝９４０ｎｍの発光ダイオード
（ＬＥＤ）も感度は殆ど差がなかった。
【００２９】この結果、本発明によれば、 （１）第１の発光ダイオード（ＬＥＤ）３５と第２の二
重拡散ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）３２、並
びに第２の発光ダイオード（ＬＥＤ）３６と第１の二重
拡散ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）３１との配
置関係を、従来例の、発光ダイオード（ＬＥＤ）１Aと
二重拡散ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）４Bの
配置位置関係と同じ様な条件を満足するように、パッケ
ージ１５内で、間隔位置を十分に確保したので、他方の
接点の発光ダイオード（ＬＥＤ）の光の干渉を受けない
２接点型半導体リレーが得られる。
重拡散ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）３２、並
びに第２の発光ダイオード（ＬＥＤ）３６と第１の二重
拡散ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）３１との配
置関係を、従来例の、発光ダイオード（ＬＥＤ）１Aと
二重拡散ＭＯＳトランジスタ（ＤＭＯＳＦＥＴ）４Bの
配置位置関係と同じ様な条件を満足するように、パッケ
ージ１５内で、間隔位置を十分に確保したので、他方の
接点の発光ダイオード（ＬＥＤ）の光の干渉を受けない
２接点型半導体リレーが得られる。
【００３０】（２）他方の接点の発光ダイオード（ＬＥ
Ｄ）の光の干渉を避けるために、二重拡散ＭＯＳトラン
ジスタ（ＤＭＯＳＦＥＴ）４A，４B上へ塗布していた遮
光用樹脂が不要となる。このため、
Ｄ）の光の干渉を避けるために、二重拡散ＭＯＳトラン
ジスタ（ＤＭＯＳＦＥＴ）４A，４B上へ塗布していた遮
光用樹脂が不要となる。このため、
【００３１】（ａ）樹脂塗布工程、樹脂キュア工程が不
要となり、組み立て工程の工程短縮を図る事が出来、安
価な２接点型半導体リレーが得られる。
要となり、組み立て工程の工程短縮を図る事が出来、安
価な２接点型半導体リレーが得られる。
【００３２】（ｂ）樹脂塗布量の制御は難しく、また、
樹脂の粘度調節も難しい。二重拡散ＭＯＳトランジスタ
（ＤＭＯＳＦＥＴ）上にコーティングされた遮光用樹脂
の厚さが厚くなりすぎると、最悪の場合、パッケージ１
５の外に露出しまう場合がある。特に、薄型の表面実装
パッケージ１５を使用する場合は、この問題が大きくな
る。しかるに、本発明では、この様な問題が回避出来、
歩留まりが向上され、安価な２接点型半導体リレーが得
られる。
樹脂の粘度調節も難しい。二重拡散ＭＯＳトランジスタ
（ＤＭＯＳＦＥＴ）上にコーティングされた遮光用樹脂
の厚さが厚くなりすぎると、最悪の場合、パッケージ１
５の外に露出しまう場合がある。特に、薄型の表面実装
パッケージ１５を使用する場合は、この問題が大きくな
る。しかるに、本発明では、この様な問題が回避出来、
歩留まりが向上され、安価な２接点型半導体リレーが得
られる。
【００３３】図５，図６，図７，図８は本発明の他の実
施例の構成説明図で，図５は電気回路図、図６，図７は
要部構成説明図、図８は図７のＤ−Ｄ断面図である。本
実施例においては、第１の発光ダイオード（ＬＥＤ）４
１と第２の発光ダイオード（ＬＥＤ）４２との極性方向
を、第１，第２のフォトダイオードアレイ３３，３４の
極性方向と逆に配置したものである。
施例の構成説明図で，図５は電気回路図、図６，図７は
要部構成説明図、図８は図７のＤ−Ｄ断面図である。本
実施例においては、第１の発光ダイオード（ＬＥＤ）４
１と第２の発光ダイオード（ＬＥＤ）４２との極性方向
を、第１，第２のフォトダイオードアレイ３３，３４の
極性方向と逆に配置したものである。
【００３４】第１の発光ダイオード（ＬＥＤ）４１と第
２の発光ダイオード（ＬＥＤ）４２とは、発光すればよ
い。第１，第２のフォトダイオードアレイ３３，３４
は、第１，第２の発光ダイオード（ＬＥＤ）４１，４２
が発光すれば、対応して動作するので、入力ピンＩＮＡ
（＋），ＩＮＡ（−），ＩＮＢ（＋）、ＩＮＢ（−）の
位置は、従来品との互換性を考慮しなければ、第１，第
２の発光ダイオード（ＬＥＤ）４１、４２の極性に合わ
せて配置すれば良い。
２の発光ダイオード（ＬＥＤ）４２とは、発光すればよ
い。第１，第２のフォトダイオードアレイ３３，３４
は、第１，第２の発光ダイオード（ＬＥＤ）４１，４２
が発光すれば、対応して動作するので、入力ピンＩＮＡ
（＋），ＩＮＡ（−），ＩＮＢ（＋）、ＩＮＢ（−）の
位置は、従来品との互換性を考慮しなければ、第１，第
２の発光ダイオード（ＬＥＤ）４１、４２の極性に合わ
せて配置すれば良い。
【００３５】なお、本実施例においては、第１の発光ダ
イオード（ＬＥＤ）４１と第２の発光ダイオード（ＬＥ
Ｄ）４２とを直列に接続が容易な様に、図８に示す如
く、第１の発光ダイオード４１が、第１のフォトダイオ
ードアレイ３３に対向して配置されると共に、第１接点
のＩＮのプラス側リードＩＮＡ（＋）にアノード側がワ
イヤポンドＣされ、第１接点のＩＮのマイナス側リード
ＩＮＡ（−）にカソード側がダイボンドＢされている。
イオード（ＬＥＤ）４１と第２の発光ダイオード（ＬＥ
Ｄ）４２とを直列に接続が容易な様に、図８に示す如
く、第１の発光ダイオード４１が、第１のフォトダイオ
ードアレイ３３に対向して配置されると共に、第１接点
のＩＮのプラス側リードＩＮＡ（＋）にアノード側がワ
イヤポンドＣされ、第１接点のＩＮのマイナス側リード
ＩＮＡ（−）にカソード側がダイボンドＢされている。
【００３６】更に、第２の発光ダイオード４２は、第２
のフォトダイオードアレイ３４に対向して配置されると
共に、第２接点のＩＮのプラス側リードＩＮＢ（＋）に
アノード側がダイボンドＢされ、第２接点のＩＮのマイ
ナス側リードＩＮＢ（−）にカソード側がワイヤボンド
Ｃされている。
のフォトダイオードアレイ３４に対向して配置されると
共に、第２接点のＩＮのプラス側リードＩＮＢ（＋）に
アノード側がダイボンドＢされ、第２接点のＩＮのマイ
ナス側リードＩＮＢ（−）にカソード側がワイヤボンド
Ｃされている。
【００３７】なお、前述の実施例においては、第１の接
点本体３１と第２の接点本体３２は、二重拡散ＭＯＳト
ランジスタ（ＤＭＯＳＦＥＴ）が使用されていると説明
したが、これに限ることはない。要するに、半導体リレ
ーであればよい。
点本体３１と第２の接点本体３２は、二重拡散ＭＯＳト
ランジスタ（ＤＭＯＳＦＥＴ）が使用されていると説明
したが、これに限ることはない。要するに、半導体リレ
ーであればよい。
【００３８】
【発明の効果】以上詳細に説明したように、本発明の第
１請求項によれば、 （１）第１の発光ダイオード（ＬＥＤ）と第２の接点本
体、並びに第２の発光ダイオード（ＬＥＤ）と第１の接
点本体との配置関係を、従来例の発光ダイオード（ＬＥ
Ｄ）と接点本体の配置位置関係から、リーク電流を小さ
く出来る配置位置関係の条件を見出した。この条件を満
足するように、第１の発光ダイオード（ＬＥＤ）と第２
の接点本体、並びに第２の発光ダイオード（ＬＥＤ）と
第１の接点本体との配置関係を、パッケージ内で、間隔
を十分に確保する様にしたので、一方の接点本体が、他
方の発光ダイオード（ＬＥＤ）の光の干渉を受けない２
接点型半導体リレーが得られる。
１請求項によれば、 （１）第１の発光ダイオード（ＬＥＤ）と第２の接点本
体、並びに第２の発光ダイオード（ＬＥＤ）と第１の接
点本体との配置関係を、従来例の発光ダイオード（ＬＥ
Ｄ）と接点本体の配置位置関係から、リーク電流を小さ
く出来る配置位置関係の条件を見出した。この条件を満
足するように、第１の発光ダイオード（ＬＥＤ）と第２
の接点本体、並びに第２の発光ダイオード（ＬＥＤ）と
第１の接点本体との配置関係を、パッケージ内で、間隔
を十分に確保する様にしたので、一方の接点本体が、他
方の発光ダイオード（ＬＥＤ）の光の干渉を受けない２
接点型半導体リレーが得られる。
【００３９】（２）他方の接点の発光ダイオード（ＬＥ
Ｄ）の光の干渉を避けるために、接点本体上へ塗布して
いた遮光用樹脂が不要となる。このため、
Ｄ）の光の干渉を避けるために、接点本体上へ塗布して
いた遮光用樹脂が不要となる。このため、
【００４０】（ａ）樹脂塗布工程、樹脂キュア工程が不
要となり、組み立て工程の工程短縮を図る事が出来、安
価な２接点型半導体リレーが得られる。 （ｂ）樹脂塗布量の制御が難しく、また、樹脂の粘度調
節が難しく、接点本体上にコーティングされた遮光用樹
脂の厚さが厚くなりすぎると、最悪の場合、パッケージ
の外に露出しまう場合がある。特に、薄型の表面実装パ
ッケージを使用する場合は、この問題が大きくなる。し
かるに、本発明では、この様な問題が回避出来、歩留り
が向上され、安価な２接点型半導体リレーが得られる。
要となり、組み立て工程の工程短縮を図る事が出来、安
価な２接点型半導体リレーが得られる。 （ｂ）樹脂塗布量の制御が難しく、また、樹脂の粘度調
節が難しく、接点本体上にコーティングされた遮光用樹
脂の厚さが厚くなりすぎると、最悪の場合、パッケージ
の外に露出しまう場合がある。特に、薄型の表面実装パ
ッケージを使用する場合は、この問題が大きくなる。し
かるに、本発明では、この様な問題が回避出来、歩留り
が向上され、安価な２接点型半導体リレーが得られる。
【００４１】本発明の第２請求項によれば、従来品との
互換性が確保し得る２接点型半導体リレーが得られる。
互換性が確保し得る２接点型半導体リレーが得られる。
【００４２】本発明の第３請求項によれば、高耐圧な２
接点型半導体リレーが得られる。
接点型半導体リレーが得られる。
【００４３】本発明の第４請求項によれば、第１の発光
ダイオード（ＬＥＤ）と第２の発光ダイオード（ＬＥ
Ｄ）との極性方向を、第１，第２のフォトダイオードア
レイの極性方向と逆に配置出来る２接点型半導体リレー
が得られる。
ダイオード（ＬＥＤ）と第２の発光ダイオード（ＬＥ
Ｄ）との極性方向を、第１，第２のフォトダイオードア
レイの極性方向と逆に配置出来る２接点型半導体リレー
が得られる。
【００４４】本発明の第５請求項によれば、高耐圧な２
接点型半導体リレーが得られる。
接点型半導体リレーが得られる。
【００４５】従って、本発明によれば、一方の発光ダイ
オード（ＬＥＤ）の影響を他方の接点本体が受ける恐れ
がなく、オフリーク電流特性が向上され且つ安価な２接
点型半導体リレーを実現することが出来る。
オード（ＬＥＤ）の影響を他方の接点本体が受ける恐れ
がなく、オフリーク電流特性が向上され且つ安価な２接
点型半導体リレーを実現することが出来る。
【図１】本発明の一実施例の要部構成説明図である。
【図２】本発明の一実施例の要部構成説明図である。
【図３】図２のＡ−Ａ断面図である。
【図４】図１，図２の動作説明図である。
【図５】本発明の他の実施例の要部構成説明図である。
【図６】図５の要部構成説明図である。
【図７】図５の要部構成説明図である。
【図８】図７のＤ−Ｄ断面図である。
【図９】従来より一般に使用されている従来例の構成説
明図である。
明図である。
【図１０】従来より一般に使用されている他の従来例の
構成説明図である。
構成説明図である。
【図１１】図１０の要部構成説明図である。
【図１２】図１０の動作説明図である。
【図１３】図１０の動作説明図である。
【図１４】図１０の要部構成説明図である。
【図１５】図１０の要部構成説明図である。
３A，３B シャント抵抗 １１ 光導波路 １２ モールド １３ リードフレーム １４ リードフレーム １５ パッケージ ２１ リードフレーム ３１ 第１の二重拡散ＭＯＳトランジスタ ３２ 第２の二重拡散ＭＯＳトランジスタ ３３ 第１のフォトダイオードアレイ ，３４ 第２のフォトダイオードアレイ ３５ 第１の発光ダイオード ３６ 第２の発光ダイオード ３７ リードフレーム ４１ 第１の発光ダイオード ４２ 第２の発光ダイオード Ｂ ダイボンド Ｃ ワイヤポンド
Claims (5)
- 【請求項１】第１の接点本体と、第２の接点本体と、第
１の発光ダイオードと該第１の発光ダイオードに対向し
て配置される第１のフォトダイオードアレイとからなり
前記第１の接点本体に接続される第１のフォトカプラ部
と、第２の発光ダイオードと該第１の発光ダイオードに
対向して配置される第２のフォトダイオードアレイとか
らなり前記第２の接点本体に接続される第２のフォトカ
プラ部と、前記接点本体と前記フォトカプラ部とが内蔵
されるパッケージとを具備する２接点型半導体リレーに
おいて、 隣り合わせに配置された前記第１の接点本体と前記第２
の接点本体と、 該第１の接点本体と第２の接点本体の外側に前記パッケ
ージ内に於いて互いに出来るだけ離れる様に配置された
第１，第２の発光ダイオードとを具備したことを特徴と
する２接点型半導体リレー。 - 【請求項２】前記第１接点のＩＮのプラス側リードにア
ノード側がダイボンドされ前記第１接点のＩＮのマイナ
ス側リードにカソード側がワイヤポンドされる第１の発
光ダイオードと、 前記第２接点のＩＮのプラス側リードにアノード側がワ
イヤポンドされ前記第２接点のＩＮのマイナス側リード
にカソード側がダイボンドされる第２の発光ダイオード
とを具備したことを特徴とする請求項１記載の２接点型
半導体リレー。 - 【請求項３】ＤＭＯＳＦＥＴがそれぞれ使用された第
１、第２接点本体を具備したことを特徴とする請求項１
又は請求項２記載の２接点型半導体リレー。 - 【請求項４】前記第１接点のＩＮのプラス側リードにア
ノード側がワイヤポンドされ前記第１接点のＩＮのマイ
ナス側リードにカソード側がダイボンドされる第１の発
光ダイオードと、 前記第２接点のＩＮのプラス側リードにアノード側がダ
イボンドされ前記第２接点のＩＮのマイナス側リードに
カソード側がワイヤボンドされる第２の発光ダイオード
とを具備したことを特徴とする請求項１記載の２接点型
半導体リレー。 - 【請求項５】ＤＭＯＳＦＥＴがそれぞれ使用された第
１、第２接点本体を具備したことを特徴とする請求項１
又は請求項４記載の２接点型半導体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30784196A JPH10150217A (ja) | 1996-11-19 | 1996-11-19 | ２接点型半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30784196A JPH10150217A (ja) | 1996-11-19 | 1996-11-19 | ２接点型半導体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10150217A true JPH10150217A (ja) | 1998-06-02 |
Family
ID=17973845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30784196A Pending JPH10150217A (ja) | 1996-11-19 | 1996-11-19 | ２接点型半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10150217A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210510A (ja) * | 2005-01-26 | 2006-08-10 | Sony Corp | 発光装置の製造方法 |
| US7927896B2 (en) | 2005-01-26 | 2011-04-19 | Sony Corporation | Method of production of semiconductor light emission device and method of production of light emission apparatus |
| JP2020035810A (ja) * | 2018-08-28 | 2020-03-05 | 株式会社東芝 | 半導体装置 |
-
1996
- 1996-11-19 JP JP30784196A patent/JPH10150217A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210510A (ja) * | 2005-01-26 | 2006-08-10 | Sony Corp | 発光装置の製造方法 |
| JP4561381B2 (ja) * | 2005-01-26 | 2010-10-13 | ソニー株式会社 | 発光装置の製造方法 |
| US7927896B2 (en) | 2005-01-26 | 2011-04-19 | Sony Corporation | Method of production of semiconductor light emission device and method of production of light emission apparatus |
| JP2020035810A (ja) * | 2018-08-28 | 2020-03-05 | 株式会社東芝 | 半導体装置 |
| US11121779B2 (en) | 2018-08-28 | 2021-09-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8410514B2 (en) | Light emitting device | |
| JP5865859B2 (ja) | 光結合装置 | |
| US7973393B2 (en) | Stacked micro optocouplers and methods of making the same | |
| KR920003551A (ko) | 반도체 장치 | |
| JPH10150217A (ja) | ２接点型半導体リレー | |
| JPH10270805A (ja) | 半導体レーザ装置 | |
| JP6226393B2 (ja) | 光結合装置 | |
| US6201263B1 (en) | Semiconductor device | |
| WO2022030375A1 (ja) | 半導体リレーモジュール | |
| JPH11163392A (ja) | 半導体リレー | |
| US20240146302A1 (en) | Semiconductor device | |
| JP2549480Y2 (ja) | 光結合半導体装置 | |
| JP2002050950A (ja) | 半導体リレー | |
| JPH0529909A (ja) | 光マイクロスイツチ | |
| JPH04356974A (ja) | フォトカプラ及び半導体リレー | |
| JPH11274548A (ja) | 半導体リレー | |
| US8847244B2 (en) | Photocoupler | |
| JPH1154787A (ja) | 光結合型半導体リレー | |
| JPH0582831A (ja) | 光結合素子 | |
| JPH0818003A (ja) | ソリッドステートリレー | |
| JP2002050952A (ja) | 半導体リレー及びその製造方法 | |
| JP2001339097A (ja) | 半導体リレー | |
| JP2005166851A (ja) | 光結合型半導体リレー装置 | |
| JPH0513807A (ja) | 光結合素子 | |
| JP2007317718A (ja) | ワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法 |