JP4561381B2 - 発光装置の製造方法 - Google Patents

Description

本発明は、発光装置の製造方法に関し、特に、波長の異なる光を出射する複数の積層体を備えた半導体発光素子をパッケージに実装した発光装置の製造方法に関する。

一般に、ＣＤ（コンパクトディスク）、ＤＶＤ（デジタルビデオディスク）あるいはＭＤ（ミニディスク）などの光学的に情報を記録する光学記録媒体（以下、光ディスクとも称する）に記録された情報の読み取り（再生）、あるいはこれらに情報の書き込み（記録）を行う装置（以下、光ディスク装置とも称する）には、光学ピックアップ装置が内蔵されている。

上記の光ディスク装置や光学ピックアップ装置においては、一般に、光ディスクの種類（光ディスクシステム）が異なる場合には、波長の異なるレーザ光を用いる。例えば、ＣＤの再生などには７８０ｎｍ帯の波長のレーザ光を、ＤＶＤの再生などには６５０ｎｍ帯の波長のレーザ光を用いる。

上記のように光ディスクの種類によってレーザ光の波長が異なる状況において、例えばＤＶＤ用の光ディスク装置でＣＤの再生を可能にするコンパチブル光学ピックアップ装置が望まれている。

上記のＣＤとＤＶＤの再生を可能にするコンパチブル光学ピックアップ装置を構成するのに好適なＣＤ用のレーザダイオード（発光波長７８０ｎｍ）と、ＤＶＤ用のレーザダイオード（発光波長６５０ｎｍ）を１チップ上に搭載するモノリシック２波長レーザが広く使われており、ますますチップの小型化、低コスト化が求められている（例えば、特許文献１〜３参照）。

上記のモノリシック２波長レーザでは、平坦な基板上に第１の波長の光を発する第１積層体材料の結晶成長を行った後、周期的にエッチング除去して、第１積層体のストライプを形成する。その後、第１積層体のストライプが形成された凹凸をもつ基板上に、第２の波長の光を発する第２積層体材料の結晶成長を行い、不要部分をエッチング除去することによって、第１積層体のストライプ間に第２積層体のストライプが作製される。
特開２０００−２４４０６０号公報 特開２００１−７７４５７号公報 特開２００１−２４４５４６号公報

上記の第２の積層体材料の結晶成長では、第１の積層体のストライプ間(谷間)に成長させる結晶の品質や均一性等が、第２の光を発する機能にとって極めて重要となる。

通常、この谷間の部分の面積が狭くなると、結晶の品質や均一性等が損なわれるため，レーザの歩留りや特性の均一性を考慮すると、ある程度の面積が必要になり、チップサイズ(幅)をさらに小さくすることが難しいのが現状である。

本願発明者は、２種類の積層体のストライプの配列順序を変えることにより、上記の問題が解決されることを見出した。しかし、この場合には、発光部を構成する２種類の積層体の並び方が逆となる２種類の半導体発光素子が形成される。このため、２種類の半導体発光素子をパッケージに実装した際に、実質的に同じ発光装置とする工夫が必要となる。

本発明は上記の事情に鑑みてなされたものであり、その目的は、発振波長の異なる２つの発光部の並びが逆の２種類の半導体発光素子をパッケージに実装した際に、実質的に同じ発光装置を製造することができる発光装置の製造方法を提供することにある。

上記の目的を達成するため、本発明の発光装置の製造方法は、発振波長の異なる２つの発光部を有する第１の半導体発光素子と、前記第１の半導体発光素子とは２つの前記発光部の並びが逆の第２の半導体発光素子を製造する工程と、前記第１の半導体発光素子を第１パッケージに実装して、第１の発光装置を製造する工程と、前記第１の発光装置における２つの前記発光部の並びと同じになるように、前記第２の半導体発光素子を反転させて第２パッケージ内に実装して、第２の発光装置を製造する工程とを有する。

上記の本発明の発光装置の製造方法では、第１の半導体発光素子と比較して２つの発光部の並びが逆の第２の半導体発光素子を、第２パッケージ内で反転して実装させている。この結果、第１の発光装置における２つの発光部の並びと、第２の発光装置における２つの発光部の並びが同一となる。したがって、発光機能としては、実質的に同一の発光装置が製造される。

本発明の発光装置の製造方法によれば、発振波長の異なる２つの発光部の並びが逆の２種類の半導体発光素子をパッケージに実装した際に、発光部の並びが同一の発光装置を製造することができ、実質的に同一の発光装置を製造することができる。

以下に、本発明の発光装置の製造方法の実施の形態について、図面を参照して説明する。まず、実装対象となる半導体発光素子およびその製造方法について説明する。

図１は、本実施形態に係る半導体発光素子の断面図である。

本実施形態に係る半導体発光素子１は、ＣＤ用のレーザダイオードＬＤ１（発光波長７８０ｎｍ）と、ＤＶＤ用のレーザダイオードＬＤ２（発光波長６５０ｎｍ）を１チップ上に搭載するモノリシックレーザダイオードであり、ＣＤとＤＶＤの再生を可能にするコンパチブル光学ピックアップ装置を構成するのに好適な半導体発光素子である。

第１レーザダイオードＬＤ１として、例えばＧａＡｓからなるｎ型基板３０上に、例えばＧａＡｓからなるｎ型バッファ層３１と、例えばＡｌＧａＡｓからなるｎ型クラッド層３２と、活性層（発振波長７８０ｎｍの多重量子井戸構造）３３と、例えばＡｌＧａＡｓからなるｐ型クラッド層３４と、例えばＧａＡｓからなるｐ型キャップ層３５とが積層されて、第１積層体ＳＴ１が形成されている。

ｐ型キャップ層３５表面からｐ型クラッド層３４の途中の深さまで絶縁化された領域４１が形成されており、ゲインガイド型の電流狭窄構造となるストライプが形成されている。

第２レーザダイオードＬＤ２として、ｎ型基板３０上に、例えばＧａＡｓからなるｎ型バッファ層３１と、例えばＩｎＧａＰからなるｎ型バッファ層３６と、例えばＡｌＧａＩｎＰからなるｎ型クラッド層３７と、活性層（発振波長６５０ｎｍの多重量子井戸構造）３８と、例えばＡｌＧａＩｎＰからなるｐ型クラッド層３９と、例えばＧａＡｓからなるｐ型キャップ層４０とが積層されて、第２積層体ＳＴ２が形成されている。

ｐ型キャップ層４０表面からｐ型クラッド層３９の途中の深さまで、電流注入領域となる部分を除く領域が除去されて電流注入領域が凸に突出したリッジ形状ＲＤとなるように加工され、ゲインガイド型の電流狭窄構造となるストライプが形成されている。また、リッジ深さや形状などの制御によって、インデックスガイドやセルフパルセーションタイプなどを作製することも容易に可能である。

さらに、上記の第１レーザダイオードＬＤ１および第２レーザダイオードＬＤ２を被覆して、酸化シリコンなどの絶縁膜４４が形成されている。絶縁膜４４には、ｐ型キャップ層３５，４０を露出させるコンタクト開口が形成されており、ｐ型キャップ層３５，４０上にはｐ側電極４２が、ｎ型基板３０の裏面側にはｎ側電極４３が形成されている。なお、ストライプ以外の部分でオーミックコンタクトがとれない構造になってさえいれば、絶縁膜４４は必ずしも必要ではない。

上記の構造の半導体発光素子１は、第１レーザダイオードＬＤ１の発光部Ｐ１と第２レーザダイオードＬＤ２の発光部Ｐ２の間隔は例えば２００μｍ以下程度の範囲（１００μｍ程度）に設定される。各発光部Ｐ１，Ｐ２からは、例えば７８０ｎｍ帯の波長のレーザ光および６５０ｎｍ帯の波長のレーザ光が基板と平行であってほぼ同一の方向（ほぼ平行）に出射される。

次に、上記構成の半導体発光素子の製造方法について、図２〜図５を参照して説明する。

まず、図２（ａ）に示すように、例えば有機金属気相エピタキシャル成長法（ＭＯＶＰＥ）などのエピタキシャル成長法により、例えばＧａＡｓからなるｎ型基板３０上に、第１積層体材料を堆積させる。第１積層体材料として、例えばＧａＡｓからなるｎ型バッファ層３１と、例えばＡｌＧａＡｓからなるｎ型クラッド層３２と、活性層（発振波長７８０ｎｍの多重量子井戸構造）３３と、例えばＡｌＧａＡｓからなるｐ型クラッド層３４と、例えばＧａＡｓからなるｐ型キャップ層３５を順に積層させる。

次に、図２（ｂ）に示すように、第１積層体材料を加工して、第１積層体ＳＴ１のストライプを形成する。本実施形態では、第１積層体ＳＴ１のストライプを２つずつ隣り合うように加工する。そして、第１積層体ＳＴ１と第１積層体ＳＴ１との間には、後に２つの第２積層体ＳＴ２のストライプが形成できるだけの間隔を確保する。上記の加工は、例えば、第１積層体ＳＴ１のストライプパターンのレジスト膜を形成し、硫酸系の無選択エッチング、および、フッ酸系のＡｌＧａＡｓ選択エッチングなどのウェットエッチング（ＥＣ１）により、レジスト膜で保護された領域以外の第１積層体材料をｎ型クラッド層３２まで除去することにより行う。

次に、図３（ａ）に示すように、例えば有機金属気相エピタキシャル成長法（ＭＯＶＰＥ）などのエピタキシャル成長法により、ｎ型バッファ層３１上および第１積層体ＳＴ１上に、第２積層体材料を積層させる。第２積層体材料として、例えばＩｎＧａＰからなるｎ型バッファ層３６と、例えばＡｌＧａＩｎＰからなるｎ型クラッド層３７と、活性層（発振波長６５０ｎｍの多重量子井戸構造）３８と、例えばＡｌＧａＩｎＰからなるｐ型クラッド層３９と、例えばＧａＡｓからなるｐ型キャップ層４０を順に積層させる。

次に、図３（ｂ）に示すように、第２積層体材料を加工して、第１積層体ＳＴ１の各ストライプ間に、第２積層体ＳＴ２のストライプを２つずつ形成する。本実施形態では、第２積層体ＳＴ２のストライプを２つずつ隣り合うように加工する。上記の加工は、例えば、第２積層体ＳＴ２のストライプパターンのレジスト膜を形成し、硫酸系のキャップエッチング、リン酸塩酸系の４元選択エッチング、塩酸系の分離エッチングなどのウェットエッチング（ＥＣ２）により、レジスト膜で保護された領域以外の第２積層体材料をｎ型バッファ層３６まで除去することにより行う。

次に、図４（ａ）に示すように、各第２積層体ＳＴ２に電流狭窄構造を形成する。例えば、第２積層体ＳＴ２において、ｐ型キャップ層４０表面からｐ型クラッド層３９の途中の深さまで、電流注入領域以外の領域を除去して、電流注入領域が凸に突出したリッジ形状ＲＤに加工し、ゲインガイド型の電流狭窄構造を形成する。第２積層体ＳＴ２の加工は、除去対象となる領域を開口するレジスト膜を形成した後、当該レジスト膜をマスクとしたエッチング（ＥＣ３）により行う。その後、レジスト膜を除去する。

次に、図４（ｂ）に示すように、第１積層体ＳＴ１に電流狭窄構造を形成する。例えば、第１積層体ＳＴ１の電流注入領域以外の領域に不純物Ｄ１をイオン注入などにより導入し、ｐ型キャップ層３５表面からｐ型クラッド層３４の途中の深さまで絶縁化された領域４１を形成し、ゲインガイド型の電流狭窄構造を形成する。当該工程は、イオン注入領域を開口するレジスト膜を形成した後に、イオン注入することにより行う。その後、レジスト膜を除去する。

次に、図５（ａ）に示すように、例えばＣＶＤ（Chemical Vapor Deposition ）法により全面に酸化シリコンを堆積させ、絶縁膜４４を形成し、ｐ型キャップ層３５，４０を露出させるコンタクト開口を形成する。続いて、ｐ型キャップ層３５，４０上に、Ｔｉ／Ｐｔ／Ａｕなどのｐ側電極４２を形成し、一方、ｎ型基板３０の裏面側に、ＡｕＧｅ／Ｎｉ／Ａｕなどのｎ側電極４３を形成する。

次に、図５（ｂ）に示すように、へき開により各半導体発光素子１に分割する。隣り合った２つの第１積層体ＳＴ１のストライプ間、および隣り合った２つの第２積層体ＳＴ２のストライプ間を境界として、ｎ型基板３０をへき開することにより、第１積層体ＳＴ１と第２積層体ＳＴ２のストライプを備えた半導体発光素子１が形成される。

次に、上記の半導体発光素子の製造方法の効果について、比較例を参照して説明する。

図６は、上記特許文献１〜３に記載された従来の半導体発光素子の製造において、基板上の積層体の配置を示す図である。図７は、本実施形態に係る半導体発光素子の製造において、基板上の積層体の配置を示す図である。

図６に示すように、従来では、第１積層体ＳＴ１のストライプと、第２積層体ＳＴ２のストライプとを１本ずつ交互に形成している。このため、例えば、半導体発光素子のチップ幅をＷとした場合には、ストライプ幅が均一であると仮定すると、第２積層体材料が成長する第１積層体ＳＴ１間の幅は、Ｗ／２となる。

これに対して、本実施形態では、図７に示すように、第１積層体ＳＴ１のストライプを２つずつ隣り合うように形成し、第１積層体ＳＴ１の各ストライプ間に、隣り合った２つの第２積層体ＳＴ２のストライプを形成している。このため、例えば、半導体発光素子のチップ幅をＷとした場合に、ストライプ幅が均一であると仮定すると、第２積層体材料が堆積する第１積層体ＳＴ１間の幅はＷとなり、従来の２倍の面積を確保できる。

以上のように、第１積層体ＳＴ１と第２積層体ＳＴ２の並び順序を従来とは変えることにより、第１積層体ＳＴ１のストライプ間の面積を実質的に２倍にでき、第２積層体材料の結晶の品質や均一性等を一層安定に確保しやすくなる。すなわち、結晶の品質や均一性等を損なうことなく、ひとつひとつの半導体発光素子１のチップサイズ（幅）を小さくすることが可能になり、１つのウエハ（ｎ型基板３０）からの収率を容易に向上させることができる。したがって、レーザの歩留りや特性の均一性を保ちながら、さらなる小型化、低コスト化が可能となる。

あるいは、半導体発光素子１のチップサイズ(幅)を変更せずに、第２積層体材料の面積、すなわち２つの第１積層体ＳＴ１のストライプ間の面積を大きくすることができる。このため、半導体発光素子１のチップサイズを従来と同じとした場合には、第１積層体ＳＴ１のストライプ間に結晶成長させる第２積層体材料の結晶の品質や均一性等をさらに向上させることが可能となり、歩留りや均一性の厳しいレーザをより安定に製造することが可能になる。

さらに、本実施形態では、ウエハ（ｎ型基板３０）上での積層体のストライプの並び順の変更だけで、チップサイズを変更することができるため、設計が極めて容易であり、新たな開発コストがほとんどかからないという効果も有する。

ところで、図７に示すように、上記の半導体発光素子の製造方法では、積層体の配列順序が逆となる２種類の半導体発光素子が製造される。通常、半導体発光素子１の一方側および他方側の端面には、誘電体膜が形成される。この双方の誘電体膜の構成が同じ場合には、１種類の半導体発光素子１とみなすことができる。しかしながら、誘電体膜の構成が相違する場合には、発光部の並びが逆の２種類の半導体発光素子となる。

本実施形態に係る発光装置の製造方法は、発光部の並びが互いに逆の２種類の半導体発光素子が製造された場合において、同一の発光装置を製造することができるようにするものである。

図８は、半導体発光素子１がパッケージ（第１パッケージ）に実装されることにより製造される発光装置１０の斜視図である。図８に示す第１パッケージは、いわゆるＣＡＮパッケージである。図８において、図中、矢印Ｙ１で示す側が第１パッケージの表側（光出力側）であり、矢印Ｙ２で示す側が裏側となる。

円盤状の基台１１には、ヒートシンク１２が固定されている。ヒートシンク１２は、例えば、熱伝達が良好かつ低抵抗率材料である金属材料により形成される。ヒートシンク１２上には、サブマウント１３が搭載されている。サブマウント１３には、モニター用の光検出素子としてのＰＩＮダイオード２と、第１および第２レーザダイオードＬＤ１，ＬＤ２を備えた半導体発光素子１が実装されている。

ＰＩＮダイオード２は、第１および第２レーザダイオードＬＤ１，ＬＤ２のリア側に出射されたレーザ光を感知する。当該レーザ光の強度を測定することにより、レーザ光の強度が一定となるように第１および第２レーザダイオードＬＤ１，ＬＤ２の駆動電流を制御するＡＰＣ（Automatic Power Control ）制御が可能なように構成されている。

外部端子として、基台１１を貫通するＰＩＮダイオード用端子１４と、ＬＤ１用端子１５と、ＬＤ２用端子１６が設けられている。さらに、第１パッケージの裏面には、ヒートシンク１２に接続された共通端子１７が設けられている。

ＰＩＮダイオード２の一方側の電極とＰＩＮダイオード用端子１４とが、リード２１により接続されている。ＰＩＮダイオード２の他方側の電極とヒートシンク１２とがリード２２により接続され、これにより、ＰＩＮダイオード２の他方側の電極と共通端子１７とが接続される。

半導体発光素子１の第１レーザダイオードＬＤ１の電極とＬＤ１用端子１５とが、リード２３により接続され、第２レーザダイオードＬＤ２の電極とＬＤ２用端子１６とがリード２４により接続されている。半導体発光素子１の共通の電極（ｎ側電極）と、ヒートシンク１２とがリード２５により接続され、これにより、半導体発光素子１の共通電極と共通端子１７とが電気的に接続される。

上記の共通端子１７と、ＰＩＮダイオード用端子１４、ＬＤ１用端子１５、ＬＤ２用端子１６との間に、半導体発光素子１およびＰＩＮダイオード２を駆動可能な駆動電圧が供給される。

図９は、サブマウント１３に搭載された半導体発光素子１の断面図である。

半導体発光素子１は、ｐ側電極４２側から、サブマウント１３上に形成された電極１３ａにハンダなどにより接続および固定される。第１レーザダイオードＬＤ１のｐ側電極４２と接続した電極１３ａに、上記したリード２３が接続されている。第２レーザダイオードＬＤ２のｐ側電極４２と接続した電極１３ａに、リード２４が接続されている。両レーザダイオードＬＤ１，ＬＤ２に共通のｎ側電極４３には、リード２５が接続されている。

上記のサブマウント１３に搭載された半導体発光素子１において、第１レーザダイオードＬＤ１の第１活性層３３中の発光点（発光部）Ｐ１から第１レーザ光が出射される。また、第２レーザダイオードＬＤ２の第２活性層３８中の発光点（発光部）Ｐ２から第２レーザ光が出射される。

図１０（ａ）は図８に示す発光装置１０を矢印Ｙ１側（光出力側、表側）から見た場合における平面図であり、図１０（ｂ）は図８に示す発光装置１０を矢印Ｙ２側（裏側）から見た場合における平面図である。なお、図１０において、ＰＩＮダイオード用端子１４は省略している。

図１０（ａ）に示すように、光出力側から見た場合には、第１レーザダイオードＬＤ１の発光点Ｐ１が右側に配置され、第２レーザダイオードＬＤ２の発光点Ｐ２が左側に配置された発光装置１０となる。

上記した半導体発光素子の製造方法では、発光点の並びが逆の２種類の半導体発光素子が製造される。図１０に示すように一方の半導体発光素子を第１パッケージに実装した場合には、他方の半導体発光素子については、図１１に示すようにして実装する。

図１１（ａ）は、第２パッケージに他方の半導体発光素子を実装することにより製造される発光装置を光出力側（表側）から見た平面図であり、図１１（ｂ）は当該発光装置を裏側から見た平面図である。なお、図１１において、ＰＩＮダイオード用端子１４は省略している。

図１１に示すように、他方の半導体発光素子を実装するための第２パッケージは、第１パッケージと比較して、端子配置は同じであるが、内部の構造が反転している。

すなわち、第２パッケージの内部構造は、第１パッケージの光出力軸（図中、紙面に垂直方向）を基準として、１８０°回転させた構成をもつ。このように第１パッケージとは、反転してヒートシンク１２およびサブマウント１３が配置されており、サブマウント１３上に半導体発光素子１が搭載されている。このように、第２パッケージに搭載された半導体発光素子１の向きが、第１パッケージ内の半導体発光素子１の配置と比べて反転する。この結果、第２パッケージに実装された状態において、半導体発光素子１の発光点Ｐ１，Ｐ２の並びが、第１パッケージに実装された半導体発光素子１の発光点Ｐ１，Ｐ２の並びと同一となる。

また、第１パッケージと、第２パッケージとは、パッケージの裏面側から見た場合に、外部端子である、ＰＩＮダイオード用端子１４（不図示）、ＬＤ１用端子１５、ＬＤ２用端子１６、共通端子１７の配置が同一となっている。

このように、光出力面側から見た場合の発光点の並びと、裏面側から見た場合の外部端子の配置が同一になることから、半導体発光素子１をパッケージ化した発光装置１０としては、１種類のものが作製される。

図１２は、ＣＤやＤＶＤなどの波長の異なる光ディスクシステムにおける光学系ピックアップ装置に、半導体発光素子１がパッケージ化された発光装置１０を使用した場合の構成図である。

光学ピックアップ装置１００は、それぞれ個々に、すなわちディスクリートに構成された光学系を有し、例えば７８０ｎｍ帯の波長のレーザ光を出射する第１レーザダイオードＬＤ１と６５０ｎｍ帯の波長のレーザ光を出射する第２レーザダイオードＬＤ２を備えた発光装置１０と、７８０ｎｍ帯用であって６５０ｎｍ帯に対しては素通しとなるグレーティングＧと、ビームスプリッタＢＳと、コリメータＣと、ミラーＭと、ＣＤ用開口制限アパーチャＲと、対物レンズＯＬと、マルチレンズＭＬと、フォトダイオードＰＤがそれぞれ所定の位置に配設されている。フォトダイオードＰＤには、例えば、７８０ｎｍ帯の光を受光する第１フォトダイオードと、６５０ｎｍ帯の光を受光する第２フォトダイオードが互いに隣接して並列に形成されている。

上記構成の光学ピックアップ装置１００において、第１レーザダイオードＬＤ１からの第１レーザ光Ｌ１は、グレーティングＧを通過し、ビームスプリッタＢＳによって一部反射され、コリメータＣ、ミラーＭおよびＣＤ用開口制限アパーチャＲをそれぞれ通過あるいは反射して、対物レンズＯＬにより光ディスクＤ上に集光される。

光ディスクＤからの反射光は、対物レンズＯＬ、ＣＤ用開口制限アパーチャＲ、ミラーＭ、コリメータＣおよびビームスプリッタＢＳを介して、マルチレンズＭＬを通過し、フォトダイオードＰＤ（第１フォトダイオード）上に投光され、この反射光の変化によりＣＤなどの光ディスクＤの記録面上に記録された情報の読み出しがなされる。

一方、第２レーザダイオードＬＤ２からの第２レーザ光Ｌ２も、上記と同じ経路を辿って光ディスクＤ上に集光され、その反射光はフォトダイオードＰＤ（第２フォトダイオード）上に投光され、この反射光の変化によりＤＶＤなどの光ディスクＤの記録面上に記録された情報の読み出しがなされる。

以上説明したように、本実施形態に係る発光装置の製造方法によれば、発光点の並びが逆の２種類の半導体発光素子が作製された場合であっても、パッケージ化した発光装置１０としては発光点の並びが同じものが作製されることから、光学ピックアップ装置１００の光学系の配置を変更する必要がない。

また、２種類の半導体発光素子１をパッケージ化した２つの発光装置１０の外部端子の配置を同じにすることにより、電源配置をも変更する必要がなくなり、実質的に同じ発光装置として扱うことができる。

このように、パッケージ化後には、同じ発光装置とみなすことができることから、上記の半導体発光素子の製造方法の実施に寄与することができる。

本発明は、上記の実施形態の説明に限定されない。
例えば、本実施形態では、パッケージとして、ＣＡＮパッケージを例に説明したが、ＣＡＮパッケージ以外のパッケージへの実装にも適用可能である。この場合にも、半導体発光素子１の表裏を反転させて実装することにより、発光装置の光出力側から見た場合に、２種類の半導体発光素子１の発光点の並びを同じにすることができる。

また、本発明に用いる半導体発光素子としては、レーザダイオードに限定されず、発光ダイオード（ＬＥＤ）とすることも可能である。また、第１および第２レーザダイオードの発光波長は、７８０ｎｍ帯と６５０ｎｍ帯に限定されるものではなく、その他の光ディスクシステムに採用されている波長とすることができる。

また、第１レーザダイオードＬＤ１をリッジタイプとし、第２レーザダイオードＬＤ２をイオン注入タイプとすることも可能であり、第１レーザダイオードＬＤ１および第２レーザダイオードＬＤ２ともに、リッジタイプあるいはイオン注入タイプの電流狭窄構造としてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本実施形態に係る半導体発光素子の断面図である。 本実施形態に係る半導体発光素子の製造における工程断面図である。 本実施形態に係る半導体発光素子の製造における工程断面図である。 本実施形態に係る半導体発光素子の製造における工程断面図である。 本実施形態に係る半導体発光素子の製造における工程断面図である。 比較例の半導体発光素子の製造において、基板上の積層体の配置を示す図である。 本実施形態に係る半導体発光素子の製造において、基板上の積層体の配置を示す図である。 半導体発光素子がパッケージ（第１パッケージ）に実装されることにより製造される発光装置の斜視図である。 サブマウントに搭載された半導体発光素子の断面図である。 （ａ）は第１パッケージを表側から見た平面図であり、（ｂ）は第１パッケージを裏側から見た平面図である。 （ａ）は第２パッケージを表側から見た平面図であり、（ｂ）は第２パッケージを裏側から見た平面図である。 光ピックアップ装置の構成図である。

符号の説明

１…半導体発光素子、２…ＰＩＮダイオード、１０…発光装置、１１…基台、１２…ヒートシンク、１３…サブマウント、１４…ＰＩＮダイオード用端子、１５…ＬＤ１用端子、１６…ＬＤ２用端子、１７…共通端子、２１，２２，２３，２４，２５…リード、３０…ｎ型基板、３１…ｎ型バッファ層、３２…ｎ型クラッド層、３３…活性層、３４…ｐ型クラッド層、３５…ｐ型キャップ層、３６…ｎ型バッファ層、３７…ｎ型クラッド層、３８…活性層、３９…ｐ型クラッド層、４０…ｐ型キャップ層、４１…絶縁化領域、４２…ｐ側電極、４３…ｎ側電極、４４…絶縁膜、ＲＤ…リッジ形状、１００…光学ピックアップ装置、ＳＴ１…第１積層体、ＳＴ２…第２積層体、ＬＤ１…第１レーザダイオード、ＬＤ２…第２レーザダイオード、ＢＳ…ビームスプリッタ、Ｃ…コリメータ、Ｒ…ＣＤ用開口制限アパーチャ、ＭＬ…マルチレンズ、ＰＤ…フォトダイオード、Ｇ…グレーティング、Ｍ…ミラー、ＯＬ…対物レンズ、Ｄ…光ディスク、Ｌ１…第１レーザ光、Ｌ２…第２レーザ光

Claims (5)

1. 第１発光部から光を出射する第１積層体、および、前記第１発光部とは異なる発振波長の光を第２発光部から前記第１発光部と同じ方向へ出射する第２積層体が基板の上面に並ぶ第１半導体発光素子と、前記第１発光部および前記第２発光部が基板の上面において前記第１半導体発光素子に対して逆の配置で並ぶように、前記第１積層体および前記第２積層体が設けられた第２半導体発光素子とを製造する発光素子製造工程と、
   前記第１積層体の上面に設けられた電極に接続される第１端子と前記第２積層体の上面に設けられた電極に接続される第２端子とが間を隔てて並ぶ第１パッケージに、前記第１半導体発光素子を実装し、第１発光装置を製造する第１発光装置製造工程と、
   前記第１パッケージと同じ配置で前記第１端子と前記第２端子とが設けられた第２パッケージに、前記第２半導体発光素子を実装し、第２発光装置を製造する第２発光装置製造工程と
   を有し、
   前記第１発光装置製造工程では、
   前記第１半導体発光素子の前記第１発光部が前記第１パッケージの前記第１端子の側であって、前記第２発光部が前記第２端子の側に位置するように、前記第１半導体発光素子を前記第１パッケージの前記第１端子と前記第２端子との間に設置し、
   前記第２発光装置製造工程では、
   前記第２パッケージにおいて前記第２半導体発光素子の基板の上面が前記第１端子と前記第２端子の間で向く方向と、前記第１パッケージにおいて前記第１半導体発光素子の基板の上面が前記第１端子と前記第２端子の間で向く方向とが互いに逆になるように、前記第２半導体発光素子を前記第２パッケージに設置することで、
   前記第２半導体発光素子の前記第１発光部を前記第２パッケージの前記第１端子の側に位置させ、前記第２発光部を前記第２端子の側に位置させる、
   発光装置の製造方法。
2. 前記第１パッケージおよび前記第２パッケージは、
   基台と、
   前記基台の面に固定されているヒートシンクと、
   前記ヒートシンク上に搭載されたサブマウントと
   を有し、
   前記第１端子と前記第２端子とのそれぞれは、前記基台の面において、前記サブマウントを挟むように設けられており、
   前記第１半導体発光素子と前記第２半導体発光素子とのそれぞれは、前記第１パッケージと前記第２パッケージとのそれぞれにおいて、前記サブマウントに設置される、
   請求項１に記載の発光装置の製造方法。
3. 前記第１半導体発光素子と前記第２半導体発光素子とのそれぞれは、前記基板の下面に電極が設けられており、
   前記第１パッケージおよび前記第２パッケージは、
   前記第１半導体発光素子と前記第２半導体発光素子とのそれぞれにおいて、前記基板の下面に設けられた電極に接続される第３端子と、
   前記サブマウントに搭載される光検出素子に接続される第４端子と
   を有し、
   前記第３端子と前記第４端子とが前記基台の面に設けられており、
   前記第１端子と前記第２端子と前記第３端子と前記第４端子とが前記基台の面に設けられた配置が、前記第１パッケージと前記第２パッケージとの間で同一である、
   請求項２に記載の発光装置の製造方法。
4. 前記発光素子製造工程は、
   前記基板の上面に、第１積層体材料を堆積させる工程と、
   前記第１積層体材料を加工して、前記第１積層体を２つずつ隣り合うように形成する工程と、
   前記第１積層体を被覆するように前記基板の上面に第２積層体材料を堆積させる工程と、
   前記第２積層体材料を加工して、前記第１積層体の間に、前記第２積層体を２つずつ隣り合うように形成する工程と、
   隣り合った２つの前記第１積層体の間、および、隣り合った２つの前記第２積層体の間において、前記基板を分断して、前記第１の半導体発光素子および前記第２の半導体発光素子を製造する工程と
   を有する請求項１から３のいずれかに記載の発光装置の製造方法。
5. 前記第１発光装置と前記第２発光装置とのそれぞれは、光学系を有する光学ピックアップ装置に使用される、
   請求項１から４のいずれかに記載の発光装置の製造方法。

Images