JP4281209B2 - 半導体発光装置の製造方法 - Google Patents

半導体発光装置の製造方法 Download PDF

Info

Publication number
JP4281209B2
JP4281209B2 JP2000102864A JP2000102864A JP4281209B2 JP 4281209 B2 JP4281209 B2 JP 4281209B2 JP 2000102864 A JP2000102864 A JP 2000102864A JP 2000102864 A JP2000102864 A JP 2000102864A JP 4281209 B2 JP4281209 B2 JP 4281209B2
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
laser diode
stacked body
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000102864A
Other languages
English (en)
Other versions
JP2001244546A (ja
Inventor
正文 亀井
和彦 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000102864A priority Critical patent/JP4281209B2/ja
Publication of JP2001244546A publication Critical patent/JP2001244546A/ja
Application granted granted Critical
Publication of JP4281209B2 publication Critical patent/JP4281209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数個の半導体発光素子を有する半導体発光装置の製造方法に関し、特に波長の異なる複数の光を出射する複数個の半導体発光素子を有する半導体発光装置の製造方法に関する。
【0002】
【従来の技術】
一般に、CD(コンパクトディスク)、DVD(デジタルビデオディスク)あるいはMD(ミニディスク)などの光学的に情報を記録する光学記録媒体(以下、光ディスクとも称する)に記録された情報の読み取り(再生)、あるいはこれらに情報の書き込み(記録)を行う装置(以下、光ディスク装置とも称する)には、光学ピックアップ装置が内蔵されている。
【0003】
上記の光ディスク装置や光学ピックアップ装置においては、一般に、光ディスクの種類(光ディスクシステム)が異なる場合には、波長の異なるレーザ光を用いる。例えば、CDの再生などには780nm帯の波長のレーザ光を、DVDの再生などには650nm帯の波長のレーザ光を用いる。
【0004】
上記のように光ディスクの種類によってレーザ光の波長の異なる状況において、例えばDVD用の光ディスク装置でCDの再生を可能にするコンパチブル光学ピックアップ装置が望まれている。
上記のCDとDVDの再生を可能にするコンパチブル光学ピックアップ装置を構成するのに好適なCD用のレーザダイオード(発光波長780nm)とDVD用のレーザダイオード(発光波長650nm)を1チップ上に搭載するモノリシックレーザダイオードが開発されている。
【0005】
図16は、上記の従来例に係るモノリシックレーザダイオード114aの断面図である。
第1レーザダイオードLD1として、例えばGaAsからなるn型基板30上に、例えばGaAsからなるn型バッファ層31、例えばAlGaAsからなるn型クラッド層32、活性層33、例えばAlGaAsからなるp型クラッド層34、例えばGaAsからなるp型キャップ層35が積層して、第1積層体ST1が形成されている。p型キャップ層35表面からp型クラッド層34の途中の深さまで絶縁化された領域41aとなって、ゲインガイド型の電流狭窄構造となるストライプが形成されている。
【0006】
一方、第2レーザダイオードLD2として、n型基板30上に、例えばGaAsからなるn型バッファ層31、例えばInGaPからなるn型バッファ層36、例えばAlGaInPからなるn型クラッド層37、活性層38、例えばAlGaInPからなるp型クラッド層39、例えばGaAsからなるp型キャップ層40が積層して、第2積層体ST2が形成されている。p型キャップ層40表面からp型クラッド層39の途中の深さまで絶縁化された領域41bとなって、ゲインガイド型の電流狭窄構造となるストライプが形成されている。
【0007】
上記の第1レーザダイオードLD1および第2レーザダイオードLD2においては、p型キャップ層(35,40)にはp電極42が、n型基板30にはn電極43が接続して形成されている。
【0008】
上記の構造のモノリシックレーザダイオード114aは、第1レーザダイオードLD1のレーザ光出射部と第2レーザダイオードLD2のレーザ光出射部の間隔は例えば200μm以下程度の範囲(100μm程度)に設定される。各レーザ光出射部からは、例えば780nm帯の波長のレーザ光および650nm帯の波長のレーザ光が基板と平行であってほぼ同一の方向(ほぼ平行)に出射される。
【0009】
上記のモノリシックレーザダイオード114aの形成方法について説明する。まず、図17(a)に示すように、例えば有機金属気相エピタキシャル成長法(MOVPE)などのエピタキシャル成長法により、例えばGaAsからなるn型基板30上に、例えばGaAsからなるn型バッファ層31、例えばAlGaAsからなるn型クラッド層32、活性層(発振波長780nmの多重量子井戸構造)33、例えばAlGaAsからなるp型クラッド層34、例えばGaAsからなるp型キャップ層35を順に積層させる。
【0010】
次に、図17(b)に示すように、第1レーザダイオードLD1として残す領域を不図示のレジスト膜で保護して、硫酸系の無選択エッチング、および、フッ酸系のAlGaAs選択エッチングなどのウェットエッチング(EC4)により、第1レーザダイオードLD1領域以外の領域でn型クラッド層32までの上記の積層体を除去する。
【0011】
次に、図18(c)に示すように、例えば有機金属気相エピタキシャル成長法(MOVPE)などのエピタキシャル成長法により、n型バッファ層31上に、例えばInGaPからなるn型バッファ層36、例えばAlGaInPからなるn型クラッド層37、活性層(発振波長650nmの多重量子井戸構造)38、例えばAlGaInPからなるp型クラッド層39、例えばGaAsからなるp型キャップ層40を順に積層させる。
【0012】
次に、図18(d)に示すように、第2レーザダイオードLD2として残す領域を不図示のレジスト膜で保護して、硫酸系のキャップエッチング、リン酸塩酸系の4元選択エッチング、塩酸系の分離エッチングなどのウェットエッチング(EC5)により、第2レーザダイオードLD2領域以外の領域でn型バッファ層36までの上記の積層体を除去し、第1レーザダイオード用の第1積層体ST1と第2レーザダイオード用の第2積層体ST2を分離する。
【0013】
次に、図19(e)に示すように、フォトリソグラフィー工程により、第1積層体および第2積層体の上層に、電流注入領域となる部分を保護するようにレジスト膜をパターン形成し、マスク層(MS1,MS2)をそれぞれ形成する。
次に、上記マスク層(MS1,MS2)をマスクとして、電流注入領域となる部分を除く領域に不純物D2をイオン注入などにより導入し、p型キャップ層(35,40)表面からp型クラッド層(34,39)の途中の深さまで絶縁化された領域(41a,41b)を形成し、ゲインガイド型の電流狭窄構造となるストライプとする。
【0014】
次に、図19(f)に示すように、第1積層体および第2積層体において、p型キャップ層(35,40)に接続するようにTi/Pt/Auなどのp型電極42をそれぞれ形成し、一方、n型基板30に接続するように、AuGe/Ni/Auなどのn型電極43を形成する。
【0015】
以降は、ペレタイズ工程を経て、図16に示すような所望の第1レーザダイオードLD1と第2レーザダイオードLD2を1チップ上に搭載するモノリシックレーザダイオード114aとすることができる。
【0016】
また、図20は、上記の別の従来例に係るモノリシックレーザダイオード114bの断面図である。
実質的に図16に示すモノリシックレーザダイオード114aと同様であるが、第1レーザダイオードLD1および第2レーザダイオードLD2をそれぞれ構成する第1積層体ST1および第2積層体ST2において、それぞれp型キャップ層(35,40)表面からp型クラッド層(34,39)の途中の深さまで、電流注入領域となる部分を除く領域が除去されて電流注入領域が凸に突出したリッジ形状(RD1,RD2)となるように加工され、ゲインガイド型の電流狭窄構造となるストライプが形成されていることが異なる。
リッジ深さや形状などの制御によって、インデックスガイドやセルフパルセーションタイプなどとすることも可能である。
【0017】
上記の第1レーザダイオードLD1および第2レーザダイオードLD2を被覆して、酸化シリコンなどの絶縁膜44が形成されている。絶縁膜44には、p型キャップ層(35,40)を露出させるようにコンタクト開口されており、さらにp型キャップ層(35,40)にはp電極42が、n型基板30にはn電極43が接続して形成されている。
【0018】
上記の構造のモノリシックレーザダイオード114bは、図16に示すモノリシックレーザダイオード114と同様に、各レーザ光出射部から、例えば780nm帯の波長のレーザ光L1および650nm帯の波長のレーザ光L2が基板と平行であってほぼ同一の方向(ほぼ平行)に出射される。
【0019】
上記のモノリシックレーザダイオード114bの形成方法について説明する。まず、図21(a)の第1レーザダイオード用の第1積層体ST1と第2レーザダイオード用の第2積層体ST2を形成する工程までは、図16に示すモノリシックレーザダイオード114aの形成方法における図18(d)に示す工程までと同様である。
【0020】
次に、図21(b)に示すように、フォトリソグラフィー工程により、第1積層体および第2積層体の上層に、電流注入領域となる部分を保護するようにレジスト膜をパターン形成し、マスク層(MS1,MS2)をそれぞれ形成する。
次に、上記マスク層(MS1,MS2)をマスクとして、電流注入領域となる部分を保護してエッチング処理EC6を行い、p型キャップ層(35,40)表面からp型クラッド層(34,39)の途中の深さまで電流注入領域となる部分を除く領域を除去して、電流注入領域が凸に突出したリッジ形状(RD1,RD2)に加工し、ゲインガイド型の電流狭窄構造となるストライプとする。
【0021】
次に、図22(c)に示すように、例えばCVD(Chemical Vapor Deposition)法により全面に酸化シリコンを堆積させ、絶縁膜44を形成し、p型キャップ層(35,40)を露出させるようにコンタクト開口する。
【0022】
次に、図22(d)に示すように、p型キャップ層(35,40)に接続するように、Ti/Pt/Auなどのp型電極42を形成し、一方、n型基板30に接続するように、AuGe/Ni/Auなどのn型電極43を形成する。
【0023】
以降は、ペレタイズ工程を経て、図20に示すような所望の第1レーザダイオードLD1と第2レーザダイオードLD2を1チップ上に搭載するモノリシックレーザダイオード114bとすることができる。
【0024】
【発明が解決しようとする課題】
しかしながら、上記の従来のモノリシックレーザダイオードの製造方法においては、第1レーザダイオードと第2レーザダイオードの両者に対して最適化した電流狭窄構造を形成することが困難となっていた。これは、以下に示す理由に起因する。
【0025】
図16に示すモノリシックレーザダイオードの場合には、図19(e)に示す工程において、マスク層(MS1,MS2)をマスクとして不純物D2をイオン注入などにより導入し、p型キャップ層(35,40)表面からp型クラッド層(34,39)の途中の深さまで絶縁化された領域(41a,41b)を形成し、ゲインガイド型の電流狭窄構造となるストライプを形成しており、第1レーザダイオードと第2レーザダイオードの電流狭窄構造を同時に形成する。
【0026】
図20に示すモノリシックレーザダイオードの場合には、図21(b)に示す工程において、マスク層(MS1,MS2)をマスクとしてエッチング処理EC6を行い、p型キャップ層(35,40)表面からp型クラッド層(34,39)の途中の深さまで電流注入領域となる部分を除く領域を除去して、電流注入領域が凸に突出したリッジ形状(RD1,RD2)に加工し、ゲインガイド型の電流狭窄構造となるストライプを形成しており、第1レーザダイオードと第2レーザダイオードの電流狭窄構造を同時に形成する。
【0027】
上記のような異なる波長を出射するように構造や組成が異なるレーザダイオード、例えばAlGaAs系レーザダイオードとAlGaInP系レーザダイオードにおいては、電流狭窄構造を形成するための最適なイオン注入条件あるいはエッチング条件は異なるのが一般的である。
従って、一方のレーザダイオードの電流狭窄構造にイオン注入条件あるいはエッチング条件を最適化すると、他方のレーザダイオードに対しては最適化されていないことになる。
【0028】
第1レーザダイオードと第2レーザダイオードの電流狭窄構造をそれぞれ最適に形成するためには、例えば、AlGaAs系の第1レーザダイオードの電流狭窄構造を形成する場合にはAlGaInP系の第2レーザダイオード側をレジスト膜などで保護し、第1レーザダイオードに対してストライプ部分のマスクを形成し、イオン注入あるいはエッチング処理により第1レーザダイオードの電流狭窄構造を形成する。
次に、第1レーザダイオード側をレジスト膜などで保護し、第2レーザダイオードに対してストライプ部分のマスクを形成し、イオン注入あるいはエッチング処理により第2レーザダイオードの電流狭窄構造を形成する。
【0029】
しかしながら、上記の方法では、ストライプ部分のマスクの形成を2回行っており、さらに一方のレーザダイオードの電流狭窄構造を形成する際に他方のレーザダイオードを保護するレジスト膜などを2回形成しており、製造工程が複雑化して製造時間が長くなってしまう。
さらに、上記の他方のレーザダイオードを保護するレジスト膜などを形成した状態で、一方のレーザダイオードの電流狭窄構造を形成するためのストライプ部分のマスクを形成するのは、レジスト膜の段差のためにストライプ部分のマスクの位置合わせが困難となり、歩留りの低下をもたらすことになる。
【0030】
本発明は上述の状況に鑑みてなされたものであり、従って本発明は、簡便かつ最適化した条件で電流狭窄構造を形成することができる、複数個の半導体発光素子を有する半導体発光装置を製造する方法を提供することを目的とする。
【0031】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体発光装置の製造方法は、基板に少なくとも第1半導体発光素子と第2半導体発光素子を有する半導体発光装置の製造方法であって、第1半導体発光素子形成領域において、基板上に、少なくとも第1導電型第1クラッド層、第1活性層および第2導電型第2クラッド層を積層させた第1積層体を形成する工程と、第2半導体発光素子形成領域において、前記基板上に、少なくとも第1導電型第3クラッド層、第2活性層および第2導電型第4クラッド層を積層させた第2積層体を形成する工程と、前記第1積層体の上層に、当該第1積層体の電流注入領域を保護する第1保護膜を形成し、前記第2積層体の上層に、当該前記第2積層体の電流注入領域を保護する第2保護膜を形成する工程と、前記第1積層体の全体を保護する第3保護膜を形成する工程と、前記第2保護膜および前記第3保護膜をマスクとして、前記第2積層体に電流狭窄構造を形成する工程と、前記第3保護膜を除去する工程と、前記第2積層体の全体を保護する第4保護膜を形成する工程と、前記第1保護膜および前記第4保護膜をマスクとして、前記第1積層体に電流狭窄構造を形成する工程と、前記第4保護膜を除去する工程と、前記第1保護膜および前記第2保護膜を除去する工程とを有する。
【0032】
上記の本発明の半導体発光装置の製造方法は、第1半導体発光素子形成領域において、基板上に、少なくとも第1導電型第1クラッド層、第1活性層および第2導電型第2クラッド層を積層させた第1積層体を形成する。
次に、第2半導体発光素子形成領域において、基板上に、少なくとも第1導電型第3クラッド層、第2活性層および第2導電型第4クラッド層を積層させた第2積層体を形成する。
次に、第1積層体の上層に、当該第1積層体の電流注入領域を保護する第1保護膜を形成し、第2積層体の上層に、当該前記第2積層体の電流注入領域を保護する第2保護膜を形成する。
次に、第1積層体の全体を保護する第3保護膜を形成し、第2保護膜および第3保護膜をマスクとして、第2積層体に電流狭窄構造を形成する。この後、第3保護膜を除去する。
次に、第2積層体の全体を保護する第4保護膜を形成し、第1保護膜および第4保護膜をマスクとして、第1積層体に電流狭窄構造を形成する。この後、第4保護膜、第1保護膜および第2保護膜をそれぞれ除去する。
【0033】
上記の本発明の半導体発光装置の製造方法によれば、基板に少なくとも第1半導体発光素子と第2半導体発光素子を有する半導体発光装置を製造するときに、第1半導体発光素子となる第1積層体の電流狭窄構造と第2半導体発光素子となる第2積層体の電流狭窄構造とを別の工程で行っており、それぞれ最適化した条件で電流狭窄構造を形成することができる。
また、第1積層体の電流狭窄構造と第2積層体の電流狭窄構造を形成するためのマスクとなる第1保護膜と第2保護膜を同時に形成しているので製造工程が複雑化することなく、段差などに起因して位置合わせが困難となることもなく簡便に形成することができる。
【0034】
上記の本発明の半導体発光装置の製造方法は、好適には、前記第1積層体と前記第2積層体を、少なくともその一部の組成または構造が異なるように形成し、前記第1半導体発光素子と前記第2半導体発光素子の素子特性を異ならせて形成する。
これにより、活性層の膜厚や組成を変えることなどで第1半導体発光素子と第2半導体発光素子の発光強度を異ならせるなど、素子特性の異なる複数の半導体発光素子を有する半導体発光装置を形成することができる。
【0035】
上記の本発明の半導体発光装置の製造方法は、好適には、前記第1積層体と前記第2積層体を、少なくともその一部の組成が異なるように形成し、前記第1半導体発光素子と前記第2半導体発光素子の発光波長を異ならせて形成する。
これにより、発光波長の異なる複数の半導体発光素子を有する半導体発光装置を形成することができる。
【0036】
上記の本発明の半導体発光装置の製造方法は、好適には、前記第2積層体に電流狭窄構造を形成する工程においては、前記第2保護膜で保護された部分を除く前記第2積層体の前記第4クラッド層の途中の深さまで絶縁化して、電流狭窄構造とする。
あるいは好適には、前記第2積層体に電流狭窄構造を形成する工程においては、前記第2保護膜で保護された部分を除く前記第2積層体の前記第4クラッド層の途中の深さまでリッジ形状となるように加工して、電流狭窄構造とする。
【0037】
上記の本発明の半導体発光装置の製造方法は、好適には、前記第1積層体に電流狭窄構造を形成する工程においては、前記第1保護膜で保護された部分を除く前記第1積層体の前記第2クラッド層の途中の深さまで絶縁化して、電流狭窄構造とする。
あるいは好適には、前記第1積層体に電流狭窄構造を形成する工程においては、前記第1保護膜で保護された部分を除く前記第1積層体の前記第2クラッド層の途中の深さまでリッジ形状となるように加工して、電流狭窄構造とする。
【0038】
上記の本発明の半導体発光装置の製造方法は、好適には、前記第1保護膜および第2保護膜として、表面を硬化処理したレジスト膜を形成する。
第1保護膜と第2保護膜を同時に形成する場合には、第2半導体発光素子となる第2積層体の電流狭窄構造を形成するために第1積層体の全体を保護する第3保護膜を形成した後に、第1半導体発光素子となる第1積層体の電流狭窄構造を形成するため第1保護膜を残して第3保護膜を除去する必要が生じるが、第1保護膜および第2保護膜を表面を硬化処理したレジスト膜により形成することで実現することができる。
【0039】
上記の本発明の半導体発光装置の製造方法は、好適には、前記第1活性層と第2活性層を、それぞれ組成比を異ならせて形成する。あるいは好適には、前記第1活性層と第2活性層を、互いに異なる組成元素により形成する。あるいは好適には、前記第1導電型第1クラッド層、第1活性層および第2導電型第2クラッド層の組成と、前記第1導電型第3クラッド層、第2活性層および第2導電型第4クラッド層の組成とを異ならせて形成する。
これにより、各活性層から出射される光の波長をそれぞれ異ならせることが可能となる。
【0040】
上記の本発明の半導体発光装置の製造方法は、好適には、前記基板として、GaAs、GaAsP、GaPおよびInPからなる化合物群から選択される化合物を含む基板を用いる。
また、好適には、前記第1積層体を形成する工程および前記第2積層体を形成する工程においては、Al、Ga、In、PおよびAsからなる元素群から選択される元素によって構成される層を少なくとも1層含む積層体を形成する。
本発明の半導体発光装置の製造方法においては、複数個の半導体発光素子を分離して形成するので、それぞれの半導体発光素子に適した元素を選択して構成することができ、それら複数個の半導体発光素子を搭載する基板を上記から適宜選択することができる。
【0041】
【発明の実施の形態】
以下、本発明の半導体発光装置およびこれを用いた光学ピックアップ装置の実施の形態について図面を参照して説明する。
【0042】
第1実施形態
本実施形態に係る半導体発光装置は、CD用のレーザダイオードLD1(発光波長780nm)とDVD用のレーザダイオードLD2(発光波長650nm)を1チップ上に搭載するモノリシックレーザダイオードであり、CDとDVDの再生を可能にするコンパチブル光学ピックアップ装置を構成するのに好適な半導体発光装置である。その断面図を図1に示す。
【0043】
上記のモノリシックレーザダイオード14aについて説明する。
第1レーザダイオードLD1として、例えばGaAsからなるn型基板30上に、例えばGaAsからなるn型バッファ層31、例えばAlGaAsからなるn型クラッド層32、活性層(発振波長780nmの多重量子井戸構造)33、例えばAlGaAsからなるp型クラッド層34、例えばGaAsからなるp型キャップ層35が積層して、第1積層体ST1が形成されている。p型キャップ層35表面からp型クラッド層34の途中の深さまで絶縁化された領域41aとなって、ゲインガイド型の電流狭窄構造となるストライプが形成されている。
【0044】
一方、第2レーザダイオードLD2として、n型基板30上に、例えばGaAsからなるn型バッファ層31、例えばInGaPからなるn型バッファ層36、例えばAlGaInPからなるn型クラッド層37、活性層(発振波長650nmの多重量子井戸構造)38、例えばAlGaInPからなるp型クラッド層39、例えばGaAsからなるp型キャップ層40が積層して、第2積層体ST2が形成されている。p型キャップ層40表面からp型クラッド層39の途中の深さまで、電流注入領域となる部分を除く領域が除去されて電流注入領域が凸に突出したリッジ形状RD2となるように加工され、ゲインガイド型の電流狭窄構造となるストライプが形成されている。
また、リッジ深さや形状などの制御によって、インデックスガイドやセルフパルセーションタイプなどを作製することも容易に可能である。
【0045】
さらに、上記の第1レーザダイオードLD1および第2レーザダイオードLD2を被覆して、酸化シリコンなどの絶縁膜44が形成されている。絶縁膜44には、p型キャップ層(35,40)を露出させるようにコンタクト開口されており、さらにp型キャップ層(35,40)にはp電極42が、n型基板30にはn電極43が接続して形成されている。
また、この場合、ストライプ以外の部分でオーミックコンタクトがとれない構造になってさえいれば、絶縁膜44は必ずしも必要ではない。
【0046】
上記の構造のモノリシックレーザダイオード14aは、第1レーザダイオードLD1のレーザ光出射部と第2レーザダイオードLD2のレーザ光出射部の間隔は例えば200μm以下程度の範囲(100μm程度)に設定される。各レーザ光出射部からは、例えば780nm帯の波長のレーザ光L1および650nm帯の波長のレーザ光L2が基板と平行であってほぼ同一の方向(ほぼ平行)に出射される。
上記の構造のレーザダイオード14aは、CDやDVDなどの波長の異なる光ディスクシステムの光学系ピックアップ装置などを構成するのに好適な、発光波長の異なる2種類のレーザダイオードを1チップ上に搭載するモノリシックレーザダイオードである。
【0047】
上記のモノリシックレーザダイオード14aは、例えば図2に示すように、p電極42側から、半導体ブロック13上に形成された電極13aにハンダなどにより接続および固定されて使用される。
この場合、例えば、第1レーザダイオードLD1のp型電極42を接続させる電極13aにはリード13bにより、第2レーザダイオードLD2のp型電極42を接続させる電極13aにはリード13cにより、また、両レーザダイオード(LD1,LD2)に共通のn型電極43にはリード43aにより、それぞれ電圧を印加する。
【0048】
図3(a)は上記のモノリシックレーザダイオード14aをCANパッケージに搭載する場合の構成例を示す斜視図である。
例えば、円盤状の基台21に設けられた突起部21a上にモニター用の光検出素子としてのPINダイオード12が形成された半導体ブロック13が固着され、その上部に、第1および第2レーザダイオード(LD1,LD2)を1チップ上に搭載するモノリシックレーザダイオード14aが配置されている。
また、基台21を貫通して端子22が設けられており、リード23により上記の第1および第2レーザダイオード(LD1,LD2)、あるいはPINダイオード12に接続されて、それぞれのダイオードの駆動電源が供給される。
【0049】
図3(b)は上記のCANパッケージ化されたレーザダイオードのレーザ光の出射方向と垂直な方向からの要部平面図である。
PINダイオード12が形成された半導体ブロック13の上部に第1レーザダイオードLD1と第2レーザダイオードLD2を1チップ上に有するレーザダイオード14aが配置されている。
PINダイオード12においては、第1および第2レーザダイオード(LD1,LD2)のリア側に出射されたレーザ光を感知し、その強度を測定して、レーザ光の強度が一定となるように第1および第2レーザダイオード(LD1,LD2)の駆動電流を制御するAPC(Automatic Power Control)制御が行われるように構成されている。
【0050】
図4は、上記の第1レーザダイオードLD1および第2レーザダイオードLD2を1チップ上に搭載するモノリシックレーザダイオードをCANパッケージ化したレーザダイオードLDを用いて、CDやDVDなどの波長の異なる光ディスクシステムの光学系ピックアップ装置を構成したときの構成を示す模式図である。
【0051】
光学ピックアップ装置1aは、それぞれ個々に、すなわちディスクリートに構成された光学系を有し、例えば780nm帯の波長のレーザ光を出射する第1レーザダイオードLD1と650nm帯の波長のレーザ光を出射する第2レーザダイオードLD2を1チップ上に搭載するモノリシックレーザダイオードLD、780nm帯用であって650nm帯に対しては素通しとなるグレーティングG、ビームスプリッタBS、コリメータC、ミラーM、CD用開口制限アパーチャR、対物レンズOL、マルチレンズML、および、フォトダイオードPDがそれぞれ所定の位置に配設されている。フォトダイオードPDには、例えば、780nm帯の光を受光する第1フォトダイオードと、650nm帯の光を受光する第2フォトダイオードが互いに隣接して並列に形成されている。
【0052】
上記構成の光学ピックアップ装置1aにおいて、第1レーザダイオードLD1からの第1レーザ光L1は、グレーティングGを通過し、ビームスプリッタBSによって一部反射され、コリメータC、ミラーMおよびCD用開口制限アパーチャRをそれぞれ通過あるいは反射して、対物レンズOLにより光ディスクD上に集光される。
光ディスクDからの反射光は、対物レンズOL、CD用開口制限アパーチャR、ミラーM、コリメータCおよびビームスプリッタBSを介して、マルチレンズMLを通過し、フォトダイオードPD(第1フォトダイオード)上に投光され、この反射光の変化によりCDなどの光ディスクDの記録面上に記録された情報の読み出しがなされる。
【0053】
上記構成の光学ピックアップ装置1aにおいて、第2レーザダイオードLD2からの第2レーザ光L2も、上記と同じ経路を辿って光ディスクD上に集光され、その反射光はフォトダイオードPD(第2フォトダイオード)上に投光され、この反射光の変化によりDVDなどの光ディスクDの記録面上に記録された情報の読み出しがなされる。
【0054】
上記の光学ピックアップ装置1aによれば、CD用のレーザダイオードとDVD用のレーザダイオードを搭載し、共通の光学系によりその反射光をCD用のフォトダイオードとDVD用のフォトダイオードに結合させ、CDとDVDの再生を可能にしている。
【0055】
また、本実施形態に係る第1レーザダイオードLD1および第2レーザダイオードLD2を1チップ上に搭載するモノリシックレーザダイオードを用いて、CDおよびDVDなどの光学記録媒体に対して光照射により記録、再生を行う光学ピックアップ装置に好適なレーザカプラを構成することも可能である。
図5(a)は、上記のレーザカプラ1bの概略構成を示す説明図である。レーザカプラ1bは、第1パッケージ部材2の凹部に装填され、ガラスなどの透明な第2パッケージ部材3により封止されている。
【0056】
図5(b)は上記のレーザカプラ1bの要部斜視図である。
例えば、シリコンの単結晶を切り出した基板である集積回路基板11上に、モニター用の光検出素子としてのPINダイオード12が形成された半導体ブロック13が配置され、さらに、この半導体ブロック13上に、発光素子として第1レーザダイオードLD1および第2レーザダイオードLD2を1チップ上に搭載するモノリシックレーザダイオード14aが配置されている。
【0057】
一方、集積回路基板11には、例えば第1フォトダイオード(16,17)および第2フォトダイオード(18,19)が形成され、この第1および第2フォトダイオード(16,17,18,19)上に、第1および第2レーザダイオード(LD1,LD2)と所定間隔をおいて、プリズム20が搭載されている。
【0058】
第1レーザダイオードLD1から出射されたレーザ光L1は、プリズム20の分光面20aで一部反射して進行方向を屈曲し、第2パッケージ部材3に形成された出射窓から出射方向に出射し、不図示の反射ミラーや対物レンズなどを介して光ディスク(CD)などの被照射対象物に照射される。
上記の被照射対象物からの反射光は、被照射対象物への入射方向と反対方向に進み、レーザカプラ1bからの出射方向からプリズム20の分光面20aに入射する。このプリズム20の上面で焦点を結びながら、プリズム20の下面となる集積回路基板11上に形成された前部第1フォトダイオード16および後部第1フォトダイオード17に入射する。
【0059】
一方、第2レーザダイオードLD2から出射されたレーザ光L2は、上記と同様に、プリズム20の分光面20aで一部反射して進行方向を屈曲し、第2パッケージに形成された出射窓から出射方向に出射し、不図示の反射ミラーや対物レンズなどを介して光ディスク(DVD)などの被照射対象物に照射される。
上記の被照射対象物からの反射光は、被照射対象物への入射方向と反対方向に進み、レーザカプラ1bからの出射方向からプリズム20の分光面20aに入射する。このプリズム20の上面で焦点を結びながら、プリズム20の下面となる集積回路基板11上に形成された前部第2フォトダイオード18および後部第2フォトダイオード19に入射する。
【0060】
また、半導体ブロック13上に形成されたPINダイオード12は、例えば2つに分割された領域を有し、第1および第2レーザダイオード(LD1,LD2)のそれぞれについて、リア側に出射されたレーザ光を感知し、レーザ光の強度を測定して、レーザ光の強度が一定となるように第1および第2レーザダイオード(LD1,LD2)の駆動電流を制御するAPC制御が行われる。
【0061】
上記の第1レーザダイオードLD1のレーザ光出射部と第2レーザダイオードLD2のレーザ光出射部の間隔は例えば200μm以下程度の範囲(100μm程度)に設定される。各レーザ光出射部(活性層)からは、例えば780nm帯の波長のレーザ光L1および650nm帯の波長のレーザ光L2がほぼ同一の方向(ほぼ平行)に出射される。
【0062】
上記のレーザカプラを用いて光学ピックアップ装置を構成した時の例を図6に示す。レーザカプラ1bに内蔵される第1および第2レーザダイオードからの出射レーザ光(L1,L2)をコリメータC、ミラーM、CD用開口制限アパーチャRおよび対物レンズOLを介して、CDあるいはDVDなどの光ディスクDに入射する。
光ディスクDからの反射光は、入射光と同一の経路をたどってレーザカプラに戻り、レーザカプラに内蔵される第1および第2フォトダイオードにより受光される。
上記のように、本実施形態のモノリシックレーザダイオードを用いることにより、CDやDVDなどの波長の異なる光ディスクシステムの光学系ピックアップ装置を、部品点数を減らして光学系の構成を簡素化し、容易に組み立て可能で小型化および低コストで構成することができる。
【0063】
上記の第1レーザダイオードLD1と第2レーザダイオードLD2を1チップ上に搭載するモノリシックレーザダイオード14aの形成方法について説明する。
まず、図7(a)に示すように、例えば有機金属気相エピタキシャル成長法(MOVPE)などのエピタキシャル成長法により、例えばGaAsからなるn型基板30上に、例えばGaAsからなるn型バッファ層31、例えばAlGaAsからなるn型クラッド層32、活性層(発振波長780nmの多重量子井戸構造)33、例えばAlGaAsからなるp型クラッド層34、例えばGaAsからなるp型キャップ層35を順に積層させる。
【0064】
次に、図7(b)に示すように、第1レーザダイオードLD1として残す領域を不図示のレジスト膜で保護して、硫酸系の無選択エッチング、および、フッ酸系のAlGaAs選択エッチングなどのウェットエッチング(EC1)により、第1レーザダイオードLD1領域以外の領域でn型クラッド層32までの上記の積層体を除去する。
【0065】
次に、図8(c)に示すように、例えば有機金属気相エピタキシャル成長法(MOVPE)などのエピタキシャル成長法により、n型バッファ層31上に、例えばInGaPからなるn型バッファ層36、例えばAlGaInPからなるn型クラッド層37、活性層(発振波長650nmの多重量子井戸構造)38、例えばAlGaInPからなるp型クラッド層39、例えばGaAsからなるp型キャップ層40を順に積層させる。
【0066】
次に、図8(d)に示すように、第2レーザダイオードLD2として残す領域を不図示のレジスト膜で保護して、硫酸系のキャップエッチング、リン酸塩酸系の4元選択エッチング、塩酸系の分離エッチングなどのウェットエッチング(EC2)により、第2レーザダイオードLD2領域以外の領域でn型バッファ層36までの上記の積層体を除去し、第1レーザダイオード用の第1積層体ST1と第2レーザダイオード用の第2積層体ST2を分離する。
【0067】
次に、図9(e)に示すように、レジスト膜を全面に塗布し、マスクパターンを合わせて露光し、露光された部分のレジスト膜を硬化させ、未露光部分のレジスト膜をアセトンなどの有機溶媒で除去するフォトリソグラフィー工程により、第1積層体ST1の電流注入領域を保護する第1マスク層MSa1および第2積層体ST2の電流注入領域を保護する第2マスク層MSa2を、第1積層体ST1および第2積層体ST2の上層にそれぞれ形成する。
【0068】
次に、図9(f)に示すように、CFやモノクロロベンゼンなどの化学薬品により、または、ハードベーク処理により、表面を硬化された第1マスク層MS1および第2マスク層MS2とする。
【0069】
次に、図10(g)に示すように、上記と同様のフォトリソグラフィー工程により、第1積層体ST1の全体を保護し、第2積層体ST2を開口する第3マスク層MS3を形成する。
【0070】
次に、図10(h)に示すように、第2マスク層MS2および第3マスク層MS3をマスクとして、第2積層体ST2の電流注入領域となる部分を保護しながらエッチング処理EC3を行い、第2積層体ST2においてp型キャップ層40表面からp型クラッド層39の途中の深さまで電流注入領域となる部分を除く領域を除去して、電流注入領域が凸に突出したリッジ形状RD2に加工し、ゲインガイド型の電流狭窄構造となるストライプとする。
【0071】
次に、図11(i)に示すように、有機溶媒処理などにより、第3マスク層MS3を除去する。このとき、第1マスク層MS1および第2マスク層MS2は除去しない処理とする。
第1マスク層および第2マスク層を表面を硬化処理したレジスト膜により形成しているので、以降の工程で第1レーザダイオードとなる第1積層体ST1の電流狭窄構造を形成するために、第1マスク層MS1を残して第3マスク層MS3を除去することが容易に可能である。
次に、第3マスク層の形成工程と同様のフォトリソグラフィー工程により、第2積層体ST2の全体を保護し、第1積層体ST1を開口する第4マスク層MS4を形成する。
【0072】
次に、図11(j)に示すように、第1マスク層MS1および第4マスク層MS4をマスクとして、第1積層体ST1の電流注入領域となる部分を除く領域に不純物D1をイオン注入などにより導入し、p型キャップ層35表面からp型クラッド層34の途中の深さまで絶縁化された領域41aを形成し、ゲインガイド型の電流狭窄構造となるストライプとする。
【0073】
次に、図12(k)に示すように、有機溶媒処理などにより、第4マスク層MS4を除去し、さらに図12(1)に示すように、アッシング処理などにより、表面を硬化処理したレジスト膜である第1マスク層MS1および第2マスク層MS2を除去する。
【0074】
次に、図13(m)に示すように、例えばCVD(Chemical Vapor Deposition)法により全面に酸化シリコンを堆積させ、絶縁膜44を形成し、p型キャップ層(35,40)を露出させるようにコンタクト開口する。
【0075】
次に、図13(n)に示すように、p型キャップ層(35,40)に接続するように、Ti/Pt/Auなどのp型電極42を形成し、一方、n型基板30に接続するように、AuGe/Ni/Auなどのn型電極43を形成する。
【0076】
以降は、ペレタイズ工程を経て、図1に示すような所望の第1レーザダイオードLD1と第2レーザダイオードLD2を1チップ上に搭載するモノリシックレーザダイオード14aとすることができる。
【0077】
上記の本実施形態のモノリシックレーザダイオードは、例えば、2個のレーザダイオードが分離して形成されるので、Al、Ga、In、PおよびAsなどからなる元素群からそれぞれのレーザダイオードに適した元素を選択して構成することができる。また、それら2個の半導体発光素子を搭載するn型基板30として、GaAs、GaAsP、GaPおよびInPからなる化合物群から選択される化合物を含む基板から適宜選択することができる。
【0078】
上記の本実施形態のモノリシックレーザダイオードの製造方法によれば、発光波長の異なる複数個の半導体発光素子(レーザダイオード)を有する半導体発光装置を製造するときに、第1レーザダイオードとなる第1積層体の電流狭窄構造と第2レーザダイオードとなる第2積層体の電流狭窄構造とを別の工程で行っており、それぞれ最適化した条件で電流狭窄構造を形成することができ、また、第1積層体の電流狭窄構造と第2積層体の電流狭窄構造を形成するためのマスクとなる第1保護膜と第2保護膜を同時に形成しているので製造工程が複雑化することなく、段差などに起因して位置合わせが困難となることもなく簡便に形成することができる。
【0079】
第2実施形態
本実施形態に係る半導体発光装置は、第1実施形態に係るモノリシックレーザダイオード14aと同様であり、CD用のレーザダイオードLD1(発光波長780nm)とDVD用のレーザダイオードLD2(発光波長650nm)を1チップ上に搭載し、CDとDVDの再生を可能にするコンパチブル光学ピックアップ装置を構成するのに好適な半導体発光装置である。その断面図を図14に示す。
【0080】
上記のモノリシックレーザダイオード14bについて説明する。
第1実施形態に係るモノリシックレーザダイオード14aと同様であるが、第1レーザダイオードLD1と第2レーザダイオードLD2が、両者ともに、p型キャップ層(35,40)表面からp型クラッド層(34,39)の途中の深さまで絶縁化された領域(41a,41b)となって、ゲインガイド型の電流狭窄構造となるストライプが形成されていることが異なる。
【0081】
上記の構造のモノリシックレーザダイオード14bにおいて、各レーザ光出射部から、例えば780nm帯の波長のレーザ光L1および650nm帯の波長のレーザ光L2が基板と平行であってほぼ同一の方向(ほぼ平行)に出射される。上記の構造のレーザダイオード14bは、CDやDVDなどの波長の異なる光ディスクシステムの光学系ピックアップ装置などを構成するのに好適な、発光波長の異なる2種類のレーザダイオードを1チップ上に搭載するモノリシックレーザダイオードである。
【0082】
上記のモノリシックレーザダイオード14bの形成方法について説明する。
第1実施形態に係るモノリシックレーザダイオード14aの形成方法とほぼ同様であるが、第2レーザダイオードとなる第2積層体の電流狭窄構造を形成する工程におけるp型キャップ層表面からp型クラッド層の途中の深さまでエッチングによりリッジ形状に形成する工程に代えて、第1レーザダイオードとなる第1積層体の電流狭窄構造を形成する工程と同様に、イオン注入などにより不純物を導入してp型キャップ層表面からp型クラッド層の途中の深さまで電流注入領域となる部分を除く領域を絶縁化することで形成することができる。
【0083】
上記の本実施形態のモノリシックレーザダイオードの製造方法によれば、第1実施形態と同様に、発光波長の異なる複数個の半導体発光素子(レーザダイオード)を有する半導体発光装置を製造するときに、第1レーザダイオードの電流狭窄構造と第2レーザダイオードの電流狭窄構造をそれぞれ最適化した条件で電流狭窄構造を形成することができ、また、製造工程が複雑化することなく、簡便に形成することができる。
【0084】
第3実施形態
本実施形態に係る半導体発光装置は、第1実施形態に係るモノリシックレーザダイオード14aと同様であり、CD用のレーザダイオードLD1(発光波長780nm)とDVD用のレーザダイオードLD2(発光波長650nm)を1チップ上に搭載し、CDとDVDの再生を可能にするコンパチブル光学ピックアップ装置を構成するのに好適な半導体発光装置である。その断面図を図15に示す。
【0085】
上記のモノリシックレーザダイオード14cについて説明する。
第1実施形態に係るモノリシックレーザダイオード14aと同様であるが、第1レーザダイオードLD1と第2レーザダイオードLD2が、両者ともに、p型キャップ層(35,40)表面からp型クラッド層(34,39)の途中の深さまで、電流注入領域となる部分を除く領域が除去されて電流注入領域が凸に突出したリッジ形状(RD1,RD2)となるように加工され、ゲインガイド型の電流狭窄構造となるストライプが形成されていることが異なる。
【0086】
上記の構造のモノリシックレーザダイオード14cにおいて、各レーザ光出射部から、例えば780nm帯の波長のレーザ光L1および650nm帯の波長のレーザ光L2が基板と平行であってほぼ同一の方向(ほぼ平行)に出射される。上記の構造のレーザダイオード14cは、CDやDVDなどの波長の異なる光ディスクシステムの光学系ピックアップ装置などを構成するのに好適な、発光波長の異なる2種類のレーザダイオードを1チップ上に搭載するモノリシックレーザダイオードである。
【0087】
上記のモノリシックレーザダイオード14cの形成方法について説明する。
第1実施形態にモノリシックレーザダイオード14aの形成方法とほぼ同様であるが、第1レーザダイオードとなる第1積層体の電流狭窄構造を形成する工程におけるイオン注入などにより不純物を導入してp型キャップ層表面からp型クラッド層の途中の深さまで電流注入領域となる部分を除く領域を絶縁化する工程に代えて、第2レーザダイオードとなる第2積層体の電流狭窄構造を形成する工程と同様に、p型キャップ層表面からp型クラッド層の途中の深さまでエッチングによりリッジ形状に形成することで形成することができる。
【0088】
上記の本実施形態のモノリシックレーザダイオードの製造方法によれば、第1実施形態と同様に、発光波長の異なる複数個の半導体発光素子(レーザダイオード)を有する半導体発光装置を製造するときに、第1レーザダイオードの電流狭窄構造と第2レーザダイオードの電流狭窄構造をそれぞれ最適化した条件で電流狭窄構造を形成することができ、また、製造工程が複雑化することなく、簡便に形成することができる。
【0089】
以上、本発明を3形態の実施形態により説明したが、本発明はこれらの実施形態に何ら限定されるものではない。
例えば、本発明に用いる発光素子としては、レーザダイオードに限定されず、発光ダイオード(LED)とすることも可能である。
また、本発明において搭載される複数個の発光素子としては、発光波長が異なる発光素子の他、発光波長が同じでも発光強度が異なるなどの素子特性の異なる発光素子でもよく、さらに複数個の発光素子を有していれば素子特性が同一の発光素子にも適用可能である。
また、第1および第2レーザダイオードの発光波長は、780nm帯と650nm帯に限定されるものではなく、その他の光ディスクシステムに採用されている波長とすることができる。すなわち、CDとDVDの他の組み合わせの光ディスクシステムを採用することができる。
また、ゲインガイド型の電流狭窄構造の他、インデックスガイド型、パルセーションレーザなど、様々な特性の他のレーザに適用することも可能である。
また、第1レーザダイオードをリッジタイプとし、第2レーザダイオードをイオン注入タイプとすることも可能である。
その他、本発明の要旨を逸脱しない範囲で種々の変更を行うことが可能である。
【0090】
また、本発明により製造可能な半導体発光装置としては、複数個の半導体発光素子を有していればよく、3個以上の半導体発光素子を有する半導体発光装置も製造可能である。
この場合には、各半導体発光素子となる積層体を形成した後、各積層体上にそれぞれ電流狭窄構造を形成するためのマスク層を同時に形成し、上記の複数の積層体のうちの1つの積層体部分を開口するレジスト膜の形成と当該開口部分の積層体の電流狭窄構造の形成を全ての積層体に対して繰り返すことで製造することができ、本発明の効果を享受することができる。
【0091】
【発明の効果】
本発明の半導体発光装置の製造方法によれば、第1半導体発光素子となる第1積層体の電流狭窄構造と第2半導体発光素子となる第2積層体の電流狭窄構造とを別の工程で行っており、それぞれ最適化した条件で電流狭窄構造を形成することができる。
また、第1積層体の電流狭窄構造と第2積層体の電流狭窄構造を形成するためのマスクとなる第1保護膜と第2保護膜を同時に形成しているので製造工程が複雑化することなく、段差などに起因して位置合わせが困難となることもなく簡便に形成することができる。
【図面の簡単な説明】
【図1】図1は第1実施形態に係るレーザダイオードの断面図である。
【図2】図2は第1実施形態に係るレーザダイオードの使用例を示す断面図である。
【図3】図3(a)は第1実施形態に係るレーザダイオードをCANパッケージに搭載する場合の構成を示す斜視図であり、図3(b)はその要部平面図である。
【図4】図4は、図3のCANパッケージ化されたレーザダイオードを用いた光学ピックアップ装置の構成を示す模式図である。
【図5】図5(a)は第1実施形態に係るレーザダイオードをレーザカプラに搭載する場合の構成を示す斜視図であり、図5(b)はその要部斜視図である。
【図6】図6は、図5のレーザカプラ化されたレーザダイオードを用いた光学ピックアップ装置の構成を示す模式図である。
【図7】図7は第1実施形態に係るレーザダイオードの製造方法の製造工程を示す断面図であり、(a)は第1レーザダイオードとなる第1積層体の形成工程まで、(b)は第1レーザダイオード領域を残して上記第1積層体をエッチング除去する工程までを示す。
【図8】図8は図7の続きの工程を示し、(c)は第2レーザダイオードとなる第2積層体の形成工程まで、(d)は第2レーザダイオード領域を残して上記第2積層体をエッチング除去する工程までを示す。
【図9】図9は図8の続きの工程を示し、(e)は電流狭窄構造形成のマスクとなる第1マスク層および第2マスク層の形成工程まで、(f)は第1マスク層および第2マスク層の表面の硬化処理工程までを示す。
【図10】図10は図9の続きの工程を示し、(g)は第1積層体の全体を保護する第3マスク層の形成工程まで、(h)は第2積層体における電流狭窄構造となるストライプの形成工程までを示す。
【図11】図11は図10の続きの工程を示し、(i)は第2積層体の全体を保護する第4マスク層の形成工程まで、(j)は第1積層体における電流狭窄構造となるストライプの形成工程までを示す。
【図12】図12は図11の続きの工程を示し、(k)は第4マスク層の除去工程まで、(l)は第1マスク層および第2マスク層の除去工程までを示す。
【図13】図13は図12の続きの工程を示し、(m)は絶縁膜の形成工程まで、(n)はn電極およびp電極の形成工程までを示す。
【図14】図14は第2実施形態に係るレーザダイオードの断面図である。
【図15】図15は第3実施形態に係るレーザダイオードの断面図である。
【図16】図16は第1従来例に係るレーザダイオードの断面図である。
【図17】図17は第1従来例に係るレーザダイオードの製造方法の製造工程を示す断面図であり、(a)は第1レーザダイオードとなる積層体の形成工程まで、(b)は第1レーザダイオード領域を残して上記積層体をエッチング除去する工程までを示す。
【図18】図18は図17の続きの工程を示し、(c)は第2レーザダイオードとなる積層体の形成工程まで、(d)は第2レーザダイオード領域を残して上記積層体をエッチング除去する工程までを示す。
【図19】図19は図18の続きの工程を示し、(e)は電流狭窄構造となるストライプの形成工程まで、(f)はn電極およびp電極の形成工程までを示す。
【図20】図20は第2従来例に係るレーザダイオードの断面図である。
【図21】図21は第2従来例に係るレーザダイオードの製造方法の製造工程を示す断面図であり、(a)は第1レーザダイオードとなる第1積層体および第2レーザダイオードとなる第2積層体の形成工程まで、(b)は電流狭窄構造となるリッジ形状の形成工程までを示す。
【図22】図22は図21の続きの工程を示し、(c)は絶縁膜の形成工程まで、(d)はn電極およびp電極の形成工程までを示す。
【符号の説明】
1a…光学ピックアップ装置、1b……レーザカプラ、2…第1パッケージ部材、3…第2パッケージ部材、11…集積回路基板、12…PINダイオード、13…半導体ブロック、14a,14b,14c,114a,114b…モノリシックレーザダイオード、LD1…第1レーザダイオード、LD2…第2レーザダイオード、16…前部第1フォトダイオード、17…後部第1フォトダイオード、18…前部第2フォトダイオード、19…後部第2フォトダイオード、20…プリズム、20a…分光面、21…基台、21a…突起部、22…端子、23,13b,13c,43a…リード、30…n型基板、31,36…n型バッファ層、32,37…n型クラッド層、33,38…活性層、34,39…p型クラッド層、35,40…p型キャップ層、41a,41b…絶縁化領域、42…p電極、43…n電極、44…絶縁膜、MS1…第1マスク層、MS2…第2マスク層、MS3…第3マスク層、MS4…第4マスク層、RD1,RD2…リッジ形状、ST1…第1積層体、ST2…第2積層体、BS…ビームスプリッタ、C…コリメータ、R…CD用開口制限アパーチャ、ML…マルチレンズ、PD…フォトダイオード、EC…エッチング液、G…グレーティング、M…ミラー、OL…対物レンズ、D…光ディスク、L1…第1レーザ光、L2…第2レーザ光。

Claims (13)

  1. 基板に少なくとも第1半導体発光素子と第2半導体発光素子を有する半導体発光装置の製造方法であって、
    第1半導体発光素子形成領域において、基板上に、少なくとも第1導電型第1クラッド層、第1活性層および第2導電型第2クラッド層を積層させた第1積層体を形成する工程と、
    第2半導体発光素子形成領域において、前記基板上に、少なくとも第1導電型第3クラッド層、第2活性層および第2導電型第4クラッド層を積層させた第2積層体を形成する工程と、
    前記第1積層体の上層に、当該第1積層体の電流注入領域を保護する第1保護膜を形成し、前記第2積層体の上層に、当該前記第2積層体の電流注入領域を保護する第2保護膜を形成する工程と、
    前記第1積層体の全体を保護する第3保護膜を形成する工程と、
    前記第2保護膜および前記第3保護膜をマスクとして、前記第2積層体に電流狭窄構造を形成する工程と、
    前記第3保護膜を除去する工程と、
    前記第2積層体の全体を保護する第4保護膜を形成する工程と、
    前記第1保護膜および前記第4保護膜をマスクとして、前記第1積層体に電流狭窄構造を形成する工程と、
    前記第4保護膜を除去する工程と、
    前記第1保護膜および前記第2保護膜を除去する工程と
    を有する半導体発光装置の製造方法。
  2. 前記第1積層体と前記第2積層体を、少なくともその一部の組成または構造が異なるように形成し、
    前記第1半導体発光素子と前記第2半導体発光素子の素子特性を異ならせて形成する
    請求項1記載の半導体発光装置の製造方法。
  3. 前記第1積層体と前記第2積層体を、少なくともその一部の組成が異なるように形成し、
    前記第1半導体発光素子と前記第2半導体発光素子の発光波長を異ならせて形成する
    請求項2記載の半導体発光装置の製造方法。
  4. 前記第2積層体に電流狭窄構造を形成する工程においては、前記第2保護膜で保護された部分を除く前記第2積層体の前記第4クラッド層の途中の深さまで絶縁化して、電流狭窄構造とする
    請求項1記載の半導体発光装置の製造方法。
  5. 前記第2積層体に電流狭窄構造を形成する工程においては、前記第2保護膜で保護された部分を除く前記第2積層体の前記第4クラッド層の途中の深さまでリッジ形状となるように加工して、電流狭窄構造とする
    請求項1記載の半導体発光装置の製造方法。
  6. 前記第1積層体に電流狭窄構造を形成する工程においては、前記第1保護膜で保護された部分を除く前記第1積層体の前記第2クラッド層の途中の深さまで絶縁化して、電流狭窄構造とする
    請求項1記載の半導体発光装置の製造方法。
  7. 前記第1積層体に電流狭窄構造を形成する工程においては、前記第1保護膜で保護された部分を除く前記第1積層体の前記第2クラッド層の途中の深さまでリッジ形状となるように加工して、電流狭窄構造とする
    請求項1記載の半導体発光装置の製造方法。
  8. 前記第1保護膜および第2保護膜として、表面を硬化処理したレジスト膜を形成する
    請求項1記載の半導体発光装置の製造方法。
  9. 前記第1活性層と第2活性層を、それぞれ組成比を異ならせて形成する
    請求項1記載の半導体発光装置の製造方法。
  10. 前記第1活性層と第2活性層を、互いに異なる組成元素により形成する
    請求項1記載の半導体発光装置の製造方法。
  11. 前記第1導電型第1クラッド層、第1活性層および第2導電型第2クラッド層の組成と、前記第1導電型第3クラッド層、第2活性層および第2導電型第4クラッド層の組成とを異ならせて形成する
    請求項1記載の半導体発光装置の製造方法。
  12. 前記基板として、GaAs、GaAsP、GaPおよびInPからなる化合物群から選択される化合物を含む基板を用いる
    請求項1記載の半導体発光装置の製造方法。
  13. 前記第1積層体を形成する工程および前記第2積層体を形成する工程においては、Al、Ga、In、PおよびAsからなる元素群から選択される元素によって構成される層を少なくとも1層含む積層体を形成する
    請求項1記載の半導体発光装置の製造方法。
JP2000102864A 2000-02-29 2000-02-29 半導体発光装置の製造方法 Expired - Fee Related JP4281209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000102864A JP4281209B2 (ja) 2000-02-29 2000-02-29 半導体発光装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000102864A JP4281209B2 (ja) 2000-02-29 2000-02-29 半導体発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001244546A JP2001244546A (ja) 2001-09-07
JP4281209B2 true JP4281209B2 (ja) 2009-06-17

Family

ID=18616660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000102864A Expired - Fee Related JP4281209B2 (ja) 2000-02-29 2000-02-29 半導体発光装置の製造方法

Country Status (1)

Country Link
JP (1) JP4281209B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579204B2 (en) 2005-01-26 2009-08-25 Sony Corporation Method of production of semiconductor light emission device and method of production of light emission apparatus

Also Published As

Publication number Publication date
JP2001244546A (ja) 2001-09-07

Similar Documents

Publication Publication Date Title
KR100624058B1 (ko) 반도체 발광 장치 및 그의 제조 방법
JP4599687B2 (ja) レーザダイオード、半導体発光装置および製造方法
JP5240156B2 (ja) 半導体発光装置の製造方法
US7927896B2 (en) Method of production of semiconductor light emission device and method of production of light emission apparatus
KR100782285B1 (ko) 반도체 레이저 장치, 레이저 결합기, 데이터 재생 장치,데이터 기록 장치 및 반도체 레이저 장치의 제조 방법
US6661824B2 (en) Semiconductor laser device and method for fabricating the same
JP2004022717A (ja) 多波長レーザ装置
US6358764B1 (en) Semiconductor light emitting device and method of producing same
JP2002217499A (ja) 半導体レーザ素子、その製造方法、およびそれを用いた光ピックアップ
US20060067375A1 (en) Semiconductor laser array and semiconductor laser device having semiconductor laser array
JP4219147B2 (ja) 多波長レーザ装置
JP4281209B2 (ja) 半導体発光装置の製造方法
JP3818815B2 (ja) 半導体レーザ素子及びその製造方法
JP4770002B2 (ja) 半導体発光装置およびその製造方法
JP2002232077A (ja) 半導体発光装置およびその製造方法
JP4696332B2 (ja) 半導体レーザ発光装置の製造方法
KR100360143B1 (ko) 반도체 레이저 소자 및 그의 제조방법
JP4821829B2 (ja) 半導体発光装置の製造方法
JP4561381B2 (ja) 発光装置の製造方法
JP2001244573A (ja) 半導体発光装置の製造方法
JP2001250255A (ja) 光学装置及び光ディスク装置
JP2004328011A (ja) 半導体発光装置の製造方法
JP2000187876A (ja) 光学装置および光ディスク装置
KR20010107524A (ko) 2파장 레이져 다이오드 및 그 제조방법
JP2001308446A (ja) 半導体発光素子および半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090309

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees