JP2007317718A - ワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法 - Google Patents

ワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法 Download PDF

Info

Publication number
JP2007317718A
JP2007317718A JP2006142880A JP2006142880A JP2007317718A JP 2007317718 A JP2007317718 A JP 2007317718A JP 2006142880 A JP2006142880 A JP 2006142880A JP 2006142880 A JP2006142880 A JP 2006142880A JP 2007317718 A JP2007317718 A JP 2007317718A
Authority
JP
Japan
Prior art keywords
wire
connection point
manufacturing
conductive adhesive
semiconductor relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006142880A
Other languages
English (en)
Inventor
Jun Tamura
純 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006142880A priority Critical patent/JP2007317718A/ja
Publication of JP2007317718A publication Critical patent/JP2007317718A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49427—Wedge bonds outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明の課題は、ボンディング領域の省スペース化が図れるワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法を提供することである。
【解決手段】
本発明の半導体リレー２０１は、ＦＥＴチップ１０３ａのソース電極パッドＳ１とＦＥＴチップ１０３ｂのソース電極パッドＳ２とは、３本のＡｕワイヤ２１１ａ〜２１１ｃによりボンディング接続されており、３本のＡｕワイヤ２１１ａ〜２１１ｃのワイヤループ形状は、所謂、Ｍ字状となっており、ワイヤループのほぼ中央で共通リード１０６ｃに導電性接着剤３１１ａ〜３１１ｃにより導電的に接続されている。
【選択図】図１

Description

本発明は、ワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法に関する。
先ず、半導体リレー（ノーマリオフ型）の一例を図１０を用いて説明する。図１０は半導体リレーの回路図である。
図１０において、１７は発光素子としてのＬＥＤ、１６ａ，１６ｂはＬＥＤ１７の入力端子、１８は受光素子としてのフォトダイオードアレイ、２０は放電回路、２１ａ，２１ｂは放電回路２０の出力端子、２２，２３は出力用スイッチング素子としての二重拡散型のｎチャネル・エンハンスメント型のＭＯＳＦＥＴ（以降、単にＭＯＳＦＥＴと呼ぶ）、２４ａ，２４ｂは半導体リレーの出力端子である。
ノーマリオフ型の双方向通電可能な半導体リレーの回路構成は、ＬＥＤ１７に光結合して、フォトダイオードアレイ１８が配置されている。
また、フォトダイオードアレイ１８のアノードとカソードは、それぞれ放電回路２０に接続されている。
放電回路２０の一方の出力端子２１ａは、２個のＭＯＳＦＥＴ２２，２３の共通接続されたゲートに接続され、他方の出力端子２１ｂは、２個のＭＯＳＦＥＴ２２，２３の共通接続されたソースに接続されている。
また、２個のＭＯＳＦＥＴ２２，２３のドレインは、それぞれ半導体リレーの出力端子２４ａ，２４ｂに接続されている。
尚、ＭＯＳＦＥＴ２２，２３のベースとソース間は短絡させてある。これは、ドレインとソース間に高電圧が印加されたときにドレイン（ｎ）・ベース（ｐ）・ソース（ｎ）でなる寄生トランジスタが動作してオフ時の耐圧が低下することを防止するためである。
また、二重拡散型のＭＯＳＦＥＴ２２，２３のベースとドレイン間には寄生ダイオードが生じるため、双方向通電用の半導体リレーは、相補的なスイッチング動作が可能なように２個のＭＯＳＦＥＴ２２，２３が逆接続された格好となる。
尚、上記では、ノーマリオフ型の半導体リレーの例で説明したが、ノーマリオン型の半導体リレーもある。但し、その場合、ＭＯＳＦＥＴをｎチャネル・ディプレッション型のＭＯＳＦＥＴとし、フォトダイオードアレイ１８の接続を反転させて、ゲートとソース間の電圧印加方向をゲート側を負、ソース側を正とする。
次に、この半導体リレーの動作について説明する。
先ず、入力端子１６ａ，１６ｂ間に電気信号が印加されるとＬＥＤ１７が発光し、この光信号をフォトダイオードアレイ１８が受光し、その両端に出力電圧（直流電圧）を発生する。
この出力電圧は、出力端子２１ａ，２１ｂを介して、それぞれ共通接続されたゲートとソース間に供給され、これによって、２個のＭＯＳＦＥＴ２２，２３は導通状態になる。
そして、２個のＭＯＳＦＥＴ２２，２３が共に導通状態になると、半導体リレーの出力端子２４ａ，２４ｂ間は導通状態となる。
次に、入力端子１６ａ，１６ｂ間に電気信号が印加されなくなると、ＬＥＤ１７が発光を停止し、フォトダイオードアレイ１８は受光しなくなるため、その両端に発生していた出力電圧がなくなる。
このため、それぞれ共通接続されたゲートとソース間の電圧もなくなり、これによって、２個のＭＯＳＦＥＴ２２，２３は非導通状態になる。
そして、２個のＭＯＳＦＥＴ２２，２３が共に非導通状態になると、半導体リレーの出力端子２４ａ，２４ｂ間は非導通状態となる。
ここで、放電回路２０は、半導体リレーの導通状態において、それぞれ共通接続されたゲートとソース間に蓄積された電荷を迅速に放電する。これによって、半導体リレーは導通状態から非導通状態へ迅速に切り換えられる。（例えば、特許文献１参照）。
次に、このような半導体リレーの要部の従来のワイヤボンディング構造を図１１を用いて説明する。図１１はワイヤボンディング構造の模式図である。
図１１において、１０１は従来の半導体リレー、１０２は受光チップ、１０３ａ，１０３ｂはＭＯＳＦＥＴチップ（以降、単にＦＥＴチップと呼ぶ）、１０６ａは受光チップ１０２を搭載したアイランド、１０６ｂはアイランド１０６ａに延設されたボンディング領域としての共通リード、１０７ａはＦＥＴチップ１０３ａを搭載したアイランド、１０７ｂはアイランド１０７ａに延設された出力リード、１０８ａはＦＥＴチップ１０３ｂを搭載したアイランド、１０８ｂはアイランド１０８ａに延設された出力リード、Ａ１，Ａ２は受光チップ１０２表面に形成されたアノード電極パッド、Ｋは受光チップ１０２表面に形成されたカソード電極パッド、Ｇ１，Ｇ２はＦＥＴチップ１０３ａ，１０３ｂ表面に形成されたゲート電極パッド、Ｓ１，Ｓ２はＦＥＴチップ１０３ａ，１０３ｂ表面に形成されたソース電極パッド、１０９はカソード電極パッドＫと共通リード１０６ｂとを接続するＡｕワイヤ、１１０ａ，１１０ｂはアノード電極パッドＡ１，Ａ２とゲート電極パッドＧ１，Ｇ２とを接続するＡｕワイヤ、１１１ａ〜１１１ｃはソース電極パッドＳ１と共通リード１０６ｂとを接続するＡｕワイヤ、１１１ｄ〜１１１ｆはソース電極パッドＳ２と共通リード１０６ｂとを接続するＡｕワイヤである。
従来の半導体リレー１０１は、ＬＥＤチップ（図示せず）と、フォトダイオードアレイと放電回路とが一体化された受光チップ１０２と、２個のＦＥＴチップ１０３ａ，１０３ｂの４個の半導体チップを備えている。（図５中には、チップ部分を破線で囲んで示す）
そして、受光チップ１０２を搭載したアイランド１０６ａに延設された共通リード１０６ｂを挟んで両側に、ＦＥＴチップ１０３ａ，１０３ｂをそれぞれ搭載したアイランド１０７ａ，１０８ａが対向配置されている。
尚、ＦＥＴチップ１０３ａ，１０３ｂは、その裏面に形成されたドレイン電極（図示せず）とアイランド１０７ａ，１０８ａとが導電的に面接着されて、それぞれ出力リード１０７ｂ，１０８ｂに電気的に接続されている。
そして、カソード電極パッドＫと共通リード１０６ｂとは、Ａｕワイヤ１０９によりボンディング接続されている。
また、アノード電極Ａ１，Ａ２とゲート電極パッドＧ１，Ｇ２とは、それぞれ、Ａｕワイヤ１１０ａ，１１０ｂによりボンディング接続されている。
また、ソース電極パッドＳ１，Ｓ２と共通リード１０６ｂとは、それぞれ、３本ずつのＡｕワイヤ１１１ａ〜１１１ｃ，１１１ｄ〜１１１ｆによりボンディング接続されている。
すなわち、共通リード１０６ｂ（ボンディング領域）上には、合計７個のボンディング点が設けられている。
このため、先端に一定の面積を有するキャピラリ（図示せず）で他のワイヤのボンディング点を踏みつけたりしないように、７個のボンディング点は、互いに一定距離だけ離間させる必要があり、共通リード１０６ｂ（ボンディング領域）は、ボンディング点の増加に伴い大きくならざるを得なかった。
ここで、ソース電極パッドＳ１，Ｓ２と共通リード１０６ｂとを複数（本例では３本ずつ）のＡｕワイヤで接続する理由は、Ａｕワイヤの電気抵抗分を低減するためである。
半導体リレーは、大電流を流す際のオン抵抗を低減することが要求され、このためには、ひとつには、外部抵抗低減のためにソース電極パッド間を複数のＡｕワイヤを使用して接続すること、また、もうひとつには、内部抵抗低減のためにＦＥＴチップのセル数を増加させることが有効な手段であった。
次に、このような半導体リレー１０１の製造方法は、アイランド１０６ａ，１０７ａ，１０８ａ上にそれぞれ受光チップ１０２、ＦＥＴチップ１０３ａ，１０３ｂを搭載し、その後、それぞれの半導体チップ１０２，１０３ａ，１０３ｂ間および共通リード１０６ｂ間をＡｕワイヤ１０９，１１０ａ，１１０ｂ，１１１ａ〜１１１ｃ，１１１ｄ〜１１１ｆでボンディング接続する。
特開２００４−６７７８号公報 図１５
しかしながら、外部抵抗低減のためのＡｕワイヤの本数増加は共通リード１０６ｂ（ボンディング領域）の面積増大を招き、内部抵抗低減のためのＦＥＴチップ１０３ａ，１０３ｂのセル数増加はチップの面積増大を招くため、パッケージサイズを一定とした場合、両者は、図中のＷ１寸法方向で競合したトレードオフの関係となった。
本発明の課題は、ボンディング領域の省スペース化が図れるワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法を提供することである。
本発明のワイヤボンディング構造は、
両端を第１，第２の接続点にボンディング接続されたワイヤの中間部が第３の接続点に導電性接着剤を用いて接続されたワイヤボンディング構造である。
また、本発明のワイヤボンディング構造の製造方法は、
第３の接続点となる部分に導電性接着剤を塗布する塗布工程と、
次に、第１，第２の接続点間のワイヤループが第３の接続点となる部分の上方を通過するようにワイヤボンディングするボンディング工程と、
次に、ワイヤの中間部を第３の接続点となる部分に押し付けて、ワイヤループを変形させ、導電性接着剤と接触させるワイヤ成形工程と、
次に、導電性接着剤を硬化させる硬化工程とを含むワイヤボンディング構造の製造方法である。
また、本発明のワイヤボンディング構造の他の製造方法は、
第１，第２の接続点間のワイヤループが、第３の接続点となる部分の上方を通過するようにワイヤボンディングするボンディング工程と、
次に、ワイヤの中間部を第３の接続点となる部分に押し付けて、ワイヤループを変形させるワイヤ成形工程と、
次に、第３の接続点となる部分に導電性接着剤を塗布する塗布工程と、
次に、導電性接着剤を硬化させる硬化工程とを含むワイヤボンディング構造の製造方法である。
また、本発明の半導体リレーは、
入力信号に応じて光信号を発光する発光チップと、
発光チップが発光する光信号を受光して光起電力を発生する受光チップと、
受光チップが発生する光起電力をゲートとソース間に印加し、ドレインとソース間の導通／非導通を切り換える、ゲートとソースとがそれぞれ共通接続された２個の出力用のＦＥＴチップとを有し、
２個のＦＥＴチップをそれぞれ搭載した２個のアイランドは、受光チップを搭載すると共に受光チップと電気的に接続されたアイランドに延設されたボンディング領域としての共通リードを挟んで両側に対向配置され、ワイヤの両端が第１，第２の接続点としての２個のＦＥＴチップのそれぞれのソース電極パッドにボンディング接続され、ワイヤの中間部が第３の接続点としての共通リードに導電性接着剤を用いて接続された半導体リレーである。
本発明の半導体リレーの製造方法は、
第３の接続点となる共通リードの所定位置に導電性接着剤を塗布する塗布工程と、
次に、第１，第２の接続点としての２個のＦＥＴチップのそれぞれのソース電極パッド間のワイヤループが第３の接続点となる共通リードの所定位置の上方を通過するようにワイヤボンディング接続するボンディング工程と、
次に、ワイヤの中間部を第３の接続点となる共通リードの所定位置に押し付けて、ワイヤループを変形させ、導電性接着剤と接触させるワイヤ成形工程と、
次に、導電性接着剤を硬化させる硬化工程とを含む半導体リレーの製造方法である。
本発明の半導体リレーの他の製造方法は、
第１，第２の接続点としての２個のＦＥＴチップのそれぞれのソース電極パッド間のワイヤループが第３の接続点となる共通リードの所定位置の上方を通過するようにワイヤボンディング接続するボンディング工程と、
次に、ワイヤの中間部を第３の接続点となる共通リードの所定位置に押し付けて、ワイヤループを変形させるワイヤ成形工程と、
次に、第３の接続点となる共通リードの所定位置に導電性接着剤を塗布する塗布工程と、
次に、導電性接着剤を硬化させる硬化工程とを含む半導体リレーの製造方法である。
本発明のワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法によれば、ボンディング領域の省スペース化が図れ、その結果として、半導体リレーにおいては、その分、ＦＥＴチップのセル数を増加させオン抵抗を低減できる。あるいは、その分、パッケージの小型化ができる。
本発明は、ボンディング領域の省スペース化が図れるワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法を提供するという目的を、両端が第１，第２の接続点にボンディング接続されたワイヤの中間部を第３の接続点に導電性接着剤を用いて接続することで実現した。
本発明のワイヤボンディング構造を備えた半導体リレー（ノーマリオフ型）の一例を図１を用いて説明する。尚、図１は本発明のワイヤボンディング構造を備えた半導体リレーの要部の模式図である。また、図１１と同一部分には同一符号を用いる。また、半導体リレーの回路図および動作については、従来技術での説明と同じであるため説明を省略する。
図１において、２０１は本発明の半導体リレー、１０２は受光チップ、１０３ａ，１０３ｂはＭＯＳＦＥＴチップ（以降、単にＦＥＴチップと呼ぶ）、１０６ａは受光チップ１０２を搭載したアイランド、１０６ｃはアイランド１０６ａに延設されたボンディング領域としての共通リード、１０７ａはＦＥＴチップ１０３ａを搭載したアイランド、１０７ｂはアイランド１０７ａに延設された出力リード、１０８ａはＦＥＴチップ１０３ｂを搭載したアイランド、１０８ｂはアイランド１０８ａに延設された出力リード、Ａ１，Ａ２は受光チップ１０２表面に形成されたアノード電極パッド、Ｋは受光チップ１０２表面に形成されたカソード電極パッド、Ｇ１，Ｇ２はＦＥＴチップ１０３ａ，１０３ｂ表面に形成されたゲート電極パッド、Ｓ１，Ｓ２はＦＥＴチップ１０３ａ，１０３ｂ表面に形成されたソース電極パッド、１０９はカソード電極パッドＫと共通リード１０６ｃとを接続するＡｕワイヤ、１１０ａ，１１０ｂはアノード電極パッドＡ１，Ａ２とゲート電極パッドＧ１，Ｇ２とを接続するＡｕワイヤ、２１１ａ，２１１ｂ，２１１ｃはソース電極パッドＳ１とソース電極パッドＳ２とを接続するＡｕワイヤ、３１１ａ，３１１ｂ，３１１ｃは導電性接着剤である。
本発明の半導体リレー２０１は、ＬＥＤチップ（図示せず）と、フォトダイオードアレイと放電回路とが一体化された受光チップ１０２と、２個のＦＥＴチップ１０３ａ，１０３ｂの４個の半導体チップを備えている。（図５中には、チップ部分を破線で囲んで示す）
そして、受光チップ１０２を搭載したアイランド１０６ａに延設された共通リード１０６ｃを挟んで両側に、ＦＥＴチップ１０３ａ，１０３ｂをそれぞれ搭載したアイランド１０７ａ，１０８ａが対向配置されている。
尚、ＦＥＴチップ１０３ａ，１０３ｂは、その裏面に形成されたドレイン電極（図示せず）とアイランド１０７ａ，１０８ａとが導電的に面接着されて、それぞれ出力リード１０７ｂ，１０８ｂに電気的に接続されている。
そして、カソード電極パッドＫと共通リード１０６ｃとは、Ａｕワイヤ１０９によりボンディング接続されている。
また、アノード電極Ａ１，Ａ２とゲート電極パッドＧ１，Ｇ２とは、それぞれ、Ａｕワイヤ１１０ａ，１１０ｂによりボンディング接続されている。
また、第１，第２の接続点としての２個のＦＥＴチップ１０３ａ，１０３ｂのソース電極パッドＳ１，Ｓ２は、３本のＡｕワイヤ２１１ａ〜２１１ｃによりボンディング接続されている。
そして、３本のＡｕワイヤ２１１ａ〜２１１ｃのワイヤループ形状は、所謂、Ｍ字状となっており、ワイヤループのほぼ中央で第３の接続点としての共通リード１０６ｃの所定位置に導電性接着剤３１１ａ〜３１１ｃにより導電的に接続されている。
尚、ソース電極パッドＳ１，Ｓ２と共通リード１０６ｃとを３本のＡｕワイヤ２１１ａ〜２１１ｃで接続するのは、Ａｕワイヤの電気抵抗分を低減するためである。
すなわち、共通リード１０６ｃ上には、合計４個の接続点が設けられている。
ここで、４個の接続点のうち、３個は導電性接着剤３１１ａ〜３１１ｃによる接続点であり、キャピラリ（図示せず）によるボンディング点は1個だけである。尚、この例では、導電性接着剤がそれぞれ３個の接続点毎に分離塗布された構成で説明するが、３個の接続点をまとめて被覆するように一括塗布された構成であってもよい。
このため、キャピラリ（図示せず）で他のＡｕワイヤのボンディング点を踏みつけたりする心配がない上、接続点を互いに離間させる距離が少なくて済み、共通リード１０６ｃ（ボンディング領域）の幅Ｗ２は、従来のワイヤボンディング構造の幅Ｗ１に比べて狭くてよく、その分（Ｗ２−Ｗ１）、省スペース化が図れる。
即ち、パッケージサイズを同じとした場合、その分（幅Ｗ２−幅Ｗ１）だけ、ＦＥＴチップ１０３ａ，１０３ｂのセル数を増加させることができる。あるいは、ＦＥＴチップ１０３ａ，１０３ｂサイズ（セル数）を同じとした場合、パッケージサイズを小型化できる。
次に、このような半導体リレー２０１の製造方法を図３，４を用いて説明する。図３，４は製造方法を説明する模式図である。
先ず、図３（ａ）に示すように、アイランド１０６ａ，１０７ａ，１０８ａ上にそれぞれ受光チップ１０２、ＦＥＴチップ１０３ａ，１０３ｂを搭載した後、第３の接続点となる共通リード１０６ｃの所定位置に導電性接着剤３１１ａ〜３１１ｃをシリンジ（図示せず）またはスタンプ（図示せず）を用いて塗布する。尚、この例では、導電性接着剤をそれぞれ３個の接続点毎に分離塗布することで説明するが、３個の接続点をまとめて被覆するように一括塗布してもよい。
次に、図３（ｂ）に示すように、それぞれの半導体チップ１０２，１０３ａ，１０３ｂ間および共通リード１０６ｃ間をＡｕワイヤ１０９，１１０ａ，１１０ｂ，２１１ａ〜２１１ｃでボンディング接続する。
ここで、Ａｕワイヤ２１１ａ〜２１１ｃは、そのワイヤループがそれぞれ第３の接続点となる共通リード１０６ｃの所定位置の上方を通過するようにボンディング接続する。
次に、図４（ｃ）に示すように、Ａｕワイヤ２１１ａ〜２１１ｃの中間部を第３の接続点となる共通リード１０６ｃの所定位置に押し付けてワイヤループを変形させ、導電性接着剤３１１ａ〜３１１ｃと接触させる。
このとき、ワイヤループを変形させる方法としては、図９（ａ）に示すような、先端の尖った薄板状の押し付け治具４１１を上方から下降させて、Ａｕワイヤ２１１ａ〜２１１ｃを導電性接着剤３１１ａ〜３１１ｃと接触する高さまで変形させる。
ここで、この製造方法の変形例として、図９（ｂ）に示すように、押し付け治具４１１の先端に、予め、導電性接着剤３１１ａ〜３１１ｃを付着させ、その押し付け治具４１１の先端でＡｕワイヤ２１１ａ〜２１１ｃを第３の接続点となる共通リード１０６ｃの所定位置に押し付けるようにすると、ワイヤ成形工程と塗布工程とを同時に行えて好適である。
その後、導電性接着剤３１１ａ〜３１１ｃを硬化させて接続が完了する。
次に、他の製造方法を図５，６を用いて説明する。図５，６は製造方法を説明する模式図である。
先ず、図５（ａ）に示すように、アイランド１０６ａ，１０７ａ，１０８ａ上にそれぞれ受光チップ１０２、ＦＥＴチップ１０３ａ，１０３ｂを搭載した後、それぞれの半導体チップ１０２，１０３ａ，１０３ｂ間および共通リード１０６ｃ間をＡｕワイヤ１０９，１１０ａ，１１０ｂ，２１１ａ〜２１１ｃでボンディング接続する。
ここで、Ａｕワイヤ２１１ａ〜２１１ｃは、そのワイヤループがそれぞれ第３の接続点となる共通リード１０６ｃの所定位置の上方を通過するようにボンディング接続する。
次に、図５（ｂ）に示すように、Ａｕワイヤ２１１ａ〜２１１ｃの中間部を第３の接続点となる共通リード１０６ｃの所定位置に押し付けて、ワイヤループを変形させる。
このとき、ワイヤループを変形させる方法としては、図９（ａ）に示すような、先端の尖った薄板状の押し付け治具４１１を上方から下降させて、Ａｕワイヤ２１１ａ〜２１１ｃを変形させる。
次に、図６（ｃ）に示すように、第３の接続点となる共通リード１０６ｃの所定位置に導電性接着剤３１１ａ〜３１１ｃをシリンジ（図示せず）またはスタンプ（図示せず）を用いて塗布する。尚、この例では、導電性接着剤をそれぞれ３個の接続点毎に分離塗布することで説明するが、３個の接続点をまとめて被覆するように一括塗布してもよい。
ここで、この製造方法の変形例として、図９（ｂ）に示すように、押し付け治具４１１の先端に、予め、導電性接着剤３１１ａ〜３１１ｃを付着させ、その押し付け治具４１１の先端でＡｕワイヤ２１１ａ〜２１１ｃを第３の接続点となる共通リード１０６ｃの所定位置に押し付けるようにすると、ワイヤ成形工程と塗布工程とを同時に行えて好適である。
その後、導電性接着剤３１１ａ〜３１１ｃを硬化させて接続が完了する。
尚、上記では、３本のＡｕワイヤ２１１ａ〜２１１ｃが、平行配線された構成で説明したが、第２の実施例として、図２に示すように、交差配線された構成であってもよい。この構成では、共通リード１０６ｃ上の接続点数をさらに低減できる。
次に、このような第２の実施例の製造方法を図７，８を用いて説明する。図７，８は製造方法を説明する模式図である。
先ず、図７（ａ）に示すように、アイランド１０６ａ，１０７ａ，１０８ａ上にそれぞれ受光チップ１０２、ＦＥＴチップ１０３ａ，１０３ｂを搭載した後、第３の接続点となる共通リード１０６ｃの所定位置に導電性接着剤３１１ｂをシリンジ（図示せず）またはスタンプ（図示せず）を用いて塗布する。
次に、図７（ｂ）に示すように、それぞれの半導体チップ１０２，１０３ａ，１０３ｂ間および共通リード１０６ｃ間をＡｕワイヤ１０９，１１０ａ，１１０ｂ，２１１ａ〜２１１ｃでボンディング接続する。
ここで、Ａｕワイヤ２１１ａ〜２１１ｃは、それらのワイヤループが第３の接続点となる共通リード１０６ｃの所定位置の上方で立体交差するように、異なるループ高さでボンディング接続する。
次に、図８（ｃ）に示すように、Ａｕワイヤ２１１ａ〜２１１ｃの中間部（立体交差部）を第３の接続点となる共通リード１０６ｃの所定位置に押し付けてワイヤループを変形させ、導電性接着剤３１１ｂと接触させる。
このとき、ワイヤループを変形させる方法としては、図９（ａ）に示すような、先端の尖った薄板状の押し付け治具４１１を上方から下降させて、Ａｕワイヤ２１１ａ〜２１１ｃを導電性接着剤３１１ｂと接触する高さまで変形させる。
ここで、この製造方法の変形例として、図９（ｃ）に示すように、押し付け治具４１１の先端に、予め、導電性接着剤３１１ｂを付着させ、その押し付け治具４１１の先端でＡｕワイヤ２１１ａ〜２１１ｃを第３の接続点となる共通リード１０６ｃの所定位置に押し付けるようにすると、ワイヤ成形工程と塗布工程とを同時に行えて好適である。
その後、導電性接着剤３１１ｂを硬化させて接続が完了する。
尚、上記では、導電性接着剤３１１ｂの塗布後、ワイヤ成形する順で説明したが、ワイヤ成形後、導電性接着剤３１１ｂを塗布する順であっても構わない。
このような製造方法によると、共通リード１０６ｃ上に多数のボンディング点を設ける必要がないため、共通リード１０６ｃ（ボンディング領域）の省スペース化が図れる。
本発明は、ボンディング領域の省スペース化が図れる、ワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法に適用できる。
本発明のワイヤボンディング構造を備えた半導体リレーの要部の模式図 本発明の他のワイヤボンディング構造を備えた半導体リレーの要部の模式図 本発明のワイヤボンディング構造を備えた半導体リレーの製造方法を説明する模式図 本発明のワイヤボンディング構造を備えた半導体リレーの製造方法を説明する模式図 本発明のワイヤボンディング構造を備えた半導体リレーの他の製造方法を説明する模式図 本発明のワイヤボンディング構造を備えた半導体リレーの他の製造方法を説明する模式図 本発明の他のワイヤボンディング構造を備えた半導体リレーの製造方法を説明する模式図 本発明の他のワイヤボンディング構造を備えた半導体リレーの製造方法を説明する模式図 押し付け治具を用いた製造方法を説明する斜視図 半導体リレーの回路図 従来のワイヤボンディング構造を備えた半導体リレーの要部の模式図
符号の説明
１７ ＬＥＤ
１６ａ，１６ｂ ＬＥＤ１７の入力端子
１８ フォトダイオードアレイ
２０ 放電回路
２１ａ，２１ｂ 放電回路２０の出力端子
２２，２３ ＭＯＳＦＥＴ
２４ａ，２４ｂ 半導体リレーの出力端子
１０１ 従来の半導体リレー
１０２ 受光チップ
１０３ａ，１０３ｂ ＭＯＳＦＥＴチップ
１０６ａ 受光チップ１０２を搭載したアイランド
１０６ｂ，１０６ｃ アイランド１０６ａに延設されたボンディング領域としての共通リード
１０７ａ ＦＥＴチップ１０３ａを搭載したアイランド
１０７ｂ アイランド１０７ａに延設された出力リード
１０８ａ ＦＥＴチップ１０３ｂを搭載したアイランド
１０８ｂ アイランド１０８ａに延設された出力リード
１０９ カソード電極パッドＫと共通リード１０６ｂとを接続するＡｕワイヤ
１１０ａ，１１０ｂ アノード電極パッドＡ１，Ａ２とゲート電極パッドＧ１，Ｇ２とを接続するＡｕワイヤ
１１１ａ〜１１１ｃ ソース電極パッドＳ１と共通リード１０６ｂとを接続するＡｕワイヤ
１１１ｄ〜１１１ｆ ソース電極パッドＳ２と共通リード１０６ｂとを接続するＡｕワイヤ
２０１ 本発明の半導体リレー
２１１ａ，２１１ｂ，２１１ｃ ソース電極パッドＳ１とソース電極パッドＳ２とを接続するＡｕワイヤ
３１１ａ，３１１ｂ，３１１ｃ 導電性接着剤
４１１ 押し付け治具
Ａ１，Ａ２ 受光チップ１０２表面に形成されたアノード電極パッド
Ｇ１，Ｇ２ ＦＥＴチップ１０３ａ，１０３ｂ表面に形成されたゲート電極パッド
Ｋ 受光チップ１０２表面に形成されたカソード電極パッド
Ｓ１，Ｓ２ ＦＥＴチップ１０３ａ，１０３ｂ表面に形成されたソース電極パッド
Ｗ１ 共通リード１０６ｂの幅寸法
Ｗ２ 共通リード１０６ｃの幅寸法

Claims (15)

  1. 両端を第１，第２の接続点にボンディング接続されたワイヤの中間部が第３の接続点に導電性接着剤を用いて接続されたワイヤボンディング構造。
  2. 前記第１の接続点は第１の半導体チップの電極パッドであり、前記第２の接続点は第２の半導体チップの電極パッドであり、前記第３の接続点は前記第１，第２の半導体チップと電気的に接続されたリードである請求項１に記載のワイヤボンディング構造
  3. 前記ワイヤが、複数本、平行配線された請求項１または２に記載のワイヤボンディング構造。
  4. 前記ワイヤが、複数本、交差配線された請求項１または２に記載のワイヤボンディング構造。
  5. 前記ワイヤは、Ａｕワイヤである請求項１から４のいずれかに記載のワイヤボンディング構造。
  6. 請求項１から５のいずれかに記載のワイヤボンディング構造の製造方法であって、
    前記第３の接続点となる部分に導電性接着剤を塗布する塗布工程と、
    次に、前記第１，第２の接続点間のワイヤループが前記第３の接続点となる部分の上方を通過するようにワイヤボンディングするボンディング工程と、
    次に、前記ワイヤの中間部を前記第３の接続点となる部分に押し付けて、前記ワイヤループを変形させ、前記導電性接着剤と接触させるワイヤ成形工程と、
    次に、前記導電性接着剤を硬化させる硬化工程とを含むワイヤボンディング構造の製造方法。
  7. 請求項１から５のいずれかに記載のワイヤボンディング構造の製造方法であって、
    前記第１，第２の接続点間のワイヤループが、前記第３の接続点となる部分の上方を通過するようにワイヤボンディングするボンディング工程と、
    次に、前記ワイヤの中間部を前記第３の接続点となる部分に押し付けて、前記ワイヤループを変形させるワイヤ成形工程と、
    次に、前記第３の接続点となる部分に導電性接着剤を塗布する塗布工程と、
    次に、前記導電性接着剤を硬化させる硬化工程とを含むワイヤボンディング構造の製造方法。
  8. 先端の尖った薄板状の押し付け治具の先端に、予め、導電性接着剤を付着させ、その先端で前記ボンディング工程後のワイヤを前記第３の接続点となる部分に押し付けて、前記ワイヤ成形工程と前記塗布工程とを同時に行う請求項６または７に記載のワイヤボンディング構造の製造方法。
  9. 入力信号に応じて光信号を発光する発光チップと、
    前記発光チップが発光する光信号を受光して光起電力を発生する受光チップと、
    前記受光チップが発生する光起電力をゲートとソース間に印加し、ドレインとソース間の導通／非導通を切り換える、ゲートとソースとがそれぞれ共通接続された２個の出力用のＦＥＴチップとを有し、
    前記２個のＦＥＴチップをそれぞれ搭載した２個のアイランドは、前記受光チップを搭載すると共に前記受光チップと電気的に接続されたアイランドに延設されたボンディング領域としての共通リードを挟んで両側に対向配置され、ワイヤの両端が第１，第２の接続点としての前記２個のＦＥＴチップのそれぞれのソース電極パッドにボンディング接続され、前記ワイヤの中間部が第３の接続点としての前記共通リードに導電性接着剤を用いて接続された半導体リレー。
  10. 前記ワイヤが、複数本、平行配線された請求項９に記載の半導体リレー。
  11. 前記ワイヤが、複数本、交差配線された請求項９に記載の半導体リレー。
  12. 前記ワイヤは、Ａｕワイヤである請求項９から１１のいずれかに記載の半導体リレー。
  13. 請求項９から１２のいずれかに記載の半導体リレーの製造方法であって、
    前記第３の接続点となる前記共通リードの所定位置に導電性接着剤を塗布する塗布工程と、
    次に、前記第１，第２の接続点としての前記２個のＦＥＴチップのそれぞれのソース電極パッド間のワイヤループが前記第３の接続点となる前記共通リードの所定位置の上方を通過するようにワイヤボンディング接続するボンディング工程と、
    次に、前記ワイヤの中間部を前記第３の接続点となる前記共通リードの所定位置に押し付けて、前記ワイヤループを変形させ、前記導電性接着剤と接触させるワイヤ成形工程と、
    次に、前記導電性接着剤を硬化させる硬化工程とを含む半導体リレーの製造方法。
  14. 請求項９から１２のいずれかに記載の半導体リレーの製造方法であって、
    前記第１，第２の接続点としての前記２個のＦＥＴチップのそれぞれのソース電極パッド間のワイヤループが前記第３の接続点となる前記共通リードの所定位置の上方を通過するようにワイヤボンディング接続するボンディング工程と、
    次に、前記ワイヤの中間部を前記第３の接続点となる前記共通リードの所定位置に押し付けて、前記ワイヤループを変形させるワイヤ成形工程と、
    次に、前記第３の接続点となる前記共通リードの所定位置に導電性接着剤を塗布する塗布工程と、
    次に、前記導電性接着剤を硬化させる硬化工程とを含む半導体リレーの製造方法。
  15. 先端の尖った薄板状の押し付け治具の先端に、予め、導電性接着剤を付着させ、その押し付け治具の先端で前記ボンディング工程後のワイヤを前記第３の接続点となる前記共通リードの所定位置に押し付けて、前記ワイヤ成形工程と前記塗布工程とを同時に行う請求項１３または１４に記載の半導体リレーの製造方法。
JP2006142880A 2006-05-23 2006-05-23 ワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法 Withdrawn JP2007317718A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006142880A JP2007317718A (ja) 2006-05-23 2006-05-23 ワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006142880A JP2007317718A (ja) 2006-05-23 2006-05-23 ワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007317718A true JP2007317718A (ja) 2007-12-06

Family

ID=38851356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006142880A Withdrawn JP2007317718A (ja) 2006-05-23 2006-05-23 ワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007317718A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682657A (zh) * 2018-07-12 2018-10-19 无锡市宏湖微电子有限公司 一种大功率固态继电器封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682657A (zh) * 2018-07-12 2018-10-19 无锡市宏湖微电子有限公司 一种大功率固态继电器封装结构
CN108682657B (zh) * 2018-07-12 2024-04-09 无锡市宏湖微电子有限公司 一种大功率固态继电器封装结构

Similar Documents

Publication Publication Date Title
US7449778B2 (en) Power semiconductor module as H-bridge circuit and method for producing the same
US8466561B2 (en) Semiconductor module with a power semiconductor chip and a passive component and method for producing the same
KR100849015B1 (ko) 반도체 장치
US9252088B2 (en) Semiconductor device and method of manufacturing the same
US7880288B2 (en) Semiconductor module with semiconductor chips and method for producing it
US9806029B2 (en) Transistor arrangement with semiconductor chips between two substrates
US6144093A (en) Commonly housed diverse semiconductor die with reduced inductance
CN100442504C (zh) 多芯片模块半导体器件
US7821128B2 (en) Power semiconductor device having lines within a housing
CN111933616B (zh) 半导体装置
JP4973359B2 (ja) 半導体装置
KR20080063142A (ko) 쌍방향 스위치 모듈
KR20050077759A (ko) 반도체장치
KR20150022742A (ko) 반도체 장치
CN110226226B (zh) 由层叠的两个串联连接的芯片形成的集成电路
US9620475B2 (en) Array based fabrication of power semiconductor package with integrated heat spreader
JP2007329427A (ja) 半導体装置
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
JP4061551B2 (ja) 半導体装置
CN111403542B (zh) 光耦合装置及其安装部件
KR101856933B1 (ko) 전력 모듈
JP2007317718A (ja) ワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法
JP2002203957A (ja) トランジスタ
JP4449724B2 (ja) 半導体モジュール
US6388319B1 (en) Three commonly housed diverse semiconductor dice

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090416

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100305