JP2002203957A - トランジスタ - Google Patents

トランジスタ

Info

Publication number
JP2002203957A
JP2002203957A JP2000402907A JP2000402907A JP2002203957A JP 2002203957 A JP2002203957 A JP 2002203957A JP 2000402907 A JP2000402907 A JP 2000402907A JP 2000402907 A JP2000402907 A JP 2000402907A JP 2002203957 A JP2002203957 A JP 2002203957A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
emitter
transistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000402907A
Other languages
English (en)
Inventor
Takahiko Konishi
孝彦 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000402907A priority Critical patent/JP2002203957A/ja
Priority to US10/026,529 priority patent/US6476495B2/en
Publication of JP2002203957A publication Critical patent/JP2002203957A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 電極配線や外部リードとの接続部における抵
抗を減らし、低い動作電圧で大電流が得られるトランジ
スタを提供する。 【解決手段】 平面形状で長方形の半導体基板にトラン
ジスタ構成単位のセルが多数配置され、表面側に、エミ
ッタに接続されるエミッタ電極１とベースに接続される
ベース電極２とが形成されると共に、エミッタ電極１お
よびベース電極２の電極パッド１ａ、２ａが、長方形状
の相対向する長辺側にそれぞれ設けられ、半導体チップ
１０の裏面側にコレクタと接続されるコレクタ電極３が
設けられることにより半導体チップ１０が形成されてい
る。この半導体チップ１０が第３のリード６先端部の長
方形状アイランド６ａ上にボンディングされ、第１およ
び第２のリード４、５がエミッタ電極パッド１ａおよび
ベース電極パッド２ａに直接接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタ、ＭＯＳトランジスタ、ＩＧＢＴなどのトランジ
スタに関する。さらに詳しくは、半導体チップに形成さ
れる配線やリードの直列抵抗をできるだけ小さくし、低
い電圧で大電流が得られるトランジスタに関する。
【０００２】
【従来の技術】バイポーラトランジスタは、エミッタの
面積およびその周囲長によりコレクタ電流が定まるた
め、大電流化のためには、できるだけエミッタ領域をベ
ース領域中に分散して形成することが好ましい。そのた
め、ストライプエミッタ構造、マルチエミッタ構造、マ
ルチベース構造などのトランジスタ構成単位のセルが多
数個分散して形成され、それぞれのセルに接続されるよ
うにエミッタ電極１およびベース電極２が形成され、図
３（ａ）および（ｂ）にパッケージを除去した状態の斜
視説明図が示されるように、それぞれの電極１、２をク
シ歯状に形成し、それぞれが噛み合うように形成され
る。
【０００３】また、ＭＯＳトランジスタにおいても、大
電流用としては、縦型ＭＯＳＦＥＴや２重拡散ＭＯＳＦ
ＥＴが知られており、いずれもセル領域となるボディ領
域がマトリクス状に形成され、その各ボディ領域内に形
成されるソース領域と接続されるようにソース電極が形
成され、ソース電極パッドとゲート電極パッドとが半導
体チップ表面に形成される。なお、ＭＯＳＦＥＴの場
合、各セルのゲート電極およびそれらを接続するゲート
配線は、ポリシリコンで形成され、Ａｌなどの金属膜か
らなるソース配線とは異なる層で形成されるが、ゲート
フィンガーとして部分的に金属配線で接続される場合も
ある。
【０００４】この種の半導体チップにおいて、電流特性
を大きくするには、パッケージ内に搭載する最大の面積
にする必要がある。また、そのパッケージは、たとえば
ＳＣ−５９（商品名）のように、そのモールド部が長方
形状であるため、半導体チップも平面形状が長方形状に
形成される。そして、図３（ａ）に示されるように、エ
ミッタ電極１およびベース電極２は、クシ歯が長方形の
短辺に沿って延びるように形成され、それぞれの電極パ
ッド１ａ、２ａは長辺側のほぼ中央部に形成される。そ
して、長方形状のダイパッド６ａ上に半導体チップ１０
がダイボンディングされることにより、半導体チップ１
０の裏面に形成されるコレクタ電極３が第３のリード６
と電気的に接続される。そして、エミッタ電極パッド１
ａと第１のリード４、ベース電極パッド２ａと第２のリ
ード５との間が金線などのワイヤ７により接続され、そ
の周囲が一点鎖線で示されるモールド樹脂８により被覆
されている。
【０００５】この構造では、半導体チップの中央部の電
極パッドと両端部に設けられるリードとの間がワイヤに
より接続されているため、ワイヤの長さＬ１が長くな
り、その抵抗成分が影響して、コレクタ・エミッタ間電
圧が高くなるという問題がある。
【０００６】一方、図３（ｂ）に示されるように、半導
体チップ１０上の電極パターンを、長方形状の半導体チ
ップ１０の長辺方向にクシ歯が延びるように形成する
と、それぞれの電極パッド１ａ、２ｂが第１および第２
のリード４、５の近くになり、短いワイヤ７で接続する
ことができる。しかし、このような構造にすると、半導
体チップ上の配線パターンの長さＬ２が長くなり、金属
膜配線といえども薄い膜で、大電流になるとその抵抗を
無視することができなくなる。また、ＭＯＳＦＥＴでゲ
ート電極をポリシリコン膜で接続する場合には、電極パ
ッドから遠い位置にあるセルへの信号伝達速度が遅くな
るという問題がある。
【０００７】
【発明が解決しようとする課題】前述のように、半導体
チップ内にトランジスタを構成するセルが多数個形成さ
れ、それぞれのセルに接続するように電極配線が形成さ
れる大電流用トランジスタでは、その電極パッドの位置
や外部リードとの接続のためのワイヤによる抵抗がトラ
ンジスタの特性に大きく影響し、低い動作電圧で充分な
大電流が得られなくなるという問題がある。
【０００８】また、半導体チップ上の電極配線による抵
抗を下げるため、配線を２層にすることにより、配線面
積を増やすことができ、その抵抗を下げることができる
が、２層配線にすると、半導体チップの製造工程が増
え、製造コストが上昇するという問題がある。
【０００９】本発明は、このような問題を解決するため
になされたもので、電極配線や外部リードとの接続部に
おける抵抗を減らし、低い動作電圧で大電流が得られる
トランジスタを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明によるトランジス
タは、平面形状が長方形の半導体基板にトランジスタ構
成単位のセルが多数配置され、表面側に、エミッタもし
くはソースに接続される第１の電極とベースもしくはゲ
ートに接続される第２の電極とが形成されると共に、第
１および第２の電極の電極パッドが、前記長方形状の相
対向する長辺側にそれぞれ設けられ、前記半導体チップ
の裏面側にコレクタもしくはドレインと接続される第３
の電極が形成される半導体チップと、前記半導体チップ
がダイボンディングされる長方形状のアイランドを有
し、該アイランドの長辺側から該長辺に直角方向に導出
される第３のリードと、前記第１および第２の電極の電
極パッドに直接接続される第１および第２のリードと、
前記半導体チップの周囲を被覆する樹脂パッケージとか
らなっている。ここにトランジスタ構成単位のセルに
は、ストライプ状のものも含む意味である。
【００１１】この構造にすることによって、半導体チッ
プに形成される電極配線は、長方形状の短辺に沿って延
びる短い配線であり、半導体チップの端の方にあるセル
でも、それほど抵抗値が増大することがなく、また、電
極パッドが半導体チップの中央部にあり、第１および第
２のリードとの距離は比較的離れているが、ワイヤを介
さないで、第１および第２のリードが直接電極パッドに
接続されているため、第１および第２のリードは充分に
太くて抵抗も小さく、全然駆動電圧の増大を来さない。
【００１２】前記第１および第２のリードが、前記長方
形状アイランドの端部側で、前記第３のリードと平行方
向に、該第３のリードと反対側から前記半導体チップの
方向に延びると共に、その先端部が前記半導体チップの
中心側に曲げられたＬ字形状をなし、該Ｌ字形状に折り
曲げられた前記第１および第２のリードの先端部が、相
互に平行で、かつ、それぞれ前記第１および第２の電極
の電極パッド上にくるように、前記第１および第２のリ
ードが形成されることにより、特性により半導体チップ
の大きなものや小さなものを数種類のシリーズとして製
品化する場合でも、長方形状の短辺方向の長さを一定に
し、長辺方向の長さを変えて半導体チップを作製すれ
ば、リードフレームは同じもので、半導体チップを代え
るだけで、同様の製造工程で組み立てることができる。
【００１３】前記第１および第２の電極が、バイポーラ
トランジスタのエミッタおよびベースにそれぞれ接続さ
れるエミッタ電極およびベース電極であり、該エミッタ
電極およびベース電極がそれぞれクシ歯型で、クシ歯が
噛み合うように金属膜により形成される構造であれば、
とくに効果的である。
【００１４】
【発明の実施の形態】つぎに、本発明によるトランジス
タについて、図面を参照しながら説明をする。本発明に
よるトランジスタは、その一実施形態のパッケージを除
去した状態の平面説明図およびパッケージをつけた状態
の断面説明図が図１に示されるように、半導体チップ１
０が、平面形状で長方形の半導体基板にトランジスタ構
成単位のセルが多数配置され、表面側に、エミッタもし
くはソースに接続される第１の電極（エミッタ電極１）
とベースもしくはゲートに接続される第２の電極（ベー
ス電極２）とが形成されると共に、エミッタ電極１およ
びベース電極２の電極パッド１ａ、２ａが、長方形状の
相対向する長辺側にそれぞれ設けられ、半導体チップ１
０の裏面側にコレクタもしくはドレインと接続される第
３の電極（コレクタ電極３）が設けられることにより形
成されている。
【００１５】また、リード側は、半導体チップ１０がダ
イボンディングされる長方形状のアイランド６ａを有
し、そのアイランド６ａの長辺側から長辺に直角方向に
第３のリード６が導出されている。そして、第１および
第２のリード４、５がエミッタ電極パッド１ａおよびベ
ース電極パッド２ａに直接接続されている。この半導体
チップ１０の周囲が樹脂パッケージ８により被覆されて
いる。
【００１６】半導体チップ１０は、たとえば図２に示さ
れるように、たとえばｎ+形半導体基板１１上にエピタ
キシャル成長されたｎ形半導体層１２の表面側から、ボ
ロンなどのｐ形不純物が拡散されてｐ形ベース領域１３
が形成され、そのベース領域１３内にストライプ状にｎ
形エミッタ領域１４が一定間隙で形成されることによ
り、ストライプエミッタ構造のトランジスタが形成され
ている。そして、この表面に設けられる図示しない絶縁
膜のコンタクト孔を介して、このストライプ方向に延び
るエミッタ領域１４およびその間のベース領域１３のそ
れぞれにコンタクトさせて前述のエミッタ電極１および
ベース電極２（図１参照）がそれぞれクシ歯状に、か
つ、クシ歯が噛み合うように形成される。そして、半導
体基板１１の裏面にコレクタ電極３が全面に形成され
る。この半導体チップ１０は、前述のように平面形状が
長方形に形成され、たとえばコレクタ電流が６Ａ程度の
増幅用バイポーラトランジスタで、縦×横が０.８ｍｍ
×２ｍｍ程度に形成される。
【００１７】このストライプ状エミッタ領域１４が、前
述のように平面形状が長方形の半導体基板の短辺に沿っ
た方向に延び、長辺方向に何本も並んで形成されること
により、図１（ａ）に示されるように、エミッタ電極１
およびベース電極２はそれぞれが短く、横方向に何列に
も並んでその一端部側で連結され、その中央部にエミッ
タ電極パッド１ａおよびベース電極パッド２ａがそれぞ
れ長辺の相対向する側に形成されている。
【００１８】エミッタ電極パッド１ａおよびベース電極
パッド２ａはそれぞれ長辺の中間部に形成されている
が、中間部に形成されておればチップ内の各セルに電極
パッドからの距離が極端にアンバランスにならず、抵抗
の増大を招かないため好ましいが、長辺の端部側に形成
されていても、各ストライプ状電極を連結する連結部を
幅広に形成することにより、抵抗成分は殆ど増加するこ
とはない。また、図２に示される構造は、ストライプエ
ミッタ構造の例であったが、エミッタ領域がマトリクス
状に設けられるマルチエミッタ構造や、エミッタ領域内
にベース領域がマトリクス状に露出するマルチベース構
造のトランジスタでも、同様にクシ歯状に電極を形成す
ることにより同様の構造になる。
【００１９】第１および第２のリード４、５は、半導体
チップ１０の長辺程度の間隔でフレームに形成されると
共に、その先端部側がリードの延びる方向と直角方向で
相互に向い合う方向に折り曲げられ、それぞれＬ字型に
形成されている。すなわち、半導体チップ１０の両端部
側から中心側に向うように折り曲げられ、しかもその折
り曲げ部が、前述の半導体チップ１０と組み立てる際
に、エミッタ電極パッド１ａおよびベース電極パッド２
ａの位置にそれぞれ一致するように少しずらせて平行に
なるように折り曲げられている。
【００２０】第３のリード６は、その先端部に前述の半
導体チップ１０をボンディングするためのダイパッド６
ａが形成されている。このダイパッド６ａの形状は、モ
ールドパッケージに合せて最大面積の半導体チップが搭
載できるような形状にされるが、たとえばＳＣ−５９
（商品名）のパッケージでは、モールド部が長方形状で
あるため、ダイパッド６ａも長方形状に形成されてい
る。そして、その中央部から第３のリードが延びてお
り、リードフレームの状態ではその先端部がサイドレー
ルに複数個分繋がれてフレーム状になっている。この第
３のリード６と前述の第１および第２のリード４、５を
１枚のリードフレームとすることもできる。
【００２１】この第３のリード６先端部のダイパッド６
ａに、半導体チップ１０を導電性ペーストによりボンデ
ィングし、その後、第１および第２のリード４、５を半
導体チップ１０のエミッタ電極パッド１ａおよびベース
電極パッド２ａと導電性接着剤、または電極パッド上に
形成されたハンダバンプなどを介して接続される。この
半導体チップ１０およびそのボンディング部がエポキシ
樹脂などによりモールドされてパッケージ８が形成され
ることにより、本発明によるトランジスタが形成されて
いる。
【００２２】本発明のトランジスタによれば、半導体チ
ップの電極パターンは、その配線が半導体チップの短い
方向に形成されているため、長くなって先端側のセルへ
の抵抗が増大するということがなく、また、その電極配
線をまとめた電極パッドと外部に導出されるリードとの
接続は、ワイヤなどを介さず、そのリードが直接電極パ
ッドに接続されているため、その間での抵抗も問題にな
らず、結局外部に導出されるリードからトランジスタの
各セルに至る抵抗を大幅に減少させることができる。そ
の結果、バイポーラトランジスタのコレクタ・エミッタ
間飽和電圧を下げることができ、低い駆動電圧で大電流
を得ることができる。
【００２３】さらに、第１および第２のリードの先端部
側が直角方向に折り曲げられるＬ字型に形成されること
により、動作電流に応じて半導体チップを大きくした
り、小さくする場合でも、Ｌ字型に曲げられた先端部側
のどこかで接続することができ、共通のリードフレーム
により、第１および第２の電極パッドとの接続を確実に
行うことができる。
【００２４】前述の例では、バイポーラトランジスタの
例で、エミッタ電極とベース電極とがクシ歯状に噛み合
う構造のトランジスタであったが、たとえばＭＯＳＦＥ
Ｔのように、マトリクス状セルのソース電極が半導体チ
ップ表面に広範囲に形成され、ゲート電極パッドとソー
ス電極パッドとが半導体チップの長辺側に形成される場
合でも、また、ＩＧＢＴや接合型ＦＥＴのようなトラン
ジスタでも同様に本発明による第１および第２のリード
をソース電極パッドおよびゲート電極パッドに接続させ
ることにより、直列抵抗が小さく、大電流を得ることが
できる。
【００２５】
【発明の効果】本発明によれば、半導体チップの電極パ
ッドからチップの端にあるセルまでの電極配線が短くな
るように形成されると共に、電極パッドと外部に導出さ
れるリードとの接続がワイヤレスで行われているため、
配線抵抗を非常に小さくすることができ、低い動作電圧
で大きな電流のトランジスタが得られる。
【００２６】また、トランジスタの表面に接続するリー
ドがＬ字型に折り曲げられているため、半導体チップの
長さを変えた大小のチップに対しても、同じリードフレ
ームを使用することができ、汎用性が増大する。
【図面の簡単な説明】
【図１】本発明によるトランジスタの一実施形態を説明
する図である。
【図２】図１に示されるトランジスタの半導体構造の一
例を示す説明図である。
【図３】従来のトランジスタの配線パターンおよび外部
リードとの接続構造の例を示す図である。
【符号の説明】
１ エミッタ電極 １ａ 電極パッド ２ ベース電極 ２ａ 電極パッド ３ コレクタ電極 ４ 第１のリード ５ 第２のリード ６ 第３のリード １０ 半導体チップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 平面形状が長方形の半導体基板にトラン
    ジスタ構成単位のセルが多数配置され、表面側に、エミ
    ッタもしくはソースに接続される第１の電極とベースも
    しくはゲートに接続される第２の電極とが形成されると
    共に、第１および第２の電極の電極パッドが、前記長方
    形状の相対向する長辺側にそれぞれ設けられ、前記半導
    体チップの裏面側にコレクタもしくはドレインと接続さ
    れる第３の電極が形成される半導体チップと、前記半導
    体チップがダイボンディングされる長方形状のアイラン
    ドを有し、該アイランドの長辺側から該長辺に直角方向
    に導出される第３のリードと、前記第１および第２の電
    極の電極パッドに直接接続される第１および第２のリー
    ドと、前記半導体チップの周囲を被覆する樹脂パッケー
    ジとからなるトランジスタ。
  2. 【請求項２】 前記第１および第２のリードが、前記長
    方形状アイランドの端部側で、前記第３のリードと平行
    方向に、該第３のリードと反対側から前記半導体チップ
    の方向に延びると共に、その先端部が前記半導体チップ
    の中心側に曲げられたＬ字形状をなし、該Ｌ字形状に折
    り曲げられた前記第１および第２のリードの先端部が、
    相互に平行で、かつ、それぞれ前記第１および第２の電
    極の電極パッド上にくるように、前記第１および第２の
    リードが形成されてなる請求項１記載のトランジスタ。
  3. 【請求項３】 前記第１および第２の電極が、バイポー
    ラトランジスタのエミッタおよびベースにそれぞれ接続
    されるエミッタ電極およびベース電極であり、該エミッ
    タ電極およびベース電極がそれぞれクシ歯型で、クシ歯
    が噛み合うように金属膜により形成されてなる請求項１
    または２記載のトランジスタ。
JP2000402907A 2000-12-28 2000-12-28 トランジスタ Pending JP2002203957A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000402907A JP2002203957A (ja) 2000-12-28 2000-12-28 トランジスタ
US10/026,529 US6476495B2 (en) 2000-12-28 2001-12-27 Transistor which can minimize the DC resistance of the wiring and lead formed on a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000402907A JP2002203957A (ja) 2000-12-28 2000-12-28 トランジスタ

Publications (1)

Publication Number Publication Date
JP2002203957A true JP2002203957A (ja) 2002-07-19

Family

ID=18867115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000402907A Pending JP2002203957A (ja) 2000-12-28 2000-12-28 トランジスタ

Country Status (2)

Country Link
US (1) US6476495B2 (ja)
JP (1) JP2002203957A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040024675A (ko) * 2002-09-16 2004-03-22 주식회사 만도 전동기 구동용 파워모듈
JP2008177588A (ja) * 2008-02-12 2008-07-31 Renesas Technology Corp 半導体装置
JP2012216858A (ja) * 2012-06-15 2012-11-08 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US9111920B2 (en) 2011-03-09 2015-08-18 Panasonic Intellectual Property Co., Ltd. Semiconductor device
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US7772681B2 (en) 2005-06-30 2010-08-10 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
WO2008045877A2 (en) * 2006-10-10 2008-04-17 St. Jude Medical, Atrial Fibrillation Division, Inc. Electrode tip and ablation system
US7973393B2 (en) 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3788500T2 (de) * 1986-10-31 1994-04-28 Nippon Denso Co Bipolarer Halbleitertransistor.
US5414296A (en) * 1992-12-22 1995-05-09 Spectrian, Inc. Venetian blind cell layout for RF power transistor
JPH0745671A (ja) * 1993-08-03 1995-02-14 Nec Yamagata Ltd 半導体装置
KR100471520B1 (ko) * 1996-07-03 2005-04-14 코닌클리케 필립스 일렉트로닉스 엔.브이. 반도체디바이스
TW436866B (en) * 2000-01-06 2001-05-28 United Microelectronics Corp Mixed mode device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040024675A (ko) * 2002-09-16 2004-03-22 주식회사 만도 전동기 구동용 파워모듈
JP2008177588A (ja) * 2008-02-12 2008-07-31 Renesas Technology Corp 半導体装置
JP4746061B2 (ja) * 2008-02-12 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US9111920B2 (en) 2011-03-09 2015-08-18 Panasonic Intellectual Property Co., Ltd. Semiconductor device
JP2012216858A (ja) * 2012-06-15 2012-11-08 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20020084511A1 (en) 2002-07-04
US6476495B2 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
JP4244318B2 (ja) 半導体装置
JP4646284B2 (ja) 単一表面上のバンプコンタクトを有する垂直伝導フリップチップ半導体デバイス
US6812554B2 (en) Semiconductor device and a method of manufacturing the same
JP4248953B2 (ja) 半導体装置およびその製造方法
US7763967B2 (en) Semiconductor device with surface mounting terminals
US7274092B2 (en) Semiconductor component and method of assembling the same
JP3675603B2 (ja) 半導体装置
US6573119B1 (en) Semiconductor device and method of manufacture thereof
JP2002203957A (ja) トランジスタ
JP2004516654A (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージおよびリードフレーム
JP2987088B2 (ja) Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体
JP3895884B2 (ja) 半導体装置
JP3500015B2 (ja) 半導体装置及びその製造方法
JP3877402B2 (ja) 半導体装置の製造方法
JP3375560B2 (ja) 半導体装置
JP3639390B2 (ja) 半導体装置
JPH11111750A (ja) 半導体装置
JP3500016B2 (ja) 半導体装置及びその製造方法
JP4017625B2 (ja) 半導体装置の製造方法
CN109994445B (zh) 半导体元件和半导体装置
JP2002016253A (ja) 半導体装置
JPS62152135A (ja) 半導体装置
JP2005159238A (ja) 半導体装置
CN114175247A (zh) 半导体电路装置
JP2000277563A (ja) 半導体装置