JPH0745671A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0745671A
JPH0745671A JP5191506A JP19150693A JPH0745671A JP H0745671 A JPH0745671 A JP H0745671A JP 5191506 A JP5191506 A JP 5191506A JP 19150693 A JP19150693 A JP 19150693A JP H0745671 A JPH0745671 A JP H0745671A
Authority
JP
Japan
Prior art keywords
electrode
view
nitride film
bonding pad
sectional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5191506A
Other languages
English (en)
Inventor
Junichi Matsuki
純一 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP5191506A priority Critical patent/JPH0745671A/ja
Priority to US08/285,554 priority patent/US5539243A/en
Publication of JPH0745671A publication Critical patent/JPH0745671A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

(57)【要約】 【目的】ボンディングパッド電極下部に、空隙部を設け
ることにより、寄生容量の低減を図り、高周波用トラン
ジスタの高周波特性を向上させる。 【構成】ボンディングパッド第２電極５下部に、升目状
に、縦１μｍ，横１μｍ，深さ０．７５μｍ程度の空隙
部７を設けることで、空隙部７上部のボンディングパッ
ド第２電極５の寄生容量を３分の２程度に低減でき、高
周波用トランジスタの高周波特性を向上することができ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
超高周波用トランジスタに関する。
【０００２】
【従来の技術】従来の半導体装置を示す図１５の平面
図、図１５中のＸ−Ｘ′線の図１６の断面図を参照する
と、この半導体装置は、窒化膜４のコンタクトホールを
介して、電極３，５とが電気的に接続され、窒化膜４と
酸化膜１４，電極３との間には、窒化膜２３が介在す
る。シリコン基板６内には、酸化膜１４に続く、薄い酸
化膜１１が形成されている。
【０００３】ここで、ボンディングパッドの第２電極５
の下部に、引き出しの第１電極３との層間膜であるＬＰ
ＣＶＤにて成長した１μｍ程度の層間窒化膜４と、選択
的に酸化した１．５μｍ程度の酸化膜１４を設け、ボン
ディングパッドの第２電極５による寄生容量を低減し、
又、ボンディングパッドの第２電極５内に空隙部７を設
け、ワイヤーボンディングを行うことにより空間がで
き、寄生容量の低減を図っている。
【０００４】次に、この半導体装置の製造方法につい
て、図１７乃至図２４を用いて順に説明する。
【０００５】まず図１７において、シリコン基板６を酸
化し、７００オングストローム程度の酸化膜１１を成長
させる。
【０００６】次に、１５００オングストローム程度の窒
化膜２１をＬＰＣＶＤにて成長させ、フォトリソグラフ
ィー技術を使って、選択的に酸化を行う領域上の窒化膜
２１をエッチングする。
【０００７】次に、図１８に示すように、選択酸化によ
り窒化膜２１を除去した領域の酸化膜１１を１．５μｍ
程度の酸化膜１２に成長させる。
【０００８】この酸化膜１２は、シリコン基板６の面か
らほぼ１：１で上下に成長する為、図１９に示すよう
に、酸化膜１２をエッチングすると、０．７５μｍシリ
コン基板６が蝕刻された状態になる。
【０００９】次に、図２０に示すように、再度酸化し、
７００オングストローム程度の酸化膜１３を成長させ、
更に５００オングストローム程度の窒化膜２２を成長さ
せる。
【００１０】次に、窒化膜２２のエッチングを行うが、
図２１に示すように、くぼみ部分の窒化膜２２が窒化膜
２１に覆われているため、エンチッグされず残る。
【００１１】次に、図２２に示すように、再度選択酸化
を行い、１．５μｍ程度の酸化膜１４を成長させる。
【００１２】次に、酸化膜１３，窒化膜２１，窒化膜２
２をエッチングすることにより、図２３の状態になる。
【００１３】次に、図２４に示すように、窒化膜２３を
５００オングストローム程度成長させ、引き出し第１電
極３をつけ、ＬＰＣＶＤにて層間窒化膜４を１μｍ程度
成長させ、ボンディングパッド第２電極５をつける。
【００１４】以上は、〔実開平１−１０４０２９〕公報
に記すところである。
【００１５】
【発明が解決しようとする課題】以上説明したように従
来の半導体装置はワイヤーボンディングを行う為、ある
程度のボンディングパッド第２電極５の面積が必要であ
り、その為、ボンディングパッド第２電極５の寄生容量
が大きくなり、超高周波用トランジスタの高周波特性を
悪化させるという問題点があった。
【００１６】又、実開平１−１０４０２９公報では、ボ
ンディングパッド第２電極内に空隙部を設けている為、
ボンディングワイヤとボンディングパッド第２電極との
接地面積が小さくなり、密着性が悪化するという問題点
があった。
【００１７】又、ボンディング時に上記空隙部がつぶれ
てしまうという問題点もある。
【００１８】本発明では、以上の問題点を解決してい
る。
【００１９】
【課題を解決するための手段】本発明は、能動領域の引
き出し第１電極及びボンディングパッドとなる第２電極
の電極２層構造をもつ半導体装置において、前記第１電
極と接続される前記第２電極の下部に、空隙部を設ける
ことを特徴とする。
【００２０】
【実施例】本発明の第１の実施例の平面図の図１、図１
中の部分Ａの拡大図の図２、図１中のＸ−Ｘ′線の断面
図の図３を参照すると、この実施例は、ボンディングパ
ッド第２電極５の下部に、升目状に縦１μｍ，横１μ
ｍ，深さ０．７５μｍ程度の空隙部７を多数設けている
点が特徴的である。
【００２１】これにより、空隙部７の上部のボンディン
グパッド第２電極５の寄生容量を、３分の２程度に低減
できる。
【００２２】次に、この実施例の製造方法について、図
４乃至図１１を参照して順に説明する。
【００２３】まず図４において、シリコン基板６を酸化
し、７００オングストローム程度の酸化膜１１を成長さ
せる。
【００２４】次に、１５００オングストローム程度の窒
化膜２１をＬＰＣＶＤにて成長させ、フォトリソグラフ
ィー技術を使って選択的に酸化を行う領域上の窒化膜２
１をエッチングする。
【００２５】次に、図５に示すように、選択酸化によ
り、窒化膜２１を除去した領域の酸化膜を、１．５μｍ
程度の酸化膜１２に成長させる。
【００２６】この酸化膜１２は、シリコン基板６の面か
らほぼ１：１で上下に成長する為、図６に示すように、
酸化膜１２を除去すると、０．７５μｍシリコン基板６
が蝕刻された状態になる。
【００２７】次に、図７に示すように、再度酸化し、７
００オングストローム程度の酸化膜１３を成長させ、更
に５００オングストローム程度の窒化膜２２を成長させ
る。
【００２８】次に、図８に示すように、フォトリソグラ
フィー技術を使い、エッチングにより窒化膜の除去を行
う。
【００２９】すると、空隙部をつくる領域上の窒化膜２
２と、窒化膜２１に覆われているくぼみ部分の窒化膜２
２がエッチングされずに残る。
【００３０】次に、図９に示すように、再度選択酸化を
行い、１．５μｍ程度の酸化膜１４を成長させる。
【００３１】次に、酸化膜１３，窒化膜２１，窒化膜２
２を除去することにより、図１０に示すような状態にな
り、空隙部７ができる。
【００３２】次に、図１１に示すように、窒化膜２３を
５００オングストローム程度成長させ、引き出し第１電
極３をつけ、ＬＰＣＶＤにより層間窒化膜４を１μｍ程
度成長させる。
【００３３】すると、くぼみ部分は完全に覆うことがで
きず、空隙部７ができる。
【００３４】次に、ボンディングパッドを含む第２電極
５をつける。
【００３５】次に、本発明の第２の実施例の上面図を示
す図１２、図１２中の部分Ｂの拡大図を示す図１３を参
照すると、この実施例は、スリット状の空隙部７が設け
られていること以外は、上記第１の実施例と共通するた
め、同図と共通の参照数字で示し、説明を省く。
【００３６】本発明の第３の実施例の部分拡大図を示す
図１４を参照すると、この実施例は、円状の空隙部７が
形成されていること以外、上記第２の実施例と共通する
ため、説明を省く。
【００３７】
【発明の効果】以上説明したように、本発明は、ボンデ
ィングパッド第２電極下部に空隙部を設けることによ
り、寄生容量の低減を図ることができ、超高周波用トラ
ンジスタの高周波特性を向上できる効果がある。
【００３８】また、本発明は、ワイヤーボンディングす
るためのボンディングパッドの第２電極の面積は、従来
と同等である為、ボンディグワイヤーとボンディングパ
ッド第２電極との密着性が低下することがない。
【００３９】更に、本発明は、空隙部がボンディングパ
ッド第２電極下部に設けている為、ボンディング時に空
隙部がつぶれないという効果もある。
【図面の簡単な説明】
【図１】本発明の第１の実施例の平面図である。
【図２】図１中の部分を拡大した平面図である。
【図３】図１中のＸ−Ｘ′線の断面図である。
【図４】第１の実施例の製造方法の第１ステップを示す
断面図である。
【図５】次の第２ステップを示す断面図である。
【図６】次の第３ステップを示す断面図である。
【図７】次の第４ステップを示す断面図である。
【図８】次の第５ステップを示す断面図である。
【図９】次の第６ステップを示す断面図である。
【図１０】次の第７ステップを示す断面図である。
【図１１】次の第８ステップを示す断面図である。
【図１２】本発明の第２の実施例の平面図である。
【図１３】図１２中の部分を拡大した平面図である。
【図１４】本発明の第３の実施例の部分を拡大した平面
図である。
【図１５】従来の半導体装置の平面図である。
【図１６】図１５中のＸ−Ｘ′線の断面図である。
【図１７】従来の半導体装置の製造方法の第１ステップ
を示す断面図である。
【図１８】次の第２ステップを示す断面図である。
【図１９】次の第３ステップを示す断面図である。
【図２０】次の第４ステップを示す断面図である。
【図２１】次の第５ステップを示す断面図である。
【図２２】次の第６ステップを示す断面図である。
【図２３】次の第７ステップを示す断面図である。
【図２４】次の第８ステップを示す断面図である。
【符号の説明】
１１，１２，１３，１４ 酸化膜 ２１，２２，２３ 窒化膜 ３ 引き出し第１電極 ４ 層間窒化膜 ５ ボンディングパッド第２電極 ６ シリコン基板 ７ 空隙部 Ａ，Ｂ 部分
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 能動領域の引き出し第１電極及びボンデ
    ィングパッドとなる第２電極の電極２層構造をもつ半導
    体装置において、前記第１電極と接続される前記第２電
    極の下部に、空隙部を設けることを特徴とする半導体装
    置。
  2. 【請求項２】 前記空隙部の平面形状が、正方形又は円
    形あるいはスリット形である請求項１記載の半導体装
    置。
JP5191506A 1993-08-03 1993-08-03 半導体装置 Withdrawn JPH0745671A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5191506A JPH0745671A (ja) 1993-08-03 1993-08-03 半導体装置
US08/285,554 US5539243A (en) 1993-08-03 1994-08-03 Semiconductor device having spaces and having reduced parasitic capacitance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5191506A JPH0745671A (ja) 1993-08-03 1993-08-03 半導体装置

Publications (1)

Publication Number Publication Date
JPH0745671A true JPH0745671A (ja) 1995-02-14

Family

ID=16275790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5191506A Withdrawn JPH0745671A (ja) 1993-08-03 1993-08-03 半導体装置

Country Status (2)

Country Link
US (1) US5539243A (ja)
JP (1) JPH0745671A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420379B1 (ko) * 2000-09-28 2004-03-04 엔이씨 일렉트로닉스 코포레이션 반도체 장치와 그 제조 방법
JP2008235487A (ja) * 2007-03-19 2008-10-02 Oki Electric Ind Co Ltd 電子部品、電子部品の製造方法、加速度センサ、及び加速度センサの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
JP3309959B2 (ja) * 1998-04-16 2002-07-29 日本電気株式会社 半導体装置
JP2002203957A (ja) * 2000-12-28 2002-07-19 Rohm Co Ltd トランジスタ
DE10109778A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
DE10302623B4 (de) * 2003-01-23 2006-12-28 Infineon Technologies Ag Halbleiterstruktur mit einer reduzierten Anschlußkapazität sowie ein Verfahren zum Herstellen der Halbleiterstruktur
US7038327B2 (en) * 2003-11-11 2006-05-02 Au Optronics Corp. Anisotropic conductive film bonding pad
TWI243386B (en) * 2004-02-26 2005-11-11 Au Optronics Corp Anisotropic conductive film pad
JP5004654B2 (ja) * 2007-05-16 2012-08-22 パナソニック株式会社 配線基板の接続方法および配線基板構造
US10896888B2 (en) 2018-03-15 2021-01-19 Microchip Technology Incorporated Integrated circuit (IC) device including a force mitigation system for reducing under-pad damage caused by wire bond

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5239378A (en) * 1975-09-23 1977-03-26 Seiko Epson Corp Silicon-gated mos type semiconductor device
JP2549659B2 (ja) * 1987-06-26 1996-10-30 株式会社日立製作所 半導体装置
JPS6474731A (en) * 1987-09-17 1989-03-20 Nec Corp Semiconductor device
JPH0797602B2 (ja) * 1988-05-06 1995-10-18 日本電気株式会社 半導体集積回路装置
JPH0396243A (ja) * 1989-09-08 1991-04-22 Seiko Epson Corp 半導体集積回路装置
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
GB2243485A (en) * 1990-04-27 1991-10-30 Motorola Gmbh Semiconductor device contact pads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420379B1 (ko) * 2000-09-28 2004-03-04 엔이씨 일렉트로닉스 코포레이션 반도체 장치와 그 제조 방법
JP2008235487A (ja) * 2007-03-19 2008-10-02 Oki Electric Ind Co Ltd 電子部品、電子部品の製造方法、加速度センサ、及び加速度センサの製造方法
JP4486103B2 (ja) * 2007-03-19 2010-06-23 Ｏｋｉセミコンダクタ株式会社 加速度センサ、及び加速度センサの製造方法

Also Published As

Publication number Publication date
US5539243A (en) 1996-07-23

Similar Documents

Publication Publication Date Title
JP3497627B2 (ja) 半導体装置およびその製造方法
JPH07235676A (ja) 半導体装置及びその製造方法
JPH0745671A (ja) 半導体装置
JP3229665B2 (ja) Ｍｏｓｆｅｔの製造方法
JPS6015944A (ja) 半導体装置
JPH07111966B2 (ja) 半導体装置の製造方法
JP2002076113A (ja) 半導体装置およびその製造方法
JP2000195950A (ja) 半導体装置及びその製造方法
JPS587862A (ja) バイポ−ラ型トランジスタ−構造体及びその製造方法
US5329154A (en) Compound semiconductor integrated circuit having improved electrode bonding arrangements
KR20000011198A (ko) 반도체장치및그제조방법
JP2001189322A (ja) 高周波半導体装置とその製造方法
JPH07326712A (ja) Ｍｉｍキャパシタ
JP2605647B2 (ja) 半導体装置の製造方法
KR100374113B1 (ko) 평탄화된 모스 전계효과 트랜지스터
JP4092598B2 (ja) 半導体装置の製造方法
JPH06310607A (ja) 接触孔の製造方法
JP3555820B2 (ja) バイポーラトランジスタおよびその製造方法
JPH07321290A (ja) バイポーラ集積回路装置の製造方法
JP2551439B2 (ja) 半導体装置の製造方法
KR950003930B1 (ko) 반도체 소자의 저항 제조방법
JP2000252289A (ja) バイポーラトランジスタとその製造方法
JPS5844600Y2 (ja) 半導体素子
JP2001035934A (ja) 半導体装置の製造方法
JPH06224310A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003