JP2008235487A - 電子部品、電子部品の製造方法、加速度センサ、及び加速度センサの製造方法 - Google Patents

電子部品、電子部品の製造方法、加速度センサ、及び加速度センサの製造方法 Download PDF

Info

Publication number
JP2008235487A
JP2008235487A JP2007071596A JP2007071596A JP2008235487A JP 2008235487 A JP2008235487 A JP 2008235487A JP 2007071596 A JP2007071596 A JP 2007071596A JP 2007071596 A JP2007071596 A JP 2007071596A JP 2008235487 A JP2008235487 A JP 2008235487A
Authority
JP
Japan
Prior art keywords
cavity
substrate
insulating layer
pad
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007071596A
Other languages
English (en)
Other versions
JP4486103B2 (ja
Inventor
Nobuo Ozawa
信男 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007071596A priority Critical patent/JP4486103B2/ja
Priority to US12/073,391 priority patent/US8024972B2/en
Publication of JP2008235487A publication Critical patent/JP2008235487A/ja
Application granted granted Critical
Publication of JP4486103B2 publication Critical patent/JP4486103B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G01P15/123—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by piezo-resistive elements, e.g. semiconductor strain gauges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/18—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration in two or more dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/084—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

【課題】信頼性に優れた電子部品、その製造方法、電子部品を用いた加速度センサ及びその製造方法を提供する。
【解決手段】基板１０と、基板１０上に形成される絶縁層２８と、絶縁層２８上に形成され、外部端子と電気的に接続されるパッド２４と、を含む電子部品であって、パッド２４の底面に対応する基板１０および絶縁層２８の領域の少なくとも一つに形成される空洞２６が設けられている電子部品である。
【選択図】図３

Description

本発明は、電子部品、その製造方法、加速度センサ、及びその製造方法に関するものであり、特に、マイクロマシニングを利用して製造されるＭＥＭＳ、その製造方法、ＭＥＭＳを利用した加速度センサ、及びその製造方法に関する。
ＭＥＭＳ（Ｍｉｃｒｏ−Ｍｅｃｈａｎｉａｃｌ Ｓｙｓｔｅｍｓ）は、機械的要素と電気的要素とを組み合わせた機能部品である。そのＭＥＭＳの一例として、ピエゾ抵抗型加速度センサがある（例えば、特許文献１参照）。
図１７は、ピエゾ抵抗型加速度センサの略断面図である。ピエゾ抵抗型加速度センサ５００の重錘体８２ａに加速度による力が加わると、可撓部７４ａが撓み、可撓部７４ａに組み込まれたピエゾ抵抗素子（不図示）の抵抗値が変化する。この抵抗値変化による電流あるいは電圧の変化を、ピエゾ抵抗に接続した電気配線（不図示）から、固定部７６ａの上面に形成されたパッド（不図示）、及びこれに電気的に接続されているボンディングワイヤ９０ａを経由し、外部配線用電極８８ａを通して外部へ取り出す。この変化を検出することにより加速度の検出を可能としたものである。
図１８は、パッド９２ａ近傍の断面を拡大した図である。可撓部７４ａの表層部にピエゾ抵抗９４ａが設けられており、メタルパッド９２ａとピエゾ抵抗９４ａとは電気配線（不図示）により接続されている。また、ボンディングワイヤ９０ａとメタルパッド９２ａとは電気的に接続されている。
一方、加速度センサの周囲温度が変化すると、加速度センサに使用されている部材の熱膨張係数の差により熱応力が発生し、この熱応力が誤作動の原因となっていた。
そこで、部材に溝を形成することにより熱応力を緩和する技術が開示されている（例えば、特許文献２参照）。
また、基板上に設けられる素子と別基板をバンプ接続する際の接合応力やそれら基板の間の熱膨張係数の差により生じる熱応力を緩和するため、基板と素子との接続部を形成するメタルポスト中央部に樹脂を設ける技術が開示されている（例えば、特許文献３、４参照）。
特許第２１２７８４０号公報 特開２００５−３３７８７４公報 再公表特許ＷＯ００／７７８４３号公報 再公表特許ＷＯ００／７７８４４号公報
しかしながら、上記のような熱応力や接合応力を緩和する機能を備えたとしても、一般に機械的要素部分はその部分へ作用する外部応力の変化によって、その機械的要素の性能が変化し、所望の特性が得られないことが多々ある。
例えば、図１８に示した加速度センサにおいて、ボンディングワイヤ９０ａをパッド９２ａに接続する際、超音波により物理的に圧着する方法や、熱圧着するする方法を用いている。このような圧着を行うことにより、ボンディングワイヤ９０ａとパッド９２ａとの接続部に外部応力が加わり、可撓部７４ａに設けられているピエゾ抵抗素子９４ａが誤作動する問題がある。
また、例えば、加速度センサにボンディングワイヤ９０ａを形成する場合にはボンディングワイヤ９０ａを加速度センサへ接続する際の衝撃によって可撓部７４ａが変形あるいは破損する虞がある。さらに、加速度センサにバンプを設けた場合には半導体装置へバンプによって加速度センサを接続する際の衝撃によって同様に可撓部が変形あるいは破損する虞がある。
また、前述のような熱応力を緩和する対策を講じても、周辺温度の変化により図１７中のボンディングワイヤ９０ａの張力が可撓部７４ａに作用してしまい、正しい加速度を検出することができない問題がある。加速度センサ５００と半導体装置とを直接接続する場合には、接続部の応力が直接加速度センサ５００に作用してしまい、致命的な特性変動を引き起こす問題がある。
さらに、電子部品の小型化に対応するため、ボンディングワイヤ９０ａをより短くし、撓みの少ない状態にする場合には、上記のような問題が顕在化する。
本発明は、前記問題点に鑑みなされたものであり、以下の目的を達成することを課題とする。
即ち、本発明の目的は、信頼性に優れた電子部品、その製造方法、電子部品を用いた加速度センサ、及び、その製造方法を提供することにある。
本発明者は鋭意検討した結果、下記の電子部品の製造方法を用いることにより、上記問題を解決できることを見出し、上記目的を達成するに至った。
即ち、請求項１に記載の電子部品は、基板の表面上に、絶縁層、パッド、及びボンディングワイヤが順次設けられた電子部品において、前記基板の上部と前記パッドの底面との間であり、前記パッドの底面に対応する位置に、空洞を有することを特徴とする。
請求項２に記載の電子部品は、外部端子と電極パッドとは、ボンディングワイヤを介して接続されることを特徴とする。
請求項３に記載の電子部品は、前記外部端子と前記電極パッドとは、バンプを介して接続されることを特徴とする。
請求項１〜請求項３に記載の電子部品によると、ボンディングワイヤ又はバンプを接続する際に発生する外部応力によりパッド等が空洞内で撓むため、ボンディングワイヤ又はバンプの接続部以外の領域に、ボンディングワイヤ又はバンプを接続する際に発生する外部応力の影響を抑制することができる。また、電子部品の周辺温度の変化によりボンディングワイヤ又はバンプが膨張しても、その膨張により発生する応力をパッド等の撓みにより緩和することができる。
請求項４に記載の電子部品は、前記空洞が、前記基板の前記領域に形成され、前記絶縁層に接することを特徴とする。
請求項５に記載の電子部品は、前記空洞が、前記基板の前記領域であって前記基板の内部に形成されることを特徴とする。
請求項４、及び請求項５に記載の電子部品によると、ボンディングワイヤ又はバンプによる応力を緩和することができることに加え、空洞を設けた後に、絶縁層、及びパッドを形成することになるため、空洞を設けた後は従来の方法で電子部品を形成することができる。
請求項６に記載の電子部品は、前記空洞が、前記絶縁層の前記領域に形成されたことを特徴とする。
請求項７に記載の電子部品は、前記空洞が、前記基板に接することを特徴とする。
請求項８に記載の電子部品は、前記空洞が、前記電極パッドに接することを特徴とする。
請求項９に記載の電子部品は、前記空洞が、前記基板及び前記電極パッドに接することを特徴とする。
請求項６〜請求項９に記載の電子部品によると、ボンディングワイヤ又はバンプによる応力を緩和することができることに加え、空洞を絶縁層の領域に形成することができるため、基材の強度低下を抑制することができる。
請求項１０に記載の電子部品は、前記空洞が、前記絶縁層の前記領域および前記基板の前記領域に亘って形成され、前記電極パッドに接することを特徴とする。
請求項１０に記載の電子部品によると、ボンディングワイヤ又はバンプによる応力を緩和することができることに加え、空洞の体積が大きいため、ボンディングワイヤ又はバンプによる応力を十分に緩和することができる。
請求項１１〜請求項２０に記載の加速度センサは、請求項１〜請求項１０に記載の電子部品を含むので、ボンディングワイヤ又はバンプによる応力を緩和することができるため、信頼性に優れる。
請求項２１の電子部品の製造方法は、基板と、前記基板上に形成される絶縁層と、前記絶縁層上に形成され、外部端子と電気的に接続される電極パッドと、を含む電子部品の製造方法であって、前記電極パッドの底面に対応する前記基板および前記絶縁層の領域の少なくとも一つに形成される空洞を設けることを特徴とする。
請求項２２の加速度センサの製造方法は、錘部と、前記錘部を囲み電極パッドを有する固定部と、前記錘部と前記固定部とを可撓的に接続する加速度センサの製造方法であって、前記固定部上に絶縁層を形成する工程と、前記絶縁層上に形成し、前記加速度センサの加速度検出手段と電気的に接続される電極パッドを形成する工程と、前記電極パッドの底面に対応する前記基板および前記絶縁層の領域の少なくとも一つに空洞形成する工程と、を有することを特徴とする。
請求項２１の電子部品の製造方法及び請求項２２の加速度センサの製造方法によると、前述した電子部品、又は加速度センサを製造することができる。
本発明によれば、信頼性に優れた電子部品、その製造方法、電子部品を用いた加速度センサ、及びその製造方法を提供することができる。
以下に、本発明の電子部品を実施するための最良の形態について、図面により説明する。なお、重複する説明は省略する場合がある。
＜電子部品＞
本発明の電子部品は、基板と、前記基板上に形成される絶縁層と、前記絶縁層上に形成され、外部端子と電気的に接続される電極パッドと、を有する電子部品であって、前記電極パッドの底面に対応する前記基板および前記絶縁層の領域の少なくとも一つに形成される空洞を有する。
また、前記外部端子と前記電極パッドとは、ボンディングワイヤ、又はバンプを介して接続される。
空洞が電極パッドの底面に対応する基板および絶縁層の領域の少なくとも一つにあることにより、ボンディングワイヤ、又はバンプから生じる外部応力が緩和される。
以下に、「電極パッドの底面に対応する基板の領域」、「電極パッドの底面に対応する絶縁層の領域」及び「空洞」について詳述する。なお、以下の説明では、外部端子と電極パッドとが、ボンディングワイヤで接続されたものについて記載する。
〔電極パッドの底面に対応する基板の領域〕
電極パッドの底面に対応する基板の領域とは、図１に示すように、Ｉ．基板１０の上部にあり、且つ、ＩＩ．パッド２４の底面に対応する空洞１１の位置を表す。
Ｉ．基板の上部
図１の基板の上部１６とは、電極パッド２４の底面と基板１０の絶縁層側の表面１２を境界として、基板１０側に、基板１０における膜厚１４の０．５％〜２０％の深さで表される領域を示す。例えば、基板１０の膜厚１４が１００μｍである場合、基板１０の上部とは、基板１０の絶縁層側の表面１２から０．５μｍ以上２０μｍ以下の深さで表される領域を示す。より好ましい態様としては、５％以上１０％以下が挙げられる。
ＩＩ．パッドの底面に対応する空洞の位置
パッドの底面に対応する空洞の位置とは、具体的には、図１の基板１０側から見た図である図２に示すように、空洞１１の表面２０の８０％以上がパッド２４の底面１８と重なるような位置を表す。前記範囲にあると、ボンディングワイヤ下部のパッドが十分に撓むことができるため、十分に応力が緩和することによる。より好ましい態様としては、１００％が挙げられる。最も好ましい態様としては、パッドの底面の重心と空洞の重心とが重なるような位置であることが挙げられる。ボンディングワイヤは、空洞とオーバーラップ領域のパッド部分に接続される。
〔電極パッドの底面に対応する絶縁層の領域〕
電極パッドの底面に対応する絶縁層の領域とは、本発明の実施形態３〜実施形態６の図５〜図８に示すように、ＩＩＩ．絶縁層２８中で、且つ、ＩＶ．パッド２４の底面に対応する空洞３１〜３４の位置を表す。
ＩＩＩ．絶縁層中
絶縁層中とは、図５に示すように空洞３１が絶縁層２８の内部にあること、図６に示すように空洞３２が基板１０と接するような位置にあること、図７に示すように空洞３３がパッド２４と接するような位置にあること、又は図８に示すように空洞３４が、パッド２４及び基板１０と接するような位置にあること、を表す。
ＩＶ．パッドの底面に対応する空洞の位置
これは、図２に示す位置関係と同様である。
［空洞］
本発明における「空洞」とは、所定の形状の空間を表す。ここで、空洞は、ボンディングワイヤを接続する際に発生する外部応力が緩和すればどのようなものでもよいが、外部応力が十分に緩和するための好ましい態様としては、空洞の深さ、形状、及び空洞の上面の面積等により適宜選択することができる。
以下に、空洞の深さ、形状、及び空洞の上面の面積について詳述する。
−空洞の深さ−
本発明における空洞の深さは、ボンディングワイヤを接続する際におけるパッドの撓み量より大きいことが必要である。空洞の深さがパッドの撓み量より大きいと、ボンディングワイヤの接続時に発生する外部応力が十分に緩和され、素子に応力損傷が入ることによる誤作動が抑制されるため、信頼性の高い電子部品を提供することができる。好ましい態様としては、パッドの撓み量の１倍より大きく１０倍以下であることが好ましく、２倍以上５倍以下であることがより好ましい。１０倍以上になると、空洞が大きくなりすぎ、基板の強度が低下する点で好ましくない。なお、空洞の深さがパッドの撓み量の１０倍であっても、図１に示すように、空洞の深さが、膜厚１４の２０％の深さである基板の上部１６より深い位置に達することはない。
−空洞の形状−
本発明における空洞の形状とは、基板表面からみた空洞の形状を現す。空洞の形状としては、パッドと同じ形状であることが好ましい。また、外部応力が加わる方向に依存せず応力が緩和する観点から、円、もしくは楕円であることも好ましい態様として挙げられる。
−空洞の上面の面積−
空洞の上面の面積は、パッドの底面の面積の７０％以上１３０％以下であることが好ましく、８０％以上１００％以下であることがより好ましい。この範囲であると、パッドが十分に撓むことができるため、外部応力を緩和することができる。さらに、加速度センサに本発明を適用する場合、空洞が加速度センサの可撓部にまで及ぶと、可撓部の機械的が低下し破壊されやすくなってしまう点、及び可撓部に埋め込まれたピエゾ抵抗素子が感知すべき歪みをも空洞が緩和してしまう点で好ましくない。
−空洞の数−
空洞の数は、前記パッドの底面に対応する位置、空洞の深さ、形状、及び面積を満たすものであればいくつでもよいが、ボンディングワイヤからの外部応力を十分に緩和する観点から、奇数個であることが好ましく、３個であることがより好ましく、１個であることが特に好ましい。
また、空洞が複数個ある場合、空洞のいずれか一つの重心とパッドの重心とが一致する位置に一つの空洞を有することが好ましい。また、空洞が複数個ある場合、基板の膜厚方向に複数存在していてもよい。
これらの中でも、特に好ましい態様１〜７を以下に詳述する。
〔好ましい態様１〕
本発明の電子部品は、好ましい態様１として、空洞２６が、基板１０の領域に形成され、絶縁層２８に接している構造である。このように、空洞２６が基板１０の凹部と、絶縁層２８と、により覆われているメンブレン構造を形成することにより、ボンディングワイヤ２２から発生する外部応力を十分に緩和することができる。
図３は、基板１０、ボンディングワイヤ２２、パッド２４、空洞２６、及び絶縁層２８を有する電子部品の断面図を表す。空洞２６は、空洞２６の表面が絶縁層２８の基板１０側の面に接するように位置している。この場合、ボンディングワイヤ２２を接続する際、パッド２４、及び絶縁層２８がともに撓む。つまり、絶縁層２８の基板側の面が空洞２６の底面に接するような方向に撓むことになる。
空洞２６の深さ３６、空洞２６の形状、空洞２６の上面の面積、及びパッド２４の底面に対応する位置の組み合わせとしては、空洞２６の深さ３６が、パッド２４の撓み量の１倍より大きく１０倍以下であり、空洞２６の形状が円または楕円であり、空洞２６の上面の面積がパッド２４の底面の面積の８０％以上１００％以下であり、パッド２４の底面に対応する位置が、図２で示すように、絶縁層２８の下方からみた場合、空洞２６の表面積の１００％がパッド２４の底面と重なるような位置である組み合わせが好ましい。最も好ましい態様としては、前記パッド２４の底面に対応する位置が、図２で示すように、絶縁層２８の下方からみた場合、パッド２４の底面の重心と空洞２６の重心とが重なるような位置であることが挙げられる。
ここで、基板１０の材質はシリコンが挙げられ、パッド２４の材質としては、Ｃｕ、Ａｌが挙げられ、絶縁層２８の材質としては、シリコン酸化膜が挙げられる。
また、ボンディングワイヤ２２は、伸延性や柔軟性の観点から、径が２０μｍ〜５０μｍであることが好ましく、材質が金であることが好ましい。
〔好ましい態様１の製造方法〕
好ましい態様１の製造方法を図１０を用いて説明する。
基板１０上に絶縁層２８を形成し、空洞２６を形成する位置の上に公知の技術によりエッチングホール４０を形成する。次いで、ウエットエッチングにより空洞２６を形成し、例えばＣＤＶ等により、エッチングホール４０を塞ぐように絶縁層２８を形成する。その後、絶縁層２８を介して空洞上に、パッド２４を形成し、ボンディングワイヤ２２をパッド２４と接続する。
ここで、ウエットエッチングの際に用いられるエッチング液としては、例えば、水酸化カリウム（ＫＯＨ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）等が挙げられる。
〔好ましい態様２〕
本発明の電子部品は、好ましい態様２として、空洞３０は、基板１０の内部に形成された構造である。このように、空洞３０は、基板１０の凹部と、空洞３０の表面と絶縁層２８との間の層３８と、で覆われているメンブレン構造を形成することにより、ボンディングワイヤ２２から発生する外部応力を十分に緩和することができる。
図４は、基板１０、ボンディングワイヤ２２、パッド２４、空洞３０、及び絶縁層２８を有する電子部品の断面図を表す。空洞３０は、基板１０の内部に位置する。この場合、ボンディングワイヤ２２を接続する際、パッド２４、絶縁層２８、及び空洞３０の表面と絶縁層２８との間の層３８がともに撓む。つまり、空洞３０の上面が空洞３０の底面に接するような方向に撓むことになる。
空洞３０の深さ３６、空洞３０の形状、空洞３０の上面の面積、及びパッド２４の底面に対応する位置の組み合わせとしては、空洞３０の深さ３６が、パッド２４の撓み量の１倍より大きく１０倍以下であり、空洞３０の形状が円、もしくは楕円であり、空洞３０の上面の面積がパッド２４の底面の面積の８０％以上１００％以下であり、空洞３０の表面と絶縁層２８との間の層３８の膜厚が空洞３０の深さ３６の１０％〜５０％であり、パッド２４の底面に対応する位置が、空洞３０の表面積の１００％がパッド２４の底面と重なるような位置である組み合わせが好ましい。
ここで、基板１０、パッド２４、絶縁層２８、及びボンディングワイヤ２２は、好ましい態様１と同様である。
〔好ましい態様２の製造方法〕
好ましい態様２の製造方法を図１１を用いて説明する。
基板１０上のエッチングホールとなる部分に酸化シリコン膜４４を形成した後、酸化シリコン膜４４で覆われていないシリコン基板領域４５に熱拡散によりボロンを濃度１×１０１９／ｃｍ３以上でドープし、酸化シリコン膜４４をウェットエッチで除去する。次に、高濃度にボロンをドープしたシリコン領域は水酸化カリウムでエッチングされないことを利用してシリコン基板に空洞３０を形成し、例えばＣＤＶ等により、エッチングホール４０を塞ぐように、例えば基板１０と同じ材質を形成する。その後、基板１０の表面上に絶縁層２８を形成し、パッド２４、及びボンディングワイヤ２２を順次形成する。
〔好ましい態様３〕
本発明の電子部品は、好ましい態様３として、空洞３１は、絶縁層２８の内部に形成された構造である。このように、空洞３１は、絶縁層２８で覆われているメンブレン構造を形成することにより、ボンディングワイヤ２２から発生する外部応力を十分に緩和することができる。
図５は、基板１０、ボンディングワイヤ２２、パッド２４、空洞３１、及び絶縁層２８を有する電子部品の断面図を表す。空洞３１は、絶縁層２８の内部に位置する。この場合、ボンディングワイヤ２２を接続する際、パッド２４、及び空洞３１の表面とパッド２４の底面との間の層３７がともに撓む。つまり、空洞３１の上面が空洞３１の底面に接するような方向に撓むことになる。
空洞３１の深さ３６、空洞３１の形状、空洞３１の上面の面積、及びパッド２４の底面に対応する位置の組み合わせとしては、空洞３１の深さ３６、つまり絶縁層２８の膜厚が、パッドの撓み量の１倍より大きく１０倍以下であり、空洞３１の形状が円、もしくは楕円であり、空洞３１の上面の面積がパッド２４の底面の面積の５０％以上９０％以下であり、パッド２４の外周と空洞３１外周との間隔４８がパッド径の５％以上となるような位置である組み合わせが好ましい。
ここで、基板１０、パッド２４、絶縁層２８、及びボンディングワイヤ２２は、好ましい態様１と同様である。
〔好ましい態様４〕
本発明の電子部品は、好ましい態様４として、空洞３２は、絶縁層２８の領域に形成され、且つ空洞３２が基板１０と接する構造である。このように、空洞３２は、空洞３２の表面とパッド２４の底面との間の層３７、絶縁層２８、及び基板１０と、で覆われているメンブレン構造を形成することにより、ボンディングワイヤ２２から発生する外部応力を十分に緩和することができる。
図６は、基板１０、ボンディングワイヤ２２、パッド２４、空洞３２、及び絶縁層２８を有する電子部品の断面図を表す。空洞３２は、ボンディングワイヤ２２を接続する際、パッド２４、及び空洞３２の表面とパッド２４の底面との間の層３７がともに撓む。つまり、空洞３２の上面が空洞３２の底面に接するような方向に撓むことになる。
空洞３２の深さ３６、空洞３２の形状、空洞３２の上面の面積、及びパッド２４の底面に対応する位置の組み合わせとしては、好ましい形態３と同様である。
ここで、基板１０、パッド２４、絶縁層２８、及びボンディングワイヤ２２は、好ましい態様１と同様である。
〔好ましい態様５〕
本発明の電子部品は、好ましい態様５として、空洞３３は、絶縁層２８の領域に形成され、且つ空洞３３がパッド２４と接する構造である。このように、空洞３３は、空洞３３の底面と基板１０の間の層３９、絶縁層２８、及びパッド２４と、で覆われているメンブレン構造を形成することにより、ボンディングワイヤ２２から発生する外部応力を十分に緩和することができる。
図７は、基板１０、ボンディングワイヤ２２、パッド２４、空洞３３、及び絶縁層２８を有する電子部品の断面図を表す。空洞３３は、ボンディングワイヤ２２を接続する際、パッド２４が撓む。つまり、空洞３３の上面が空洞３３の底面に接するような方向に撓むことになる。
空洞３３の深さ３６、空洞３３の形状、空洞３３の上面の面積、及びパッド２４の底面に対応する位置の組み合わせとしては、好ましい形態４と同様である。
ここで、基板１０、パッド２４、絶縁層２８、及びボンディングワイヤ２２は、好ましい態様１と同様である。
〔好ましい態様６〕
本発明の電子部品は、好ましい態様６として、空洞３４が、基板１０及びパッド２４に接する構造である。このように、空洞３４が、基板１０と、パッド２４と、により覆われているメンブレン構造を形成することにより、ボンディングワイヤ２２から発生する外部応力を十分に緩和することができる。
図８は、基板１０、ボンディングワイヤ２２、パッド２４、空洞３４、及び絶縁層２８を有する電子部品の断面図を表す。空洞３４は、絶縁層２８の膜厚と同じ深さである。また、パッド２４が撓むことにより外部応力を緩和することができる。
空洞３４の深さ３６、空洞３４の形状、空洞３４の上面の面積、及びパッド２４の底面に対応する位置の組み合わせとしては、好ましい形態４と同様である。
ここで、基板１０、パッド２４、絶縁層２８、及びボンディングワイヤ２２は、好ましい態様１と同様である。
好ましい態様３〜６に記載の空洞が絶縁層の領域に形成されている電子部品について、例えば、以下に示すような好ましい態様６の製造方法により製造することができる。
〔好ましい態様６の製造方法〕
好ましい態様６の製造方法を図１２を用いて説明する。
絶縁層２８を形成した基板１０を準備し、パッド材料となるアルミニウム膜２９を形成し、公知のリソグラフィ技術でエッチングホール４６を有するパッド２４を形成する。次いて、フッ化アンモニウム、フッ化水素アンモニウム、および酢酸の混合液で等方性ウエットエッチングすることでアルミニウム膜はエッチングせず、シリコン酸化膜からなる絶縁層２８に空洞３４を形成する。その後、ボンディングワイヤ２２をパッド２４と接続する。好ましい態様３では、空洞３４の深さを絶縁層２８の厚さで正確に制御することができる点で好ましい。
〔好ましい態様７〕
本発明の電子部品は、好ましい態様７として、空洞３５は、絶縁層２８の領域および基板１０の領域に亘って形成され、パッド２４に接する構造であり、前述した好ましい態様６において、空洞３５の深さ３６が絶縁層２８の膜厚より大きい構造である。このようなメンブレン構造を形成することにより、ボンディングワイヤ２２から発生する外部応力を十分に緩和することができる。
図９は、基板１０、ボンディングワイヤ２２、パッド２４、空洞３５、及び絶縁層２８を有する電子部品の断面図を表す。空洞３５は、基板１０の内部に位置する。この場合、ボンディングワイヤ２２を接続する際、パッド２４が撓む。つまり、空洞３５の表面が空洞３５の底面に接するような方向に撓むことになる。
空洞３５の深さ３６、空洞３５の形状、空洞３５の上面の面積、及びパッド２４の底面に対応する位置の組み合わせとしては、空洞３５の深さ３６が、絶縁層２８の膜厚より大きくパッド２４の撓み量の１０倍以下であり、空洞３５の形状が円、もしくは楕円であり、空洞３５の上面の面積がパッド２４の底面の面積の５０％以上９０％以下であり、図１３（Ｃ）に示すパッド２４外周と空洞３５外周との間隔３８がパッド径の５％以上となるような位置である組み合わせが好ましい。このような空洞３５である場合、十分に外部応力を緩和することができる。
ここで、基板１０、パッド２４、絶縁層２８、及びボンディングワイヤ２２は、好ましい態様１と同様である。
〔好ましい態様７の製造方法〕
好ましい態様７の製造方法を図１３を用いて説明する。
絶縁層２８を形成した基板１０を準備し、パッド材料となるアルミニウム膜２９を形成し、公知のリソグラフィ技術でエッチングホール４６を有するパッド２４を形成する。次いて、フッ化アンモニウムとフッ化水素アンモニウムそして酢酸の混合液で等方性ウエットエッチングすることでアルミニウム膜はエッチングせず、シリコン酸化膜からなる絶縁層２８に空洞を形成する。その後、基板１０をさらに六フッ化硫黄（ＳＦ６）ガスプラズマエッチングすることにより空洞３５を形成する。次いで、ボンディングワイヤ２２をパッド２４と接続する。好ましい態様４では、前述した好ましい態様３より空洞３５の深さ３６が大きいため、十分に外部応力を緩和することができる。
このように、本発明の電子部品は、所定の空洞を所定の位置に配置することにより、ボンディングワイヤにより発生する外部応力を十分に緩和することができるため、誤作動を抑えることができ、信頼性に優れた電子部品を提供することができる。また、本発明は、加速度センサ、圧力センサ、半導体装置等、さまざまな装置に利用することができる。
＜加速度センサ＞
本発明の加速度センサは、錘部と、前記錘部を囲み電極パッドを有する固定部と、前記錘部と前記固定部とを可撓的に接続する加速度センサであって、前記固定部上に形成された絶縁層と、前記絶縁層上に形成され、前記加速度センサの加速度検出手段と電気的に接続される電極パッドと、前記電極パッドの底面に対応する前記基板および前記絶縁層の領域の少なくとも一つに形成される空洞と、を有する。
具体的には、前述した本発明の実施形態１〜７における電子部品に前記可撓部を設け、前記可撓部にピエゾ抵抗素子を形成することにより適用させることができる。この場合、本発明の電子部品に形成されている空洞は、前記可撓部の領域に達してはならない。空洞が可撓部に達すると、本来感知すべき撓みを空洞が吸収することができ、加速度センサとしての感度が劣化するためである。
＜加速度センサの製造方法＞
また、加速度センサの製造方法は、前述した電子部品の製造方法に加え、可撓部にピエゾ抵抗素子を形成する工程を有する。
例えば、図１４の加速度センサを製造する際、以下のような工程を踏む。
基板表面にシリコン酸化膜１μｍを形成し、ピエゾ抵抗を形成する部分にリソグラフィ技術により、シリコン酸化膜の窓（幅５×長さ４０μｍ）を開ける。この窓をとしてボロンを熱拡散(濃度１×１０１８／ｃｍ３)させ、ピエゾ抵抗素子５２を形成する。
次にシリコン酸化膜を２μｍ形成し、該シリコン酸化膜のパッドを形成する部分にエッチングホールをリソグラフィ技術で形成し、該エッチングホールを通しＫＯＨ液でウェットエッチングを行い、空洞５０を形成する。次に常圧ＣＶＤ法でシリコン酸化膜を膜付けし、エッチングホールを塞ぎ、絶縁層５９を形成する。
続いて、絶縁層５９のピエゾ抵抗領域部にピエゾ抵抗素子５２から電気信号を取り出すためのコンタクトホールをリソグラフィ技術によって形成する。
次にアルミニウム膜を形成し、リソグラフィ技術によって金属膜をパターニングし、パッド６８とコンタクトホールを通してピエゾ抵抗とパッドを結ぶ配線とを形成する。次に基板７８の裏面に窒化シリコン膜を形成した後、基板７８をエッチングして薄くて可動部とする部分の該窒化シリコン膜を除去し、エッチング液ＫＯＨで処理することで、固定部５８、可動部５６、作用部５４が形成される。
その後、ボンディングワイヤ６６をパッド６８と接続する。
なお、本実施形態は、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
以下、実施例を挙げて本発明を具体的に説明するが、本発明はこれらに制限されるものではない。
本発明では、種々の電子部品のうち、加速度センサについて実施した。
（実施例１）
〔実施例１の構造〕
図１４には、請求項２の発明を適用したピエゾ抵抗型加速度センサの断面図を示す。
作用部５４、可撓部５６、及び固定部５８からなる基板７８において、固定部５８の表層領域に凹部が設けられており、また、可撓部５６の端部であり、且つ可撓部５６の表層領域に、ピエゾ抵抗素子５２が設けられている。
絶縁層５９が前記凹部、ピエゾ抵抗素子５２、及び基板７８の表面を覆うように形成されており、基板７８の凹部と、絶縁層５９と、により空洞５０が設けられるメンブレン構造を有する。
ここで、空洞５０の深さ６０は、１０μｍであり、空洞５０をパッド６８側から見た空洞５０の形状は、円であり、空洞５０の上面の面積は３８４７μｍ２であり、パッド６８の底面の面積は、５０２４μｍ２であり、空洞５０のパッド６８の底面に対応する位置は、絶縁層５８の下方からみた場合、パッド６８の底面の重心と空洞５０の重心とが重なるような位置である。また、空洞５０以外の各部位の材質、膜厚は以下の通りである。
〔実施例１の構成部位〕
・基板７８（単結晶Ｓｉ、膜厚：１００μｍ）
・絶縁層５９（シリコン酸化膜ＳｉＯ２、膜厚：１μｍ）
・ボンディングワイヤ６６（Ａｕ、ワイヤ径３０μｍ）
・パッド６８（Ａｌ、８０μｍ径、膜厚：２μｍ、形状：円）
・ピエゾ抵抗素子５２（ボロン拡散層、□：幅５×長さ４０μｍ、膜厚：１μｍ）
〔実施例１の製造方法〕
Ｎ型シリコン単結晶基板表面にシリコン酸化膜１μｍを形成し、ピエゾ抵抗を形成する部分にリソグラフィ技術により、シリコン酸化膜の窓（幅５×長さ４０μｍ）を開ける。この窓をとしてボロンを熱拡散(濃度１×１０１８／ｃｍ３)させ、ピエゾ抵抗素子５２を形成する。
次にシリコン酸化膜を２μｍ形成し、該シリコン酸化膜のパッドを形成する部分にエッチングホールをリソグラフィ技術で形成し、該エッチングホールを通しＫＯＨ液でウエットエッチングを２０分間行い、１０μｍ深さの空洞５０を形成する。次に常圧ＣＶＤ法でシリコン酸化膜を膜付けし、エッチングホールを塞ぎ、絶縁層５９を形成する。
続いて、絶縁層５９のピエゾ抵抗領域部にピエゾ抵抗素子５２から電気信号を取り出すためのコンタクトホールをリソグラフィ技術によって形成する。
次にアルミニウム膜を２μｍ厚形成し、リソグラフィ技術によって該アルミニウム膜をパターニングし、パッド６８とコンタクトホールを通してピエゾ抵抗素子５２とパッドを結ぶ配線とを形成する。次に基板７８の裏面に窒化シリコン膜を１μｍ形成した後、基板７８をエッチングして薄くて可動部とする部分の該窒化シリコン膜を除去し、エッチング液ＫＯＨで処理することで、固定部５８、可動部５６、作用部５４が形成される。
その後、ボンディングワイヤ６６をパッド６８と接続する。
（実施例２）
〔実施例２の構造〕
図１５には、請求項３の発明を適用したピエゾ抵抗型加速度センサの断面図を示す。
作用部５４、可撓部５６、及び固定部５８からなる基板８０において、固定部５８の上部に空洞５４が設けられており、また、可撓部５６の端部であり、且つ可撓部５６の表層領域に、ピエゾ抵抗素子５２が設けられている。
空洞５４は、基板８０の凹部、及び空洞５４の表面と絶縁層５９との間の層８４と絶縁層５９が前記凹部、ピエゾ抵抗素子５２、及び基板８０の表面を覆うように形成されており、この絶縁層５９と基板８０の凹部により空洞５４が設けられることにより、メンブレン構造を形成する。
ここで、空洞５４の深さ６２は、１０μｍであり、空洞５４をパッド７２側から見た空洞５４の形状は、円であり、空洞５４の上面の面積は６３５９μｍ２であり、パッド７２の底面の面積は、５０２４μｍ２であり、空洞５４のパッド７２の底面に対応する位置は、絶縁層５８の下方からみた場合、パッド７２の底面の重心と空洞５４の重心とが重なるような位置である。また、空洞５４以外の各部位の材質、膜厚は以下の通りである。
〔実施例２の構成部位〕
基板８０、絶縁層５９、ボンディングワイヤ７０、パッド７２、及びピエゾ抵抗素子５２は、実施例１と同様である。また、空洞５４の表面と絶縁層５９との間の層８４の材質は、単結晶Ｓｉであり、膜厚は１μｍである。
〔実施例２の製造方法〕
Ｎ型シリコン単結晶基板表面にシリコン酸化膜１μｍを形成し、次に該シリコン酸化膜のパッドを形成する部分にリソグラフィ技術で複数の１μｍ径のホール残しパターンを形成し、続いてその抜きパターン部にボロンを熱拡散(濃度１×１０１９／ｃｍ３)させる。
次に、該シリコン酸化膜を除去した後、ＫＯＨ液でウエットエッチングを２２分間行うことで、ボロンが拡散されていないホールパターン部分からエッチングが進み、１μｍ厚の空洞５４の表面と絶縁層５９との間の層８４を持つ１０μｍ深さの空洞５４を形成する。次に常圧ＣＶＤ法でシリコン酸化膜を膜付けし、ホールを塞ぎ、絶縁層５９を形成する。
次に、ピエゾ抵抗を形成する部分にリソグラフィ技術により、シリコン酸化膜の窓（幅５×長さ４０μｍ）を開ける。この窓をとしてボロンを熱拡散(濃度１×１０１８／ｃｍ３)させ、ピエゾ抵抗素子５２を形成し、続いてシリコン酸化膜を１μｍ形成する。
続いて、絶縁層５９のピエゾ抵抗領域部にピエゾ抵抗素子５２から電気信号を取り出すためのコンタクトホールをリソグラフィ技術によって形成する。
次に、アルミニウム膜を２μｍ厚形成し、リソグラフィ技術によって該アルミニウム膜をパターニングし、パッド７２とコンタクトホールを通してピエゾ抵抗とパッドを結ぶ配線とを形成する。次に基板８０の裏面に窒化シリコン膜を１μｍ形成した後、基板８０をエッチングして薄くて可動部とする部分の該窒化シリコン膜を除去し、エッチング液ＫＯＨで処理することで、固定部５８、可動部５６、作用部５４が形成される。
その後、ボンディングワイヤ７０をパッド７２と接続する。
（実施例３）
〔実施例３の構造〕
図１６には、請求項４の発明を適用したピエゾ抵抗型加速度センサの断面図を示す。
作用部５４、可撓部５６、及び固定部５８からなる基板８２において、固定部５８の表層領域に凹部が設けられており、また、可撓部５６の端部であり、且つ可撓部５６の表層領域に、ピエゾ抵抗素子５２が設けられている。
空洞５６は、基板８２、絶縁層５９、及びパッド７６で覆われており、メンブレン構造を形成している。
ここで、空洞５６の深さ６４は、３μｍであり、空洞５６をパッド７６側から見た空洞５６の形状は、円であり、空洞５６の上面の面積は３８４７μｍ２であり、パッド７６の底面の面積は、５０２４μｍ２であり、空洞５６のパッド７６の底面に対応する位置は、絶縁層５９の下方からみた場合、パッド７６の底面の重心と空洞５６の重心とが重なるような位置である。また、空洞５６以外の各部位の材質、膜厚は以下の通りである。
〔実施例３の構成部位〕
基板８２、絶縁層５９、ボンディングワイヤ７４、パッド７６、及びピエゾ抵抗素子５２は、いずれも実施例１と同様の材質、膜厚である。
〔実施例３の製造方法〕
Ｎ型シリコン単結晶基板表面にシリコン酸化膜１μｍを形成し、ピエゾ抵抗素子５２を形成する部分にリソグラフィ技術により、シリコン酸化膜の窓（幅５×長さ４０μｍ）を開ける。この窓を通してとしてボロンを熱拡散(濃度１×１０１８／ｃｍ３)させ、ピエゾ抵抗素子５２を形成する。
次にシリコン酸化膜を２μｍ形成し、絶縁層５９のピエゾ抵抗領域部にピエゾ抵抗素子５２から電気信号を取り出すためのコンタクトホールをリソグラフィ技術によって形成する。
次にパッド材料となるアルミニウム膜を２μｍ厚形成し、リソグラフィ技術でエッチングホールを有するパッド７６及び該パッド７６とコンタクトホールを通してピエゾ抵抗素子５２とパッドを結ぶ配線とを形成する。ここでリソグラフィに用いたレジストは除去せずに次いて、フッ化アンモニウムとフッ化水素アンモニウムそして酢酸の混合液で等方性ウエットエッチングすることでアルミニウム膜はエッチングせず、シリコン酸化膜からなる絶縁層５９に空洞５６を形成する。引き続いて、レジストを酸素プラズマで除去する。
次に基板８２の裏面に窒化シリコン膜を１μｍ形成した後、基板８２をエッチングして薄くて可動部とする部分の該窒化シリコン膜を除去し、エッチング液（ＫＯＨ）で処理することで、固定部５８、可動部５６、作用部５４が形成される。
その後、ボンディングワイヤ７４をパッド７６と接続する。
このようにして作製した実施例１〜実施例３に記載のピエゾ抵抗型加速度センサによって、誤作動の発生および破損等の不具合を低減し、信頼性に優れた加速度センサを得ることができる。
本発明の電子部品における、空洞が基板の領域にある場合の、空洞の位置を表すための電子部品の断面図ある。 本発明の実施形態における電子部品における、パッドの底面に対応する空洞の位置を表す図である。 本発明の実施形態における電子部品における、好ましい態様１の断面図である。 本発明の実施形態における電子部品における、好ましい態様２の断面図である。 本発明の実施形態における電子部品における、好ましい態様３の断面図である。 本発明の実施形態における電子部品における、好ましい態様４の断面図である。 本発明の実施形態における電子部品における、好ましい態様５の断面図である。 本発明の実施形態における電子部品における、好ましい態様６の断面図である。 本発明の実施形態における電子部品における、好ましい態様７の断面図である。 本発明の実施形態における電子部品における、好ましい態様１の工程断面図である。 本発明の実施形態における電子部品における、好ましい態様２の工程断面図である。 本発明の実施形態における電子部品における、好ましい態様６の工程断面図である。 本発明の実施形態における電子部品における、好ましい態様７の工程断面図である。 本発明の実施例１におけるピエゾ抵抗型加速度センサの断面図である。 本発明の実施例２におけるピエゾ抵抗型加速度センサの断面図である。 本発明の実施例３におけるピエゾ抵抗型加速度センサの断面図である。 従来例のピエゾ抵抗型加速度センサの断面図である。 従来例のピエゾ抵抗型加速度センサの断面における、パッド近傍の斜視図である。
符号の説明
１０、７８、８０、８２、７０ａ 基板
１２ 基板の絶縁層側の表面
１４ 基板の膜厚
１６ 基板の上部
１８ パッドの底面
２０ 空洞の表面
２２、６６、７０、７４、９０ａ ボンディングワイヤ
２４、６８、７２、７６、９２ａ パッド
１１、２６、３０、３１、３２、３３、３４、３５、５０、５４、５６ 空洞
２８、５９、９６ａ 絶縁層
２９ アルミニウム膜
３６、６０、６２、６４ 空洞の深さ
３７ 空洞の表面とパッドの底面との間の層
３８、８４ 空洞の表面と絶縁層との間の層
３９ 空洞の底面と基板の間の層
４０、４６ エッチングホール
４４ 酸化シリコン膜
４５ 酸化シリコン膜で覆われていないシリコン基板領域
４８ パッドの外周と空洞外周との間隔
５２、９４ａ ピエゾ抵抗素子
５４、７２ａ 作用部
５６、７４ａ 可撓部
５８、７６ａ 固定部
８０ａ 台座
８２ａ 重錘体
８４ａ ケース
８６ａ 蓋
８８ａ 外部配線用電極

Claims (22)

  1. 基板と、前記基板上に形成される絶縁層と、前記絶縁層上に形成され、外部端子と電気的に接続される電極パッドと、を含む電子部品であって、
    前記電極パッドの底面に対応する前記基板および前記絶縁層の領域の少なくとも一つに形成される空洞を有することを特徴とする電子部品。
  2. 前記外部端子と前記電極パッドとは、ボンディングワイヤを介して接続されることを特徴とする請求項１に記載の電子部品。
  3. 前記外部端子と前記電極パッドとは、バンプを介して接続されることを特徴とする請求項１に記載の電子部品。
  4. 前記空洞は、前記基板の前記領域に形成され、前記絶縁層に接することを特徴とする請求項１〜請求項３のいずれか一項に記載の電子部品。
  5. 前記空洞は、前記基板の前記領域であって前記基板の内部に形成されることを特徴とする請求項１〜請求項３のいずれか一項に記載の電子部品。
  6. 前記空洞は、前記絶縁層の前記領域に形成されることを特徴とする請求項１〜請求項３のいずれか一項に記載の電子部品。
  7. 前記空洞は、前記基板に接することを特徴とする請求項６に記載の電子部品。
  8. 前記空洞は、前記電極パッドに接することを特徴とする請求項６に記載の電子部品。
  9. 前記空洞は、前記基板及び前記電極パッドに接することを特徴とする請求項６に記載の電子部品。
  10. 前記空洞は、前記絶縁層の前記領域および前記基板の前記領域に亘って形成され、前記電極パッドに接することを特徴とする請求項１〜請求項３のいずれか一項に記載の電子部品。
  11. 錘部と、前記錘部を囲み電極パッドを有する固定部と、前記錘部と前記固定部とを可撓的に接続する加速度センサであって、
    前記固定部上に形成された絶縁層と、
    前記絶縁層上に形成され、前記加速度センサの加速度検出手段と電気的に接続される電極パッドと、
    前記電極パッドの底面に対応する前記基板および前記絶縁層の領域の少なくとも一つに形成される空洞と、
    を有することを特徴とする加速度センサ。
  12. 前記外部端子と前記電極パッドとは、ボンディングワイヤを介して接続されることを特徴とする請求項１１に記載の加速度センサ。
  13. 前記外部端子と前記電極パッドとは、バンプを介して接続されることを特徴とする請求項１１に記載の加速度センサ。
  14. 前記空洞は、前記基板の前記領域に形成され、前記絶縁層に接することを特徴とする請求項１１〜請求項１３のいずれか一項に記載の加速度センサ。
  15. 前記空洞は、前記基板の前記領域であって前記基板の内部に形成されることを特徴とする請求項１１〜請求項１３のいずれか一項に記載の加速度センサ。
  16. 前記空洞は、前記絶縁層の前記領域に形成されることを特徴とする請求項１１〜請求項１３のいずれか一項に記載の加速度センサ。
  17. 前記空洞は、前記基板に接することを特徴とする請求項１６に記載の加速度センサ。
  18. 前記空洞は、前記電極パッドに接することを特徴とする請求項１６に記載の加速度センサ。
  19. 前記空洞は、前記基板及び前記電極パッドに接することを特徴とする請求項１６に記載の加速度センサ。
  20. 前記空洞は、前記絶縁層の前記領域および前記基板の前記領域に亘って形成され、前記電極パッドに接することを特徴とする請求項１１〜請求項１３のいずれか一項に記載の加速度センサ。
  21. 基板と、前記基板上に形成される絶縁層と、前記絶縁層上に形成され、外部端子と電気的に接続される電極パッドと、を含む電子部品の製造方法であって、
    前記電極パッドの底面に対応する前記基板および前記絶縁層の領域の少なくとも一つに形成される空洞を設けることを特徴とする電子部品の製造方法。
  22. 錘部と、前記錘部を囲み電極パッドを有する固定部と、前記錘部と前記固定部とを可撓的に接続する加速度センサの製造方法であって、
    前記固定部上に絶縁層を形成する工程と、
    前記絶縁層上に形成し、前記加速度センサの加速度検出手段と電気的に接続される電極パッドを形成する工程と、
    前記電極パッドの底面に対応する前記基板および前記絶縁層の領域の少なくとも一つに空洞を形成する工程と、
    を有することを特徴とする加速度センサの製造方法。
JP2007071596A 2007-03-19 2007-03-19 加速度センサ、及び加速度センサの製造方法 Expired - Fee Related JP4486103B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007071596A JP4486103B2 (ja) 2007-03-19 2007-03-19 加速度センサ、及び加速度センサの製造方法
US12/073,391 US8024972B2 (en) 2007-03-19 2008-03-05 Electronic part, method for fabricating electronic part, acceleration sensor, and method for fabricating acceleration sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007071596A JP4486103B2 (ja) 2007-03-19 2007-03-19 加速度センサ、及び加速度センサの製造方法

Publications (2)

Publication Number Publication Date
JP2008235487A true JP2008235487A (ja) 2008-10-02
JP4486103B2 JP4486103B2 (ja) 2010-06-23

Family

ID=39773381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007071596A Expired - Fee Related JP4486103B2 (ja) 2007-03-19 2007-03-19 加速度センサ、及び加速度センサの製造方法

Country Status (2)

Country Link
US (1) US8024972B2 (ja)
JP (1) JP4486103B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014119426A (ja) * 2012-12-19 2014-06-30 Denso Corp 物理量センサ
JP2016003993A (ja) * 2014-06-18 2016-01-12 セイコーエプソン株式会社 電子装置、電子装置の製造方法、電子機器および移動体
US9863828B2 (en) 2014-06-18 2018-01-09 Seiko Epson Corporation Physical quantity sensor, electronic device, altimeter, electronic apparatus, and mobile object

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
JP7042967B2 (ja) * 2019-03-06 2022-03-28 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165640U (ja) * 1988-05-12 1989-11-20
JPH0745671A (ja) * 1993-08-03 1995-02-14 Nec Yamagata Ltd 半導体装置
JPH0779011A (ja) * 1993-09-09 1995-03-20 Mitsubishi Electric Corp 半導体受光素子
JP2001337104A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Works Ltd 半導体加速度センサ
JP2005243932A (ja) * 2004-02-26 2005-09-08 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8702640A (nl) 1987-11-05 1989-06-01 Lambertus Adrianus Van Der Gro Polymeercompositie, werkwijze voor de bereiding van een polymeercompositie en toepassing van een dergelijke polymeercompositie.
JPH087228B2 (ja) 1990-03-27 1996-01-29 株式会社ワコー 加速度検出装置
US6387734B1 (en) 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
US6835595B1 (en) 1999-06-15 2004-12-28 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
US6931928B2 (en) * 2001-09-04 2005-08-23 Tokyo Electron Limited Microstructure with movable mass
JP2005077349A (ja) * 2003-09-03 2005-03-24 Mitsubishi Electric Corp 加速度センサ
JP4847686B2 (ja) 2004-05-26 2011-12-28 パナソニック電工株式会社 半導体加速度センサ
JP4683897B2 (ja) * 2004-10-14 2011-05-18 Ｏｋｉセミコンダクタ株式会社 加速度センサチップパッケージ及びその製造方法
JP2007333641A (ja) * 2006-06-16 2007-12-27 Sony Corp 慣性センサおよび慣性センサの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165640U (ja) * 1988-05-12 1989-11-20
JPH0745671A (ja) * 1993-08-03 1995-02-14 Nec Yamagata Ltd 半導体装置
JPH0779011A (ja) * 1993-09-09 1995-03-20 Mitsubishi Electric Corp 半導体受光素子
JP2001337104A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Works Ltd 半導体加速度センサ
JP2005243932A (ja) * 2004-02-26 2005-09-08 Toshiba Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014119426A (ja) * 2012-12-19 2014-06-30 Denso Corp 物理量センサ
JP2016003993A (ja) * 2014-06-18 2016-01-12 セイコーエプソン株式会社 電子装置、電子装置の製造方法、電子機器および移動体
US9863828B2 (en) 2014-06-18 2018-01-09 Seiko Epson Corporation Physical quantity sensor, electronic device, altimeter, electronic apparatus, and mobile object

Also Published As

Publication number Publication date
US20080229827A1 (en) 2008-09-25
US8024972B2 (en) 2011-09-27
JP4486103B2 (ja) 2010-06-23

Similar Documents

Publication Publication Date Title
JP5486271B2 (ja) 加速度センサ、及び加速度センサの製造方法
JP5342236B2 (ja) 圧力センサ及び製造方法
JP5142742B2 (ja) 圧力センサおよびその製造方法
JP4973443B2 (ja) センサ装置
JP3863171B2 (ja) 半導体圧力センサ及びその製造方法
EP1722596A1 (en) Electret capacitor microphone
CN106241727A (zh) 半导体结构及其制造方法
US20120000288A1 (en) Physical quantity sensor
JP2004257841A (ja) 加速度センサ
JP4486103B2 (ja) 加速度センサ、及び加速度センサの製造方法
JP2009016717A (ja) 半導体装置およびその製造方法
JP2013515949A (ja) 圧力センサおよび圧力センサの製造方法
JP2012006092A (ja) Ｍｅｍｓデバイス及びその製造方法並びにｍｅｍｓデバイスを有するパッケージ
JP2005127750A (ja) 半導体センサおよびその製造方法
JP2006337378A (ja) 半導体圧力センサ及びその製造方法
JP2008241482A (ja) センサ装置
JP2007322271A (ja) 慣性力センサ及びその製造方法
JP2009054824A (ja) 貫通配線付基板の製造方法
JP5118923B2 (ja) 半導体装置
JP2006214963A (ja) 加速度センサ及び電子機器並びに加速度センサの製造方法
JP4706634B2 (ja) 半導体センサおよびその製造方法
JP2016170121A (ja) 圧力センサ、触覚センサ、及び圧力センサの製造方法
JP2003344444A (ja) 半導体加速度センサ
JP2010078425A (ja) 加速度センサ
JP2008105112A (ja) Ｍｅｍｓデバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees