JP4973443B2 - センサ装置 - Google Patents

Description

本発明は、一面に可動部を有するセンサチップと回路チップとが互いに積層された状態でベース部材に固定されてなるセンサ装置に関するものである。

従来、例えば特許文献１に示されるように、一面に可動部を有するセンサチップと回路チップとが互いに積層された状態で、ベース部材に固定されてなるセンサ装置が提案されている。

特許文献１に示されるセンサ装置では、可動部を回路チップに対向させた状態でセンサチップがバンプを介して回路チップに積層されている。そして、両チップは、バンプによって電気的に接続されるとともに、バンプによって可動部が回路チップと離間されている。
特開２００６−１８９４１８号公報

ところで、特許文献１に示されるセンサ装置では、可動部を取り囲むように複数のバンプが配置されている。すなわち、センサチップにおける可動部形成領域がリジッドとなっている。したがって、ベース部材としてのパッケージに衝撃などの外部応力が印加され、回路チップ及びバンプを介してセンサチップに応力が作用したとしても、可動部の作動、すなわちセンサ出力の変動が抑制される。

しかしながら、特許文献１に示される構成では、回路チップとパッケージとの間も、バンプを介して電気的に接続されている。したがって、パッケージに外部応力が印加された場合、バンプではほとんど減衰されずに回路チップに応力が伝達されることとなる。また、回路チップに伝達された応力は、バンプを介してセンサチップに伝達されることとなる。したがって、センサチップに作用する応力が大きくなってしまう。

また、回路チップには、センサチップから出力される信号の増幅などを目的とする回路部が形成されており、回路部を構成する素子には、歪みによって抵抗値が変化するピエゾ抵抗素子（例えば拡散抵抗）が含まれている。したがって、回路チップに応力が作用すると、ピエゾ抵抗素子の抵抗値が変化し、ひいてはセンサ出力が変動する恐れがある。

本発明は上記問題点に鑑み、外部応力によるセンサ出力の変動を抑制することのできるセンサ装置を提供することを目的とする。

上記した目的を達成するために、請求項１に記載の発明は、一面に可動部を有するセンサチップと、回路部を構成するピエゾ抵抗素子が一面側に形成され、センサチップと電気的に接続された回路チップと、センサチップと回路チップとが互いに積層された状態で固定されるベース部材と、を備えるセンサ装置であって、センサチップは、可動部を回路チップのピエゾ抵抗素子形成面に対向させた状態で、可動部を取り囲むように配置された複数のバンプを介して、回路チップに固定され、回路チップは、ピエゾ抵抗素子形成面の裏面を対向面として、ベース部材に第１の接着部材を介して固定され、ピエゾ抵抗素子形成面におけるバンプによって取り囲まれた領域内に、ピエゾ抵抗素子が形成され、センサチップは、複数のバンプとともに、絶縁性を有する第２の接着部材を介して回路チップのピエゾ抵抗素子形成面に固定され、第２の接着部材は、可動部に対して離間されており、第１の接着部材は、第２の接着部材よりも硬化後のヤング率が低いことを特徴する。

このように本発明によれば、ベース部材に対して回路チップが第１の接着部材を介して接着されている。また、回路チップとセンサチップとは複数のバンプによって接続されており、複数のバンプは回路チップにおけるピエゾ抵抗素子とセンサチップにおける可動部とを取り囲むように配置されている。

したがって、ベース部材に衝撃などの外部応力が印加されたとしても、第１の接着部材を介すことにより、ベース部材から回路チップに伝わる応力が低減される。また、回路チップにおけるピエゾ抵抗素子の形成領域はバンプによってリジッドとなっているので、外部応力に基づくピエゾ抵抗素子の抵抗変動が抑制される。さらには、センサチップにおける可動部の形成領域もバンプによってリジッドとなっているので、外部応力に基づく可動部の作動が抑制される。すなわち、外部応力によるセンサ出力の変動を抑制することができる。

また、本発明では、センサチップが、複数のバンプとともに、絶縁性を有する第２の接着部材を介して回路チップのピエゾ抵抗素子形成面に固定され、第２の接着部材が、可動部に対して離間されている。

これによれば、センサチップは、複数のバンプとともに第２の接着部材を介して回路チップのピエゾ抵抗素子形成面に固定されるため、両チップ間の接合においてより高い機械的強度を確保することができる。また、第２の接着部材が可動部に対して離間されるように配置されているので、可動部は適切に作動することができる。また、本発明では、第１の接着部材は、第２の接着部材よりも硬化後のヤング率が低い。したがって、ベース部材に衝撃などの外部応力が印加されたとしても、第２の接着部材よりも軟らかい第１の接着部材を介すことにより、ベース部材から回路チップに伝わる応力を効果的に低減することができる。すなわち、外部応力によるセンサ出力の変動を効果的に抑制することができる。

請求項１に記載の発明においては、請求項２に記載のように、複数のバンプが、第２の接着部材によって封止された構成とすると良い。このように本発明によれば、バンプの周囲に第２の接着部材が配置されるため、バンプによる電気的接続部の強度をさらに向上させることができる。また、第２の接着部材によって、バンプを保護することもできる。

請求項１又は請求項２に記載の発明においては、請求項３に記載のように、第２の接着部材により、第２の接着部材よりも内周側に位置する可動部が封止された構成とすると良い。このように本発明によれば、第２の接着部材によって可動部が封止されるので、可動部への異物の進入を防ぐことができる。

請求項１〜３いずれかに記載の発明においては、請求項４に記載のように、回路チップとして、一面にピエゾ抵抗素子が形成されたアナログチップと、アナログチップと電気的に接続されたデジタルチップとを有し、アナログチップは、ピエゾ抵抗素子形成面の裏面を対向面として、第３の接着部材を介してデジタルチップ上に固定され、デジタルチップは第３の接着部材との接触面の裏面を対向面として、ベース部材上に第１の接着部材を介して固定された構成とすることが好ましい。

このように本発明によれば、回路チップが、アナログチップとデジタルチップとを第３の接着部材を介して積層してなる構成となっている。そして、デジタルチップとベース部材とが第１の接着部材を介して接着されている。したがって、ベース部材に衝撃などの外部応力が印加されたとしても、ピエゾ抵抗素子が形成されたアナログチップに応力が伝達されるまでに、第１の接着部材だけでなく、第３の接着部材によっても応力が低減される。すなわち、アナログチップ（ピエゾ抵抗素子）及びセンサチップ（可動部）に作用する応力自体が効果的に低減される。これにより、外部応力によるセンサ出力の変動を抑制することができる。

請求項４に記載の発明においては、請求項５に記載のように、第３の接着部材として、第２の接着部材よりも硬化後のヤング率が低い接着部材を採用することが好ましい。

このように本発明によれば、ベース部材に衝撃などの外部応力が印加されたとしても、第２の接着部材よりも軟らかい第３の接着部材を介すことにより、デジタルチップからアナログチップに伝わる応力を効果的に低減することができる。すなわち、外部応力によるセンサ出力の変動を効果的に抑制することができる。

請求項１に記載の発明においては、請求項６に記載のように、回路チップとして、一面にピエゾ抵抗素子が形成されたアナログチップと、アナログチップと電気的に接続されたデジタルチップとを有し、アナログチップは、ピエゾ抵抗素子形成面の裏面を対向面として、第３の接着部材を介してデジタルチップ上に固定され、デジタルチップは第３の接着部材との接触面の裏面を対向面として、ベース部材上に第１の接着部材を介して固定された構成とすることが好ましい。

本発明の作用効果は、請求項４に記載の発明の作用効果と同じであるので、その記載を省略する。

請求項４〜６いずれかに記載の発明は、請求項７に記載のように、デジタルチップにおける第３の接着部材との接着面積が、ベース部材における第１の接着部材との接着面積よりも狭くされた構成としても良い。

このように本発明によれば、第１の接着部材を介したベース部材とデジタルチップとの接着面積よりも、第３の接着部材を介したデジタルチップとアナログチップとの接着面積のほうが狭くなっている。したがって、ベース部材に衝撃などの外部応力が印加されたとしても、デジタルチップからアナログチップに伝わる応力の伝達面積が狭いので、ピエゾ抵抗素子が形成されたアナログチップに伝達される応力を効果的に低減することができる。また、可動部が形成されたセンサチップに伝達される応力を効果的に低減することができる。さらに、デジタルチップとベース部材との接着面積のほうがアナログチップとデジタルチップとの接着面積よりも大きいので、ベース部材と回路チップとのワイヤボンディングの際の安定性を確保することができる。

請求項１〜７いずれかに記載の発明は、請求項８に記載のように、ベース部材として、一面に開口部を有し、内面にセンサチップおよび回路チップが固定される有底筒状のケースと、ケース内にセンサチップおよび回路チップが収容された状態で開口部を閉塞するカバーとを有する構成としてもよい。このように本発明によれば、ケースとカバーとを組み付けてなる内部空間に、センサチップおよび回路チップが収容される。したがって、可動部への異物の進入を抑制することができる。

以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、第１実施形態に係るセンサ装置の概略構成を示す断面図である。図２は、図１に示すセンサ装置において、センサチップと回路チップとの位置関係を示す平面図である。図３は、センサチップの概略構成を示す平面図である。なお、図２においては、便宜上、後述するパッド３４と、パッド６９を省略している。

センサ装置１００は、図１に示されるように、ベース部材１０と、ベース部材１０に第１の接着部材２０を介して固定される回路チップ３０と、回路チップ３０における第１の接着部材２０との接着面３１ａの裏面３１ｂ上に、複数のバンプ５０を介して固定されるセンサチップ６０とを有している。

ベース部材１０は、回路チップ３０及びセンサチップ６０が、互いに積層された状態で固定される基材である。本実施形態においては、一面に開口部を有する有底筒状のケース１１と、ケース１１の開口部を閉塞するカバー１２からなり、ケース１１にカバー１２を組み付けた状態で形成される内部空間１３に、回路チップ３０とセンサチップ６０とが収容される構成となっている。

ケース１１は、例えばセラミックや樹脂などを用いて形成されており、その表面や内部に配線部（図示略）が形成されている。この配線部は、一部が内部空間１３に露出され、回路チップ３０のパッド３４とワイヤ４０を介して電気的に接続されており、一部がケース１１の外部に露出されている。これにより、例えば回路チップ３０からの出力信号が、ワイヤ４０及び配線部を介して、内部空間１３の外部に伝達可能となっている。本実施形態においては、ケース１１の構成材料としてアルミナなどのセラミックを採用しており、配線部を有するケース１１が、セラミック層を多層に積層してなるセラミック積層配線基板として構成されている。そして、有底筒状のケース１１の底部内面１１ａには、第１の接着部材２０を介して回路チップ３０が固定されている。

カバー１２は、セラミック、樹脂、金属などからなり、接着、溶接、ロウ付けなどによってケース１１に固定されている。このカバー１２の組みつけにより、ケース１１の開口部が閉塞され、閉じた内部空間１３を有するベース部材１０（パッケージ）となっている。また、本実施形態においては、内部空間１３に、不活性ガスとして例えば窒素ガスが封入されている。

第１の接着部材２０は、ベース部材１０と回路チップ３０とを接着固定するものである。その構成材料や形態は、ベース部材１０に回路チップ３０を接着固定できるものであれば特に限定されるものではない。有機系成分のみでも良いし、有機系成分に無機系成分や金属成分を混入させたもの（例えば銀ペースト）を用いても良い。本実施形態においては、第１の接着部材２０として、硬化後の状態で圧力を受けて変形する程度のヤング率（例えば数ＭＰａ程度）を有する軟らかい接着部材（例えば、シリコン系接着部材）を採用している。

回路チップ３０は、例えばシリコン基板などの半導体基板３１に対し、ＭＯＳトランジスタなどのスイッチング素子、抵抗、キャパシタなどの素子からなるセンサチップ６０の処理回路（図示略）が形成されたものである。本実施形態においては、この処理回路が、センサチップ６０の検出信号を所定処理（例えばＣＶ変換や増幅）するように構成されている。

半導体基板３１（回路チップ３０）における第１の接着部材２０との接着面３１ａの裏面３１ｂには、バンプ５０を介してセンサチップ６０と接続される複数のバンプ用パッド３２が形成されている。このバンプ用パッド３２は例えばアルミニウムからなる。また、半導体基板３１における裏面３１ｂ側には、処理回路を構成する素子として、半導体基板３１の歪みの影響を受けて抵抗値が変化する複数のピエゾ抵抗素子（例えば拡散抵抗）が一部分に集約されて形成されている。そして、半導体基板３１の裏面３１ｂ（以下、ピエゾ抵抗素子形成面３１ｂと示す）において、このピエゾ抵抗素子形成領域３３を取り囲むように（断続的な環状となるように）複数のバンプ用パッド３２が形成されている。

本実施形態においては、図２に示されるように、平面矩形状の半導体基板３１において、中心７０を含む略平面矩形状の一部領域（図２における破線で囲まれる領域）がピエゾ抵抗素子形成領域３３となっている。そして、ピエゾ抵抗素子形成領域３３の外周側において半導体基板３１の中心７０に対して点対称となるように、４つのバンプ用パッド３２が形成されている。より詳しくは、４つのバンプ用パッド３２が略平面矩形状のピエゾ抵抗素子形成領域３３の各角部に対応して形成されている。なお、本実施形態においては、図２に示されるように、４つのバンプ用パッド３２のうち、３つのバンプ用パッド３２ａが回路チップ３０とセンサチップ６０とを電気的且つ機械的に接続する機能を果たし、残りの１つのバンプ用パッド３２ｂが電気的な接続機能を提供せずに、回路チップ３０とセンサチップ６０とを機械的に接続するダミーパッドとなっている。

また、図１及び図２に示されるように、平面略矩形状の回路チップ３０は、平面略矩形状のセンサチップ６０よりも大きく、センサチップ６０の外周端が回路チップ３０の外周端よりも内側となっている。そして、半導体基板３１のピエゾ抵抗素子形成面３１ｂにおけるバンプ用パッド３２よりも外周側に、パッド３４が形成されている。このパッド３４は、ワイヤ４０を介してケース１１に形成された配線部と電気的に接続されている。このように構成される回路チップ３０（半導体基板３１）のピエゾ抵抗素子形成面３１ｂ上には、バンプ５０を介してセンサチップ６０が積層されている。

バンプ５０は、回路チップ３０とセンサチップ６０とを固定するものである。バンプ５０は、一般的なスタッドバンプの形成方法やはんだバンプの形成方法、または、金などの導体ペーストを用いたスクリーン印刷、あるいは、金などのナノペーストを用いたインクジェット法による印刷など、各種の方法を用いて形成することができる。なお、本実施形態においては、バンプ用パッド３２に対応する４つのバンプ５０のうち、図２に示されるように、３つのバンプ５０ａがバンプ用パッド３２ａと接続され、残りの１つのバンプ５０ｂがバンプ用パッド３２ｂと接続されている。

センサチップ６０は、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などの半導体基板６１の一面６１ａ（以下、可動部形成面６１ａと示す）側に可動部６２が形成されたものである。本実施形態においては、半導体基板６１に周知のマイクロマシン加工を施すことによって櫛歯構造を有する梁構造体が形成され、梁構造体の一部が、加速度の印加によって可動する可動部６２となっている。すなわち、センサチップ６０として、可動部６２の可動（変位）に伴う容量の変化によって加速度を検出する加速度センサチップが構成されている。

具体的には、図３に示されるように、半導体基板６１にエッチングを施してトレンチ６３を形成することにより、加速度の印加方向（図３の白抜き矢印方向）に変位可能な錘部６４と、該錘部６４に連結され、錘部６４と一体に変位する可動電極６５と、錘部６４を変位させるためにばね変形可能な梁部６６とからなる可動部６２と、可動電極６５に対向して配置された固定電極６７などが形成されている。なお、図３に示される破線で囲まれた領域６８は、トレンチ６３によって区画された梁構造体のうち、可動部６２を可動可能とするために、梁構造体の下面側の半導体基板６１（例えばＳＯＩ基板においては酸化膜）が除去された領域を示している。

このような構成のセンサチップ６０では、図３に示す白抜き矢印方向の成分を含む加速度を受けると、梁部６６のばね機能により、可動部６２が白抜き矢印方向に変位する。そして、このときの可動電極６５の変位に応じて、可動電極６５と固定電極６７との間の距離が変化し、両電極６５，６７間の静電容量が変化する。この静電容量の変化に基づいて加速度が検出される。なお、このような構成は、例えば特開２００６−１５３４８２号公報などに示されるように周知であるので、本実施形態における詳細な説明を割愛する。

また、半導体基板６１における可動部形成面６１ａ上であって、可動部６２の形成領域よりも外周側には、バンプ５０と接続されるパッド６９がバンプ用パッド３２に対応して、可動部６２の形成された領域を取り囲むように（断続的な環状となるように）形成されている。本実施形態においては、４つのバンプ５０にそれぞれ対応する４つのパッド６９のうち、図３に示されるように、３つのパッド６９ａがバンプ５０ａと接続されるパッドであり、残りの１つのパッド６９ｂがバンプ５０ｂと接続されるパッドである。すなわち、パッド６９ａ、バンプ５０ａ、及びバンプ用パッド３２ａの接続部は、センサチップ６０と回路チップ３０とを電気的且つ機械的に接続しており、パッド６９ａ、バンプ５０ｂ、及びバンプ用パッド３２ｂの接続部は、センサチップ６０と回路チップ３０とを機械的に接続している。

このように構成されるセンサ装置１００では、ケース１１の底部内面１１ａに第１の接着部材２０を介して回路チップ３０が固定されている。これにより、ケース１１及びカバー１２からなるベース部材１０に衝撃などの外部応力が印加されたとしても、第１の接着部材２０によって、ケース１１から回路チップ３０に伝達される応力を低減することができる。特に本実施形態においては、第１の接着部材２０として、軟らかい接着部材を採用しているので、ケース１１から回路チップ３０に伝達される応力を効果的に低減することができる。

また、本実施形態においては、バンプ５０（バンプ５０を介したバンプ用パッド３２とパッド６９との接続部）が回路チップ３０におけるピエゾ抵抗素子形成領域３３とセンサチップ６０における可動部６２の形成された領域６２ａ（図２に示される破線で囲まれた領域）を取り囲むように形成されている。これによって、バンプ５０（接続部）より内側の回路チップ３０におけるピエゾ抵抗素子形成領域３３とセンサチップ６０における可動部形成領域６２ａが互いにリジッドになっている。すなわち、回路チップ３０に応力が伝達されたとしても、回路チップ３０におけるピエゾ抵抗素子形成領域３３に歪みが生じにくくなっている。また、バンプ５０を介してセンサチップ６０に応力が伝達されたとしても、センサチップ６０における可動部形成領域６２ａに歪みが生じにくくなっている。以上の効果により、本実施形態によれば、外部応力に基づくピエゾ抵抗素子の抵抗変動や、可動部６２の変位を抑制し、ひいてはセンサ出力の変動を抑制することができる。

また、本実施形態においては、ベース部材１０が、開口部を有する有底筒状のケース１１とカバー１２からなり、カバー１２をケース１１に組み付けることで形成される閉じた内部空間１３に、センサチップ６０と回路チップ３０が収容されている。したがって、外部から内部空間１３への異物の侵入を抑制し、ひいては可動部６２への異物の噛み込みを抑制することができる。また、可動部６２を回路チップ３０と対向させているので、これによっても、可動部６２への異物の噛み込みを抑制することができる。

また、本実施形態においては、第１の接着部材２０を介すことにより、回路チップ３０とセンサチップ６０とを接続するバンプ５０に伝達される応力が低減される。また、回路チップ３０とケース１１の配線部との接続部として、ワイヤ４０を採用している。ワイヤ４０は、それ自体が応力を緩和することができる。すなわち、センサチップ６０と回路チップ３０、及び、回路チップ３０とケース１１の配線部の各接続部における接続信頼性を確保することができる。

なお、本実施形態においては、４つのバンプ用パッド３２が、半導体基板３１の中心７０に対して点対称であって、平面矩形状のピエゾ抵抗素子形成領域３３の角部にそれぞれ形成される例を示した。しかしながら、例えば図４に示されるように、４つのバンプ用パッド３２が、平面矩形状のピエゾ抵抗素子形成領域３３の各辺（例えば各辺の中央）に対応して形成された構成としてもよい。図４は、変形例を示す平面図である。また、中心７０に対して点対称でなくとも良い。少なくともピエゾ抵抗素子形成領域３３を取り囲むように断続的な環状に形成されれば良い。換言すれば、隣接するバンプ用パッド３２間を繋いでなる領域７１（図４における二点鎖点で囲まれた領域）内に、ピエゾ抵抗素子形成領域３３が入っていれば良い。例えば、ピエゾ抵抗素子形成領域３３が平面多角形状であれば、少なくともその各角部または各辺に対応してバンプ用パッド３２がそれぞれ形成されれば良い。ただし、隣接するバンプ用パッド３２間の距離が短いほど、バンプ用パッド３２（接続部）によって取り囲まれる回路チップ３０のピエゾ抵抗素子形成領域３３がよりリジッドとなる。なお、バンプ用パッド３２に対応するパッド６９と可動部形成領域６２ａとの関係についても、上述のバンプ用パッド３２とピエゾ抵抗素子形成領域３３との関係と同様の関係を満たせばよい。

また、本実施形態においては、第１の接着部材２０として、硬化後の状態で圧力を受けて変形する程度のヤング率（例えば数ＭＰａ程度）を有する軟らかい接着部材（例えば、シリコン系接着部材）を採用する例を示した。しかしながら、第１の接着部材２０として、硬化後の状態で圧力を受けてほとんど変形しない程度のヤング率を有する接着部材を採用してもよい。このような接着部材を用いた場合でも、第１の接着部材２０によって、少なからず応力を低減することができる。

また、本実施形態においては、バンプ用パッド３２、バンプ５０、及びパッド６９からなる４つの接続部のうち、１つが電気的な接続機能を提供しない接続部である例を示した。しかしながら、電気的な接続機能を提供する接続部のみで、ピエゾ抵抗素子形成領域３３及び可動部形成領域６２ａを取り囲むことが可能であるならば、電気的な接続機能を提供しない接続部を不要とすることができる。すなわち、バンプ用パッド３２ａ、バンプ５０ａ、及びパッド６９ａのみで接続部を構成することもできる。
（第２実施形態）
次に、本発明の第２実施形態を、図５及び図６に基づいて説明する。図５は、第２実施形態に係るセンサ装置の概略構成を示す断面図であり、第１実施形態に示した図１に対応している。図６は、図５に示すセンサ装置において、センサチップと回路チップとの位置関係を示す平面図であり、第１実施形態に示した図２に対応している。なお、図６においては、便宜上、後述するパッド３４、パッド３９、及びパッド６９を省略している。

第２実施形態に係るセンサ装置１００は、第１実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第１実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。

第１実施形態では、回路チップ３０が１チップである例を示した。これに対し、本実施形態においては、回路チップ３０として、デジタルチップ３５とアナログチップ３６の２チップを有している。そして、ベース部材１０とセンサチップ６０との間で、ベース部材１０側にデジタルチップ３５、センサチップ６０側にアナログチップ３６となるように、２チップ３５，３６が積層されている点を特徴とする。

デジタルチップ３５は、センサチップ６０の処理回路のうち、デジタル回路部分がシリコン基板などの半導体基板３７に形成されたものである。この半導体基板３７（デジタルチップ３５）は、ケース１１の底部内面１１ａに第１の接着部材２０を介して接着固定されている。また、半導体基板３７における第１の接着部材２０との接着面３７ａの裏面３７ｂ側には、デジタルチップ３５とアナログチップ３６とを積層状態で固定する第３の接着部材２１が配置されている。また、図６に示されるように、平面略矩形状のデジタルチップ３５は、平面略矩形状のアナログチップ３６よりも大きく、アナログチップ３６の外周端がデジタルチップ３５の外周端よりも内側となっている。そして、半導体基板３７の裏面３７ｂ上における第３の接着部材２１との接着部位よりも外周側に、パッド３４が形成されている。このパッド３４は、第１実施形態で示したように、ワイヤ４０を介して、ケース１１に形成された配線部と電気的に接続されている。また、半導体基板３７における裏面３７ｂであって、第３の接着部材２１との接着部位よりも外周側には、ワイヤ４１を介してアナログチップ３６とデジタルチップ３５とを電気的に接続するパッド（図示略）も形成されている。

第３の接着部材２１は、デジタルチップ３５とアナログチップ３６とを接着固定するものである。その構成材料や形態は、デジタルチップ３５をアナログチップ３６に接着固定できるものであれば特に限定されるものではない。有機系成分のみでも良いし、有機系成分に無機系成分や金属成分を混入させたもの（例えば銀ペースト）を用いても良い。本実施形態においては、第３の接着部材２１として、第１の接着部材２０と同一の接着部材（硬化後の状態で圧力を受けて変形する程度のヤング率（例えば数ＭＰａ程度）を有する軟らかい接着部材）を採用している。

アナログチップ３６は、センサチップ６０の処理回路のうち、アナログ回路部分がシリコン基板などの半導体基板３８に形成されたものであり、アナログ回路を構成する素子として、ピエゾ抵抗素子が含まれている。この半導体基板３８における第３の接着部材２１との接着面３８ａの裏面３８ｂには、バンプ５０を介してセンサチップ６０と接続される複数のバンプ用パッド３２が形成されている。また、半導体基板３８における裏面３８ｂ側には、半導体基板３８の歪みの影響を受けて抵抗値が変化する複数のピエゾ抵抗素子（例えば拡散抵抗）が一部分に集約されて形成されている。そして、半導体基板３８の裏面３８ｂ（以下、ピエゾ抵抗素子形成面３８ｂと示す）において、このピエゾ抵抗素子形成領域３３を取り囲むように（断続的な環状となるように）複数のバンプ用パッド３２が形成されている。

本実施形態においては、図６に示されるように、平面矩形状の半導体基板３８において、中心７２を含む略平面矩形状の一部領域がピエゾ抵抗素子形成領域３３となっている。そして、ピエゾ抵抗素子形成領域３３の外周側において半導体基板３８の中心７２に対して点対称となるように、４つのバンプ用パッド３２（３２ａ、３２ｂ）が、第１実施形態同様に形成されている。

また、図５及び図６に示されるように、平面略矩形状のアナログチップ３６は、平面略矩形状のセンサチップ６０よりも大きく、センサチップ６０の外周端がアナログチップ３６の外周端よりも内側となっている。そして、半導体基板３８のピエゾ抵抗素子形成面３８ｂにおけるバンプ用パッド３２よりも外周側に、パッド３９が形成されている。このパッド３９は、ワイヤ４１を介して半導体基板３７に形成されたパッド（図示略）と接続される。

このように構成される回路チップ３０（半導体基板３１）のピエゾ抵抗素子形成面３８ｂ上には、バンプ５０を介してセンサチップ６０が積層されている。バンプ５０及びセンサチップ６０については第１実施形態と同じである。

このように、本実施形態に係るセンサ装置１００では、ケース１１の底部内面１１ａに第１の接着部材２０を介して半導体基板３７（デジタルチップ３５）が固定され、第３の接着部材２１を介して、デジタルチップ３５上に、アナログチップ３６が固定されている。これにより、ケース１１及びカバー１２からなるベース部材１０に衝撃などの外部応力が印加されたとしても、第１の接着部材２０によって、ケース１１からデジタルチップ３５に伝達される応力を低減することができる。さらには、第３の接着部材２１によって、デジタルチップ３５からアナログチップ３６に伝達される応力を低減することができる。すなわち、第１の接着部材２０と第３の接着部材２１とを介すことにより、ベース部材１０からピエゾ抵抗素子が形成されたアナログチップ３６に伝達される応力を効果的に低減することができる。また、本実施形態においては、第１の接着部材２０及び第３の接着部材２１として、軟らかい接着部材を採用している。したがって、ケース１１からデジタルチップ３５を経由してアナログチップ３６に伝達される応力をより効果的に低減することができる。

また、本実施形態においては、第１実施形態と同様に、バンプ５０がアナログチップ３６におけるピエゾ抵抗素子形成領域３３とセンサチップ６０における可動部６２の形成された領域６２ａ（図６に示される破線で囲まれた領域）を取り囲むように形成されている。これによって、バンプ５０（接続部）より内側のアナログチップ３６におけるピエゾ抵抗素子形成領域３３とセンサチップ６０における可動部形成領域６２ａが互いにリジッドになっている。すなわち、アナログチップ３６に応力が伝達されたとしても、アナログチップ３６におけるピエゾ抵抗素子形成領域３３に歪みが生じにくくなっている。また、バンプ５０を介してセンサチップ６０に応力が伝達されたとしても、センサチップ６０における可動部形成領域６２ａに歪みが生じにくくなっている。以上の効果により、本実施形態によれば、外部応力に基づくピエゾ抵抗素子の抵抗変動や、可動部６２の変位を第１実施形態に比べてより効果的に抑制し、ひいてはセンサ出力の変動を第１実施形態に比べてより効果的に抑制することができる。

また、本実施形態においては、センサチップ６０の処理回路のうち、デジタル回路部分を半導体基板３７に形成してデジタルチップ３５とし、アナログ回路部分を半導体基板３８に形成してアナログチップ３６としている。これにより、処理回路が半導体基板３１に集積された第１実施形態の構成に比べて、回路チップ３０とセンサチップ６０の積層方向に垂直な方向における回路チップ３０の大きさが小さくなっている。すなわち、ベース部材１０（ケース１１）からの第１の接着部材２０を介した応力の伝達範囲が、第１実施形態よりも狭くなっている。また、第１の接着部材２０を介したケース１１とデジタルチップ３５との接着面積よりも、第３の接着部材２１を介したデジタルチップ３５とアナログチップ３６との接着面積のほうが狭くなっている。すなわち、デジタルチップ３５とアナログチップ３６との間の応力伝達範囲がさらに狭くなっている。したがって、これらの効果により、ピエゾ抵抗素子が形成されたアナログチップ３６に伝達される応力を効果的に低減することができる。また、バンプ５０を介してアナログチップ３６と接続されたセンサチップ６０に伝達される応力も効果的に低減することができる。さらに、デジタルチップ３５とケース１１との接着面積のほうがアナログチップ３６とデジタルチップ３５との接着面積よりも大きいので、ケース１１とデジタルチップ３５とのワイヤボンディングの際の安定性を確保することができる。

また、本実施形態においては、回路チップ３０としてのデジタルチップ３５とアナログチップ３６のうち、デジタルチップ３５をベース部材１０（ケース１１）側に接着している。したがって、クロック信号などによって可動部６２が誤作動することを抑制することができる。

また、本実施形態においては、第１の接着部材２０及び第３の接着部材２１を介すことにより、アナログチップ３６とセンサチップ６０とを接続するバンプ５０に伝達される応力が低減される。また、デジタルチップ３５とケース１１の配線部との接続、及び、アナログチップ３６とデジタルチップ３５との接続部として、ワイヤ４０、４１をそれぞれ採用している。ワイヤ４０、４１は、それ自体が応力を緩和することができる。すなわち、センサチップ６０とアナログチップ３６、アナログチップ３６とデジタルチップ３５、及びデジタルチップ３５とケース１１の配線部の各接続部における接続信頼性を確保することができる。

なお、本実施形態においては、第３の接着部材２１として、第１の接着部材２０と同一の接着部材を採用する例を示した。しかしながら、第３の接着部材２１として、第１の接着部材２０とは異なる接着部材を採用しても良い。
（第３実施形態）
次に、本発明の第３実施形態を、図７に基づいて説明する。図７は、第３実施形態に係るセンサ装置の概略構成を示す断面図である。

第３実施形態に係るセンサ装置は、上述した各実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、上述した各実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。

例えば第２実施形態においては、センサチップ６０が、バンプ５０を介して、回路チップ３０を構成するアナログチップ３６に固定される例を示した。これに対し、本実施形態においては、図７に示されるように、バンプ５０だけでなく、可動部６２の可動を妨げないように配置された第２の接着部材２２を介して、センサチップ６０が回路チップ３０を構成するアナログチップ３６に固定されている点を第１の特徴とする。そして、第１の接着部材２０及び第３の接着部材２１の少なくとも一方が、第２の接着部材２２よりも硬化後のヤング率が低い（軟らかい）点を第２の特徴とする。

第２の接着部材２２は、バンプ５０とともに、センサチップ６０と回路チップ３０（アナログチップ３６）とを機械的に接続するものである。その構成材料や形態は、センサチップ６０を回路チップ３０（アナログチップ３６）に接着固定できるものであれば特に限定されるものではない。本実施形態においては、第２の接着部材２２として、図７に示されるように、可動部６２の可動を妨げないようにセンサチップ６０側に凹部が形成されたフィルム状の接着部材を採用している。このような第２の接着部材２２は、本出願人による特開２００６−１８９４１８号公報などに記載されているので、詳細な説明は割愛する。

また、本実施形態においては、図７に示されるように、複数のバンプ５０の周囲に第２の接着部材２２が配置され、バンプ５０（バンプ５０を介したバンプ用パッド３２とパッド６９との接続部）が第２の接着部材２２によって封止されている。また、第２の接着部材２２が、半導体基板３８のピエゾ抵抗素子形成面３８ｂ上（半導体基板６１の可動部形成面６１ａ上）において、可動部６２を取り囲むように環状に配置され、第２の接着部材２２によって可動部６２が封止されている。そして、半導体基板３８のピエゾ抵抗素子形成面３８ｂにおける第２の接着部材２２の配置部位よりも外周側に、パッド３９が形成されている。

また、本実施形態においては、第１の接着部材２０及び第３の接着部材２１が同一の接着部材からなり、該接着部材として、第２の接着部材２２よりも硬化後のヤング率の低い接着部材を採用している。具体的には、第１の接着部材２０及び第３の接着部材２１として、硬化後の状態で圧力を受けて変形する程度のヤング率を有する軟らかい接着部材を採用し、第２の接着部材２２として、硬化後の状態で圧力を受けて殆ど変形しない程度のヤング率を有する接着部材を採用している。

このように本実施形態に係るセンサ装置１００によれば、センサチップ６０が、バンプ５０及び第２の接着部材２２を介して、回路チップ３０（アナログチップ３６）に固定されている。したがって、センサチップ６０と回路チップ３０との接続において、上述した実施形態よりも高い機械的強度を確保することができる。特に本実施形態においては、バンプ５０の周囲に第２の接着部材２２が配置されているので、バンプ５０を介した接続部の接続信頼性を向上させることができる。また、第２の接着部材２２によって、バンプ５０を腐食などから保護することもできる。さらには、環状に配置された第２の接着部材２２によって可動部６２が封止されているので、可動部６２への異物の噛み込みを抑制することができる。

また、本実施形態においては、バンプ５０の周囲を被覆しつつ、可動部６２を取り囲むように、第２の接着部材２２が環状に配置されている。これにより、アナログチップ３６に応力が伝達されたとしても、アナログチップ３６におけるピエゾ抵抗素子形成領域３３に、上述した実施形態よりも歪みが生じにくくなっている。

また、第１の接着部材２０及び第３の接着部材２１として、第２の接着部材２２よりも硬化後のヤング率の低い接着部材を採用している。すなわち、ベース部材１０（ケース１１）からピエゾ抵抗素子の形成されたアナログチップ３６に伝達される応力をより効果的に低減することができる。すなわち、本実施形態に係るセンサ装置１００では、これらの効果によって、外部応力に基づくピエゾ抵抗素子の抵抗変動や可動部６２の変位を抑制し、ひいてはセンサ出力の変動を抑制することができる。

なお、本実施形態においては、第１の接着部材２０及び第３の接着部材２１として、第２の接着部材２２よりも硬化後のヤング率の低い接着部材を採用する例を示した。しかしながら、第１の接着部材２０及び第３の接着部材２１として、第２の接着部材２２よりも硬化後のヤング率の高い接着部材もしくはヤング率の等しい接着部材を採用しても良い。応力低減の観点からは、第１の接着部材２０及び第３の接着部材２１の少なくとも一方（より好ましくは両接着部材２０，２１）として、第２の接着部材２２よりも硬化後のヤング率の低い接着部材を採用すると良い。

また、本実施形態においては、第２の接着部材２２によって、バンプ５０が封止されるとともに可動部６２も封止される例を示した。しかしながら、第２の接着部材２２によって可動部６２が封止されない配置としても良いし、バンプ５０が封止されない配置としてもよい。また、第２の接着部材２２としても、凹部が形成されたフィルム状の接着部材に限定されるものではない。

また、本実施形態においては、第２実施形態に示した構成に対して、第２の接着部材２２を適用する例を示した。しかしながら、第１実施形態に示した構成や各実施形態の変形例に対して第２の接着部材２２を適用しても良い。なお、回路チップ３０が第１実施形態に示すように１チップで構成される場合には、第１の接着部材２０として、第２の接着部材２２よりも硬化後のヤング率の低い接着部材を採用すると良い。

以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

本実施形態においては、ベース部材１０が、ケース１１とカバー１２からなる例を示した。しかしながら、ベース部材１０としては、回路チップ３０とセンサチップ６０が積層状態で固定されるものであれば特に限定されるものではない。例えば、ケース１１のみを採用しても良いし、平板状のベース部材１０を採用することもできる。

本実施形態においては、センサチップ６０として加速度センサチップの例を示した。しかしながら、センサチップ６０として、一面側に力学量により変位する可動部が形成されたセンサチップであれば採用することができる。例えば、上記以外にも、周知の角速度センサチップを採用することができる。

第１実施形態に係るセンサ装置の概略構成を示す断面図である。 図１に示すセンサ装置において、センサチップと回路チップとの位置関係を示す平面図である。 センサチップの概略構成を示す平面図である。 バンプ用パッドの配置の変形例を示す平面図である。 第２実施形態に係るセンサ装置の概略構成を示す断面図である。 図５に示すセンサ装置において、センサチップと回路チップとの位置関係を示す平面図である。 第３実施形態に係るセンサ装置の概略構成を示す断面図である。

符号の説明

１０・・・ベース部材
２０・・・第１の接着部材
２１・・・第３の接着部材
２２・・・第２の接着部材
３０・・・回路チップ
３３・・・ピエゾ抵抗素子形成領域
３５・・・デジタルチップ
３６・・・アナログチップ
５０・・・バンプ
６０・・・センサチップ
６２・・・可動部
１００・・・センサ装置

Claims (8)

1. 一面に可動部を有するセンサチップと、
   回路部を構成するピエゾ抵抗素子が一面側に形成され、前記センサチップと電気的に接続された回路チップと、
   前記センサチップと前記回路チップとが互いに積層された状態で固定されるベース部材と、を備えるセンサ装置であって、
   前記センサチップは、前記可動部を前記回路チップのピエゾ抵抗素子形成面に対向させた状態で、前記可動部を取り囲むように配置された複数のバンプを介して、前記回路チップに固定され、
   前記回路チップは、前記ピエゾ抵抗素子形成面の裏面を対向面として、前記ベース部材に第１の接着部材を介して固定され、前記ピエゾ抵抗素子形成面における前記バンプによって取り囲まれた領域内に、前記ピエゾ抵抗素子が形成され、
   前記センサチップは、前記複数のバンプとともに、絶縁性を有する第２の接着部材を介して前記回路チップのピエゾ抵抗素子形成面に固定され、
   前記第２の接着部材は、前記可動部に対して離間されており、
   前記第１の接着部材は、前記第２の接着部材よりも硬化後のヤング率が低いことを特徴とするセンサ装置。
2. 前記複数のバンプは、前記第２の接着部材によって封止されていることを特徴とする請求項１に記載のセンサ装置。
3. 前記第２の接着部材により環状に封止され、前記第２の接着部材よりも内周側に位置する前記可動部が封止されていることを特徴とする請求項１又は請求項２に記載のセンサ装置。
4. 前記回路チップとして、一面に前記ピエゾ抵抗素子が形成されたアナログチップと、前記アナログチップと電気的に接続されたデジタルチップとを有し、
   前記アナログチップは、前記ピエゾ抵抗素子形成面の裏面を対向面として、第３の接着部材を介して前記デジタルチップ上に固定され、
   前記デジタルチップは前記第３の接着部材との接触面の裏面を対向面として、前記ベース部材上に前記第１の接着部材を介して固定されていることを特徴とする請求項１〜３いずれか１項に記載のセンサ装置。
5. 前記第３の接着部材は、前記第２の接着部材よりも硬化後のヤング率が低いことを特徴とする請求項４に記載のセンサ装置。
6. 前記回路チップとして、一面に前記ピエゾ抵抗素子が形成されたアナログチップと、前記アナログチップと電気的に接続されたデジタルチップとを有し、
   前記アナログチップは、前記ピエゾ抵抗素子形成面の裏面を対向面として、第３の接着部材を介して前記デジタルチップ上に固定され、
   前記デジタルチップは前記第３の接着部材との接触面の裏面を対向面として、前記ベース部材上に前記第１の接着部材を介して固定されていることを特徴とする請求項１に記載のセンサ装置。
7. 前記デジタルチップにおける前記第３の接着部材との接着面積が、前記ベース部材における前記第１の接着部材との接着面積よりも狭いことを特徴とする請求項４〜６いずれか1項に記載のセンサ装置。
8. 前記ベース部材として、一面に開口部を有し、内面に前記センサチップおよび前記回路チップが固定される有底筒状のケースと、前記ケース内に前記センサチップおよび前記回路チップが収容された状態で前記開口部を閉塞するカバーと、を有することを特徴とする請求項１〜７いずれか１項に記載のセンサ装置。

Images