JP5742170B2 - Memsデバイス、その製造方法、及びそれを有する半導体装置 - Google Patents
Memsデバイス、その製造方法、及びそれを有する半導体装置 Download PDFInfo
- Publication number
- JP5742170B2 JP5742170B2 JP2010237678A JP2010237678A JP5742170B2 JP 5742170 B2 JP5742170 B2 JP 5742170B2 JP 2010237678 A JP2010237678 A JP 2010237678A JP 2010237678 A JP2010237678 A JP 2010237678A JP 5742170 B2 JP5742170 B2 JP 5742170B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sensor
- electrode
- mems device
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Pressure Sensors (AREA)
- Micromachines (AREA)
Description
図1(a)は、本発明の実施形態1に係る加速度センサデバイス100の全体構成を示す断面図であり、(b)は、本発明の第1の実施形態に係る加速度センサデバイス100の平面図である。図1(a)は、図1(b)B−B´線に沿った断面図であり、図1(b)は、図1(a)のA−A´線に沿った平面図である。図1(a)及び図1(b)を参照すると、加速度センサデバイス100は、基板102、制御素子であるIC110、センサ112、及び基板102とセンサ112とを電気的に接続する接続部材142を含む。
図3(a)乃至図3(d)を参照して、図1(a)及び(b)に示した加速度センサデバイス100の製造方法を説明する。尚、図3(a)乃至図3(d)において、図1(a)及び(b)に示した加速度センサデバイス100と同一又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。
図4(a)は、本発明の実施形態2に係る加速度センサデバイス300の全体構成を示す断面図であり、(b)は、本発明の第2の実施形態に係る加速度センサデバイス300の平面図である。図4(a)は、図4(b)のD−D´線に沿った断面図であり、図4(b)は、図4(a)のC−C´線に沿った平面図である。図4(a)及び(b)を参照して、本発明の実施形態2に係る加速度センサデバイス300を説明する。尚、図1(a)及び(b)に示した加速度センサデバイス100と同一又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。本実施形態では、センサ302とIC110との間にセンサキャップ306が配置されている。
図5は、本発明の実施形態3に係る加速度センサデバイス400の全体構成を示す断面図である。図5を参照して、本発明の実施形態3に係る加速度センサデバイス400を説明する。尚、図1(a)及び(b)に示した加速度センサデバイス100と同一又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。本実施形態において、基板402は、IC110の少なくとも一部を収納する収容空間となる凹部(キャビティ)409を有するキャビティ基板である。
図6は、本発明の実施形態4に係る加速度センサデバイス500の全体構成を示す断面図である。図6を参照して、本発明の実施形態4に係る加速度センサデバイス500を説明する。尚、図1(a)及び(b)に示した加速度センサデバイス100、図4(a)及び(b)に示した加速度センサデバイス300及び図5に示した加速度センサデバイス400と同一又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。本実施形態において、基板402は、IC110の少なくとも一部を収納する収容空間となる凹部(キャビティ)409を有するキャビティ基板であり、且つセンサ302とIC110との間にセンサキャップ306が配置されている。
図7(a)は、本発明の実施形態5に係る加速度センサデバイス700の全体構成を示す断面図であり、(b)は、本発明の第5の実施形態に係る加速度センサデバイス700の平面図であり、(c)は、本発明の実施形態5に係る加速度センサデバイス700の全体構成を示す断面図である。図7(a)は、図7(b)のF−F´線に沿った断面図であり、図7(b)は、図7(a)のE−E´線に沿った平面図であり、図7(c)は、図7(b)のG−G´線に沿った断面図である。図7(a)乃至(c)を参照して、本発明の実施形態5に係る加速度センサデバイス700を説明する。尚、図1(a)及び(b)に示した加速度センサデバイス100と同一又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。
図9は、本発明の実施形態6に係る加速度センサデバイス900の全体構成を示す断面図である。図9を参照して、本発明の実施形態6に係る加速度センサデバイス900を説明する。尚、図4(a)及び(b)に示した加速度センサデバイス300、図7(a)乃至(c)に示した加速度センサデバイス700及び図8に示した加速度センサデバイス700´と同一又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。図9に示した加速度センサデバイス900の断面図に対応する加速度センサデバイス900の平面図は、図7(b)に示した加速度センサデバイス700の平面図と略同一であるため、省略する。本実施形態では、基板702とIC110とがボンディングワイヤで接続されており、センサ302とIC110との間にセンサキャップ306が配置されている。
図10(a)は、本発明の実施形態7に係る加速度センサデバイス1000の全体構成を示す断面図であり、(b)は、本発明の第7の実施形態に係る加速度センサデバイス1000の平面図であり、(c)は、本発明の第7の実施形態に係る加速度センサデバイス700の全体構成を示す断面図である。図10(a)は、図10(b)のH−H´線に沿った断面図であり、図10(c)は、図10(b)のI−I´線に沿った断面図である。図10(a)乃至(c)を参照して、本発明の実施形態7に係る加速度センサデバイス1000を説明する。尚、図5に示した加速度センサデバイス400と同一又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。本実施形態において、基板1002とIC110とがボンディングワイヤで接続されており、基板1002は、IC110の少なくとも一部を収納する収容空間となる凹部(キャビティ)1009を有するキャビティ基板である。
図11は、本発明の実施形態8に係る加速度センサデバイス1100の全体構成を示す断面図である。図11を参照して、本発明の実施形態8に係る加速度センサデバイス1100を説明する。尚、図9に示した加速度センサデバイス900及び図10(a)乃至(c)に示した加速度センサデバイス1000と同一又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。本実施形態において、基板1002とIC110とがボンディングワイヤで接続されており、基板1002は、IC110の少なくとも一部を収納する収容空間となる凹部(キャビティ)1009を有するキャビティ基板である。
102 基板
110 IC
112 センサ
114 導電部
136 電極パッド
138 バンプ
140 接着剤
142 接続部材
Claims (41)
- 少なくとも一方の面側に第1電極部を有する基板と、
前記第1電極部に対向する面に、当該第1電極部と電気的に接続する電極パッドを備え、前記第1電極部の一部を露出させるように配置された制御素子と、
可動部と、露出させた前記第1電極部の一部に対向する電極パッドとを備え、前記制御素子上に配置されたMEMS素子と、
露出させた前記第1電極部の一部と前記MEMS素子の前記電極パッドとを電気的に接続する接続部材と、
を具備し、
前記可動部は、前記制御素子に覆われたことを特徴とするMEMSデバイス。 - 前記基板は、前記第1電極部が配置された側に凹部を有し、
前記制御素子の少なくとも一部は、前記凹部内に収納されたことを特徴とする請求項1に記載のMEMSデバイス。 - 前記接続部材は、曲げ弾性率が300MPa以下であることを特徴とする請求項1又は2に記載のMEMSデバイス。
- 前記基板は、前記一方の面から他方の面に貫通する貫通電極を有し、前記他方の面に配線層を有し、
前記貫通電極は、前記第1電極部と前記配線層とを電気的に接続することを特徴とする請求項1又は2に記載のMEMSデバイス。 - 前記制御素子に接着され、前記可動部を覆う空隙を形成するキャップをさらに具備することを特徴とする請求項1乃至4のいずれか一項に記載のMEMSデバイス。
- 前記制御素子と前記MEMS素子とは、前記可動部を除いて接着剤で接着されたことを特徴とする請求項1又は2に記載のMEMSデバイス。
- 前記接着剤は、曲げ弾性率が300MPa以下であることを特徴とする請求項6に記載のMEMSデバイス。
- 前記電極パッド上に配置され、前記接続部材に電気的に接続されるバンプをさらに具備することを特徴とする請求項1乃至7のいずれか一項に記載のMEMSデバイス。
- 前記基板は、前記第1電極部上に配置され、前記接続部材に電気的に接続されるバンプを有することを特徴とする請求項1乃至8のいずれか一項に記載のMEMSデバイス。
- 前記基板は、第2電極部をさらに有し、
前記第2電極部と前記制御素子とは、導電性の接着剤を介して電気的に接続されることを特徴とする請求項1乃至9のいずれか一項に記載のMEMSデバイス。 - 少なくとも一方の面側に第1電極部を有する基板と、
前記基板の前記第1電極部が配置された側に配置された制御素子と、
可動部と、前記第1電極部に対向する電極パッドとを備え、前記制御素子上に配置されたMEMS素子と、
前記制御素子と前記MEMS素子との間に配置され、前記可動部を覆う空隙を形成するキャップと、
前記第1電極部と前記MEMS素子の前記電極パッドとを電気的に接続する接続部材と、
を具備するMEMSデバイス。 - 前記基板は、前記第1電極部が配置された面に凹部を有し、
前記制御素子は、前記凹部内に配置されたことを特徴とする請求項11に記載のMEMSデバイス。 - 前記接続部材は、曲げ弾性率が300MPa以下であることを特徴とする請求項11又は12に記載のMEMSデバイス。
- 前記基板は、前記一方の面から他方の面に貫通する貫通電極を有し、前記他方の面に配線層を有し、
前記貫通電極は、前記第1電極部と前記配線層とを電気的に接続することを特徴とする請求項11又は12に記載のMEMSデバイス。 - 前記制御素子と前記キャップとは、接着剤で接着されたことを特徴とする請求項11又は12に記載のMEMSデバイス。
- 前記接着剤は、曲げ弾性率が300MPa以下であることを特徴とする請求項15に記載のMEMSデバイス。
- 前記電極パッド上に配置され、前記接続部材に電気的に接続されるバンプをさらに具備することを特徴とする請求項11乃至16のいずれか一項に記載のMEMSデバイス。
- 前記基板は、前記第1電極部上に配置され、前記接続部材に電気的に接続されるバンプを有することを特徴とする請求項11乃至17のいずれか一項に記載のMEMSデバイス。
- 前記基板は、第2電極部をさらに有し、
前記第2電極部と前記制御素子とは、導電性の接着剤を介して電気的に接続されることを特徴とする請求項11乃至18のいずれか一項に記載のMEMSデバイス。 - 配線を有する基板と、
前記配線に対向する面に、当該配線と電気的に接続する電極パッドを備え、前記配線の一部を露出させるように前記基板上に配置された制御素子と、
可動部と、露出させた前記配線の一部に対向する電極パッドとを備え、前記制御素子上に配置されたMEMS素子と、
露出させた前記配線の一部と前記MEMS素子の前記電極パッドとを電気的に接続する接続部材と、
を具備し、
前記可動部は、前記制御素子に覆われたことを特徴とするMEMSデバイス。 - 前記基板は、前記制御素子が配置された側に凹部を有し、
前記制御素子の少なくとも一部は、前記凹部内に収納されたことを特徴とする請求項20に記載のMEMSデバイス。 - 前記接続部材は、曲げ弾性率が300MPa以下であることを特徴とする請求項20又は21に記載のMEMSデバイス。
- 前記制御素子に接着され、前記可動部を覆う空隙を形成するキャップをさらに具備することを特徴とする請求項20乃至22のいずれか一項に記載のMEMSデバイス。
- 前記制御素子と前記MEMS素子とは、前記可動部を除いて接着剤で接着されたことを特徴とする請求項20又は21に記載のMEMSデバイス。
- 前記接着剤は、曲げ弾性率が300MPa以下であることを特徴とする請求項24に記載のMEMSデバイス。
- 前記電極パッド上に配置され、前記接続部材に電気的に接続されるバンプをさらに具備することを特徴とする請求項20乃至25のいずれか一項に記載のMEMSデバイス。
- 前記基板は、前記配線上に配置され、前記接続部材に電気的に接続されるバンプを有することを特徴とする請求項20乃至26のいずれか一項に記載のMEMSデバイス。
- 前記制御素子は、電極パッドを有し、
前記基板の配線と前記制御素子の電極パッドは、導電性の接着剤を介して電気的に接続されたことを特徴とする請求項20乃至26のいずれか一項に記載のMEMSデバイス。 - 配線を有する基板と、
前記配線の一部を露出させて前記基板上に配置された制御素子と、
可動部と、前記基板の露出された前記配線に対向し、前記可動部の変位を検出又は制御するための電極パッドとを備え、前記電極パッドを露出させて前記制御素子上に配置されたMEMS素子と、
前記制御素子に接着され、前記可動部を覆う空隙を形成するキャップと、
前記配線と前記MEMS素子の前記電極パッドとを電気的に接続する接続部材と、
を具備するMEMSデバイス。 - 前記基板は、前記制御素子が配置された側に凹部を有し、
前記制御素子の少なくとも一部は、前記凹部内に収納されたことを特徴とする請求項29に記載のMEMSデバイス。 - 前記接続部材は、曲げ弾性率が300MPa以下であることを特徴とする請求項29又は30に記載のMEMSデバイス。
- 前記制御素子と前記キャップとは、接着剤で接着されたことを特徴とする請求項29又は30に記載のMEMSデバイス。
- 前記接着剤は、曲げ弾性率が300MPa以下であることを特徴とする請求項32に記載のMEMSデバイス。
- 前記電極パッド上に配置され、前記接続部材に電気的に接続されるバンプをさらに具備することを特徴とする請求項29乃至33のいずれか一項に記載のMEMSデバイス。
- 前記基板は、前記配線上に配置され、前記接続部材に電気的に接続されるバンプを有することを特徴とする請求項29乃至34のいずれか一項に記載のMEMSデバイス。
- 前記制御素子は、電極パッドを有し、
前記基板の配線と前記制御素子の電極パッドは、導電性の接着剤を介して電気的に接続されたことを特徴とする請求項29乃至35のいずれか一項に記載のMEMSデバイス。 - 請求項1乃至36のいずれか一項に記載のMEMSデバイスを含むことを特徴とする半導体装置。
- 少なくとも一方の面に導電部を有する基板、電極パッドを有する制御素子、及び可動部と電極パッドとを有するMEMS素子を準備し、
前記導電部の一部を露出させるように前記基板上に前記制御素子を配置するとともに、前記基板と前記制御素子とを当該制御素子の電極パッドを介して電気的に接続し、
露出させた前記導電部の一部と前記MEMS素子の前記電極パッドとが対向するように前記制御素子と前記MEMS素子とを接着剤を介して接着し、
露出させた前記導電部の一部と前記MEMS素子の前記電極パッドとの間に導電性を有する接続部材を形成して前記導電部と前記MEMS素子の前記電極パッドとを電気的に接続すること、
を含むMEMSデバイスの製造方法。 - 前記基板の前記導電部が配置された面に凹部を形成し、前記凹部内に前記制御素子を配置したことを特徴とする請求項38に記載のMEMSデバイスの製造方法。
- 前記電極パッド上に第1のバンプを形成することをさらに含み、
前記導電部と前記第1のバンプとの間に前記接続部材を形成したことを特徴とする請求項38又は39に記載のMEMSデバイスの製造方法。 - 前記導電部上に第2のバンプを形成することをさらに含み、
前記電極パッドと前記第2のバンプとの間、又は前記第1のバンプと前記第2のバンプとの間に前記接続部材を形成したことを特徴とする請求項38乃至40のいずれか一項に記載のMEMSデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010237678A JP5742170B2 (ja) | 2010-10-22 | 2010-10-22 | Memsデバイス、その製造方法、及びそれを有する半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010237678A JP5742170B2 (ja) | 2010-10-22 | 2010-10-22 | Memsデバイス、その製造方法、及びそれを有する半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012086345A JP2012086345A (ja) | 2012-05-10 |
JP5742170B2 true JP5742170B2 (ja) | 2015-07-01 |
Family
ID=46258530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010237678A Expired - Fee Related JP5742170B2 (ja) | 2010-10-22 | 2010-10-22 | Memsデバイス、その製造方法、及びそれを有する半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5742170B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9485560B2 (en) | 2012-02-01 | 2016-11-01 | Knowles Electronics, Llc | Embedded circuit in a MEMS device |
EP2901714A4 (en) * | 2012-09-27 | 2016-06-08 | Knowles Electronics Llc | INTEGRATED CIRCUIT IN MEMS DEVICE |
JP6036326B2 (ja) * | 2013-01-22 | 2016-11-30 | セイコーエプソン株式会社 | センサー及びセンサーの製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3345649B2 (ja) * | 1994-12-07 | 2002-11-18 | 日本航空電子工業株式会社 | シリコン加速度計 |
US7640807B2 (en) * | 2004-07-21 | 2010-01-05 | Hokuriku Electric Industry Co., Ltd. | Semiconductor Sensor |
JP4967537B2 (ja) * | 2006-08-29 | 2012-07-04 | 大日本印刷株式会社 | センサーユニットおよびその製造方法 |
-
2010
- 2010-10-22 JP JP2010237678A patent/JP5742170B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012086345A (ja) | 2012-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9476898B2 (en) | Sensor device and manufacturing method thereof | |
JP5834098B2 (ja) | 微小電気機械部品の製造方法、および微小電気機械部品とその用途 | |
JP5763682B2 (ja) | Mems及びasicを備える小型化した電気的デバイス及びその製造方法 | |
US9156673B2 (en) | Packaging to reduce stress on microelectromechanical systems | |
JP4518992B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
US20110108933A1 (en) | Mems device | |
JP4973443B2 (ja) | センサ装置 | |
CN110677793B (zh) | 麦克风封装结构 | |
US8878357B2 (en) | Electronic component device, method of manufacturing the same and wiring substrate | |
JP5742170B2 (ja) | Memsデバイス、その製造方法、及びそれを有する半導体装置 | |
US20070194419A1 (en) | Semiconductor module and method of manufacturing the same | |
JP5943107B2 (ja) | センサデバイス及びその製造方法 | |
JP2008113894A (ja) | 半導体装置及び、電子装置 | |
CN113582127A (zh) | 压力传感器封装结构 | |
JP2012110979A (ja) | Memsデバイス及びその製造方法 | |
JP5742172B2 (ja) | Memsデバイス及びその製造方法 | |
US11105692B2 (en) | Force sensor having first and second circuit board arrangements | |
JP6476036B2 (ja) | 圧力センサ | |
JP2009063550A (ja) | 半導体センサ装置 | |
JP2008082903A (ja) | センサモジュール | |
KR20160051310A (ko) | 센서 패키지 및 그 제조 방법 | |
JP2008073818A (ja) | 電子部品および複合電子部品 | |
KR101384342B1 (ko) | 반도체 패키지 | |
JP2009049281A (ja) | 半導体センサモジュール | |
KR20160135528A (ko) | 센서 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5742170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |