JP3345649B2 - シリコン加速度計 - Google Patents
シリコン加速度計Info
- Publication number
- JP3345649B2 JP3345649B2 JP30359594A JP30359594A JP3345649B2 JP 3345649 B2 JP3345649 B2 JP 3345649B2 JP 30359594 A JP30359594 A JP 30359594A JP 30359594 A JP30359594 A JP 30359594A JP 3345649 B2 JP3345649 B2 JP 3345649B2
- Authority
- JP
- Japan
- Prior art keywords
- pendulum
- stopper
- silicon
- signal detection
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、シリコン加速度計に
関し、特に上部ストッパ（ＩＣ）の歩留りの向上、信号
検出回路の性能の向上及び上部ストッパ（ＩＣ）とペン
デュラム（センサチップ）との接続の信頼性の向上に係
わる。
関し、特に上部ストッパ（ＩＣ）の歩留りの向上、信号
検出回路の性能の向上及び上部ストッパ（ＩＣ）とペン
デュラム（センサチップ）との接続の信頼性の向上に係
わる。
【０００２】
【従来の技術】従来のシリコン加速度計の例として、特
開平６−２４２１４１号公報に開示されている加速度計
を図３に従って説明する。ペンデュラム（センサチッ
プ）１は、シリコン単結晶基板より成り、枠部３と、枠
部３内に空隙を介して島状に配された錘部２と、錘部２
を枠部３に橋絡させて支持する薄肉の梁部４が化学的エ
ッチングにより形成されている。ペンデュラム１の上側
及び下側に、錘部２の変位を制限して、梁部４を保持す
るための上部ストッパ（ＩＣ）６及び下部ストッパ７が
それぞれ接合される。上部ストッパ６の底面及び下部ス
トッパ７の上面の梁部４及び錘部２と対向する部分に凹
部６ａ及び７ａが形成され、ペンデュラム１との間に空
隙Ｇａ，Ｇｂが形成される。梁部４上に複数のピエゾ抵
抗素子５ａが形成され、互いに接続されてブリッジ回路
５がペンデュラム１上に構成される。
開平６−２４２１４１号公報に開示されている加速度計
を図３に従って説明する。ペンデュラム（センサチッ
プ）１は、シリコン単結晶基板より成り、枠部３と、枠
部３内に空隙を介して島状に配された錘部２と、錘部２
を枠部３に橋絡させて支持する薄肉の梁部４が化学的エ
ッチングにより形成されている。ペンデュラム１の上側
及び下側に、錘部２の変位を制限して、梁部４を保持す
るための上部ストッパ（ＩＣ）６及び下部ストッパ７が
それぞれ接合される。上部ストッパ６の底面及び下部ス
トッパ７の上面の梁部４及び錘部２と対向する部分に凹
部６ａ及び７ａが形成され、ペンデュラム１との間に空
隙Ｇａ，Ｇｂが形成される。梁部４上に複数のピエゾ抵
抗素子５ａが形成され、互いに接続されてブリッジ回路
５がペンデュラム１上に構成される。
【０００３】上部ストッパ（ＩＣ）６の上面に信号検出
回路８が形成されている。該回路８は入力加速度に応じ
たブリッジ回路の出力を検出するための回路である。ペ
ンデュラム１上のブリッジ回路５と信号検出回路８とは
複数のボンディングワイヤ９で接続される。下部ストッ
パ７が取付けられるベース（台座）１０に外部接続用の
端子１１が設けられ、その端子１１にボンディングワイ
ヤ１２を通じて信号検出回路８が接続される。
回路８が形成されている。該回路８は入力加速度に応じ
たブリッジ回路の出力を検出するための回路である。ペ
ンデュラム１上のブリッジ回路５と信号検出回路８とは
複数のボンディングワイヤ９で接続される。下部ストッ
パ７が取付けられるベース（台座）１０に外部接続用の
端子１１が設けられ、その端子１１にボンディングワイ
ヤ１２を通じて信号検出回路８が接続される。
【０００４】なお、信号検出回路８に、ブリッジ回路５
に駆動電圧を供給するための回路や、ブリッジ回路の検
出出力に対して、ピエゾ抵抗素子による温度変動分を補
償するなどの信号処理回路が含まれる場合もある。
に駆動電圧を供給するための回路や、ブリッジ回路の検
出出力に対して、ピエゾ抵抗素子による温度変動分を補
償するなどの信号処理回路が含まれる場合もある。
【０００５】
【発明が解決しようとする課題】 以上のように、従来の加速度計は信号検出回路８が
形成された上部ストッパ（ＩＣ）６の裏面に凹部６ａが
形成されており、この凹部６ａを形成するプロセスがＩ
Ｃの製造プロセスの初期の工程で必要であるので、その
凹部形成工程における不良製品の分だけＩＣ製造の歩留
りを減少させる問題がある。
形成された上部ストッパ（ＩＣ）６の裏面に凹部６ａが
形成されており、この凹部６ａを形成するプロセスがＩ
Ｃの製造プロセスの初期の工程で必要であるので、その
凹部形成工程における不良製品の分だけＩＣ製造の歩留
りを減少させる問題がある。
【０００６】 また凹部６ａの形成により信号検出回
路８に、凹部のない通常のＩＣとは異なった応力が加わ
るため、信号検出回路８の性能に悪影響の生じるおそれ
がある。 ＩＣ６とペンデュラム（センサチップ）１は多数の
ボンディングワイヤ９で接続されているので接続の信頼
性が低い。
路８に、凹部のない通常のＩＣとは異なった応力が加わ
るため、信号検出回路８の性能に悪影響の生じるおそれ
がある。 ＩＣ６とペンデュラム（センサチップ）１は多数の
ボンディングワイヤ９で接続されているので接続の信頼
性が低い。
【０００７】この発明の目的は、これら従来の問題を解
決して、ＩＣ（上部ストッパ）の歩留りを向上し、信号
検出回路の凹部に起因する性能低下を防止し、またＩＣ
とペンデュラムとの間の接続の信頼性を向上させようと
するものである。
決して、ＩＣ（上部ストッパ）の歩留りを向上し、信号
検出回路の凹部に起因する性能低下を防止し、またＩＣ
とペンデュラムとの間の接続の信頼性を向上させようと
するものである。
【０００８】
（１）請求項１の発明では、信号検出回路が上部ストッ
パのペンデュラムと対向する内面に形成され、ペンデュ
ラムの枠部と上部ストッパとは異方性導電接着剤層で接
合され、その異方性導電接着剤層を通じて、ブリッジ回
路と信号検出回路とが電気的に接続される。
パのペンデュラムと対向する内面に形成され、ペンデュ
ラムの枠部と上部ストッパとは異方性導電接着剤層で接
合され、その異方性導電接着剤層を通じて、ブリッジ回
路と信号検出回路とが電気的に接続される。
【０００９】（２）請求項２の発明では、前記（１）に
おいて、ペンデュラムと上部ストッパの間に介在される
異方性導電接着剤層がスペーサの機能を兼備し、その厚
みにほゞ等しい間隔の空隙が形成される。 （３）請求項３の発明では、前記（１）において、上部
ストッパが絶縁基板または半導体基板より構成される。
おいて、ペンデュラムと上部ストッパの間に介在される
異方性導電接着剤層がスペーサの機能を兼備し、その厚
みにほゞ等しい間隔の空隙が形成される。 （３）請求項３の発明では、前記（１）において、上部
ストッパが絶縁基板または半導体基板より構成される。
【００１０】（４）請求項４の発明では、前記（１）に
おいて、ペンデュラムの枠部と下部ストッパとの間にス
ペーサが介在される。 （５）請求項５の発明では、前記（１）乃至（４）のい
ずれかにおいて、ペンデュラムの枠部上面の端部に、信
号検出回路を外部と接続するための端子部が形成され、
その端子部と対向する上部ストッパの一部が切欠かれ
る。
おいて、ペンデュラムの枠部と下部ストッパとの間にス
ペーサが介在される。 （５）請求項５の発明では、前記（１）乃至（４）のい
ずれかにおいて、ペンデュラムの枠部上面の端部に、信
号検出回路を外部と接続するための端子部が形成され、
その端子部と対向する上部ストッパの一部が切欠かれ
る。
【００１１】（６）請求項６の発明では、前記（５）に
おいて、端子部は、下部ストッパが取付けられているベ
ース（台座）に設けられた外部端子にボンディングワイ
ヤを通じて接続される。 （７）請求項７の発明では、前記（１）乃至（４）のい
ずれかにおいて、上部ストッパの周辺の一部が延長され
て、対向するペンデュラム及び下部ストッパの端縁より
突出されて、その内面に外部接続用の端子部が形成され
ている。
おいて、端子部は、下部ストッパが取付けられているベ
ース（台座）に設けられた外部端子にボンディングワイ
ヤを通じて接続される。 （７）請求項７の発明では、前記（１）乃至（４）のい
ずれかにおいて、上部ストッパの周辺の一部が延長され
て、対向するペンデュラム及び下部ストッパの端縁より
突出されて、その内面に外部接続用の端子部が形成され
ている。
【００１２】（８）請求項８の発明では、前記（７）に
おいて、端子部は、下部ストッパが取付けられているベ
ース（台座）に設けられた外部端子に導電接着剤により
接続される。
おいて、端子部は、下部ストッパが取付けられているベ
ース（台座）に設けられた外部端子に導電接着剤により
接続される。
【００１３】
【実施例】この発明の実施例を図１に、図３と対応する
部分に同じ符号を付して示し、重複説明を省略する。こ
の発明では、従来上部ストッパ６の内面に形成された凹
部６ａは廃止され、その内面に信号検出回路８が形成さ
れる。またペンデュラム１の枠部３と上部ストッパ６と
は異方性導電接着剤層２１で接合される。異方性導電接
着剤層２１はよく知られているように、絶縁性接着剤中
に導電性ビーズ（金属粒子、または高分子化合物粒子や
ガラス粒子に金属メッキを施したもの）を分散させたも
ので、図１の場合は、上下方向に導電性があるが、横方
向にはないものである。従って、複数の導電経路が上下
方向に存在しても、互いにショートすることがない。こ
の異方性導電接着剤層２１を通じて、枠部３上の端子２
３（ブリッジ回路５より導出された端子を含む）と信号
検出回路８より導出された端子８ａとが電気的に接続さ
れる（請求項１）。これにより従来のボンディングワイ
ヤ９による接続は廃止され、接続の信頼性の向上が図ら
れる。
部分に同じ符号を付して示し、重複説明を省略する。こ
の発明では、従来上部ストッパ６の内面に形成された凹
部６ａは廃止され、その内面に信号検出回路８が形成さ
れる。またペンデュラム１の枠部３と上部ストッパ６と
は異方性導電接着剤層２１で接合される。異方性導電接
着剤層２１はよく知られているように、絶縁性接着剤中
に導電性ビーズ（金属粒子、または高分子化合物粒子や
ガラス粒子に金属メッキを施したもの）を分散させたも
ので、図１の場合は、上下方向に導電性があるが、横方
向にはないものである。従って、複数の導電経路が上下
方向に存在しても、互いにショートすることがない。こ
の異方性導電接着剤層２１を通じて、枠部３上の端子２
３（ブリッジ回路５より導出された端子を含む）と信号
検出回路８より導出された端子８ａとが電気的に接続さ
れる（請求項１）。これにより従来のボンディングワイ
ヤ９による接続は廃止され、接続の信頼性の向上が図ら
れる。
【００１４】図１の例では、異方性導電接着剤層２１が
スペーサの機能を兼備し、その厚みにほゞ等しい間隔の
空隙Ｇａが形成されている（請求項２）。上部ストッパ
（ＩＣ）６の材料は、ガラス、セラミックのような絶縁
基板またはシリコン単結晶基板のような半導体基板を用
いることができる（請求項３）。一方、下部ストッパは
上部ストッパ６と同じ材料を用いてもよいが、特に電子
回路を形成するものではないので、金属のような導電体
を用いてもよい。この例では、従来下部ストッパ７の上
面に形成された凹部７ａはその製作に要する工数が大き
く原価高となるので廃止され、その代わり枠部３と下部
ストッパ７との間にスペーサ２２を挟んで接合している
（請求項４）。そしてスペーサ２２の厚みにほゞ等しい
間隔の空隙Ｇｂを得ている。
スペーサの機能を兼備し、その厚みにほゞ等しい間隔の
空隙Ｇａが形成されている（請求項２）。上部ストッパ
（ＩＣ）６の材料は、ガラス、セラミックのような絶縁
基板またはシリコン単結晶基板のような半導体基板を用
いることができる（請求項３）。一方、下部ストッパは
上部ストッパ６と同じ材料を用いてもよいが、特に電子
回路を形成するものではないので、金属のような導電体
を用いてもよい。この例では、従来下部ストッパ７の上
面に形成された凹部７ａはその製作に要する工数が大き
く原価高となるので廃止され、その代わり枠部３と下部
ストッパ７との間にスペーサ２２を挟んで接合している
（請求項４）。そしてスペーサ２２の厚みにほゞ等しい
間隔の空隙Ｇｂを得ている。
【００１５】枠部３の上面の端部に、信号検出回路８を
外部と接続するための端子部２４が形成され、端子部２
４と対向する上部ストッパ６の一部が切欠かれている
（請求項５）。図１の例では、端子部２４は、下部スト
ッパ７が取付けられているベース（台座）１０に設けら
れた外部端子１１にボンディングワイヤ１２を通じて接
続される（請求項６）。
外部と接続するための端子部２４が形成され、端子部２
４と対向する上部ストッパ６の一部が切欠かれている
（請求項５）。図１の例では、端子部２４は、下部スト
ッパ７が取付けられているベース（台座）１０に設けら
れた外部端子１１にボンディングワイヤ１２を通じて接
続される（請求項６）。
【００１６】図２に示すのは変形実施例であり、上部ス
トッパ６の周辺の一部が延長されて対向するペンデュラ
ム１及び下部ストッパ７の端縁より突出されて、その内
面に外部接続用の端子部２４が形成される（請求項
７）。この端子部２４は、ベース１０に設けられた外部
端子１１に導電接着剤２５で接続され、接続の信頼性を
更に向上させている（請求項８）。
トッパ６の周辺の一部が延長されて対向するペンデュラ
ム１及び下部ストッパ７の端縁より突出されて、その内
面に外部接続用の端子部２４が形成される（請求項
７）。この端子部２４は、ベース１０に設けられた外部
端子１１に導電接着剤２５で接続され、接続の信頼性を
更に向上させている（請求項８）。
【００１７】
【発明の効果】 この発明では、従来問題となっていた上部ストッパ
（ＩＣ）６の凹部６ａを廃止したので、この凹部製作工
程における不良がなくなり、それだけＩＣの歩留りを向
上できる。 また従来凹部があるため、異状な応力がＩＣ（信号
処理回路）に作用し、その性能が低下していたのを無く
すことができる。
（ＩＣ）６の凹部６ａを廃止したので、この凹部製作工
程における不良がなくなり、それだけＩＣの歩留りを向
上できる。 また従来凹部があるため、異状な応力がＩＣ（信号
処理回路）に作用し、その性能が低下していたのを無く
すことができる。
【００１８】 この発明では、上部ストッパ（ＩＣ）
６とペンデュラム１との接続は、従来のボンディングワ
イヤに代わって異方性導電接着剤層２１によって行われ
るので、接続の信頼性を従来より大幅に向上できる。
６とペンデュラム１との接続は、従来のボンディングワ
イヤに代わって異方性導電接着剤層２１によって行われ
るので、接続の信頼性を従来より大幅に向上できる。
【図１】この発明の実施例を示す原理的な断面図。
【図２】この発明の他の実施例を示す原理的な断面図。
【図３】従来のシリコン加速度計の原理的な断面図。
フロントページの続き (56)参考文献 特開 平６−331652（ＪＰ，Ａ) 特開 平４−278462（ＪＰ，Ａ) 特開 平４−274005（ＪＰ，Ａ) 特開 平４−264264（ＪＰ，Ａ) 特開 平５−41148（ＪＰ，Ａ) 特開 平４−332871（ＪＰ，Ａ) 特開 平４−332869（ＪＰ，Ａ) 特開 平４−186167（ＪＰ，Ａ) 特開 昭62−190774（ＪＰ，Ａ) 実開 平２−12663（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01P 15/12
Claims (8)
- 【請求項１】 シリコン単結晶基板より成り、枠部と、
その枠部内に空隙を介して配された錘部と、その錘部を
枠部に橋絡させて支持する薄肉の梁部とを有するペンデ
ュラムと、 そのペンデュラムの上側及び下側に重ねられ、前記梁部
及び錘部との間にそれぞれ空隙が形成される上部ストッ
パ及び下部ストッパと、 前記梁部上に形成されたピエゾ抵抗素子を接続して前記
ペンデュラムの上面に形成されたブリッジ回路と、 入力加速度に応じたブリッジ回路の出力を検出する信号
検出回路と、を有するシリコン加速度計において、 前記信号検出回路が前記上部ストッパの前記ペンデュラ
ムと対向する内面に形成され、 前記ペンデュラムの枠部と上部ストッパとは異方性導電
接着剤層で接合され、 その異方性導電接着剤層を通じて、前記ブリッジ回路と
信号検出回路とが電気的に接続されることを特徴とす
る、 シリコン加速度計。 - 【請求項２】 請求項１において、前記ペンデュラムと
上部ストッパとの間に介在される前記異方性導電接着剤
層がスペーサの機能を兼備し、その厚みにほゞ等しい間
隔の前記空隙が形成されていることを特徴とするシリコ
ン加速度計。 - 【請求項３】 請求項１において、前記上部ストッパが
絶縁基板または半導体基板より成ることを特徴とするシ
リコン加速度計。 - 【請求項４】 請求項１において、前記ペンデュラムの
枠部と下部ストッパとの間にスペーサが介在されている
ことを特徴とするシリコン加速度計。 - 【請求項５】 請求項１乃至４のいずれかにおいて、前
記ペンデュラムの枠部上面の端部に、前記信号検出回路
を外部と接続するための端子部が形成され、その端子部
と対向する前記上部ストッパの一部が切欠かれているこ
とを特徴とするシリコン加速度計。 - 【請求項６】 請求項５において、前記端子部は、前記
下部ストッパが取付けられているベース（台座）に設け
られた外部端子にボンディングワイヤを通じて接続され
ていることを特徴とするシリコン加速度計。 - 【請求項７】 請求項１乃至４のいずれかにおいて、前
記上部ストッパの周辺の一部が延長されて、対向する前
記ペンデュラム及び下部ストッパの端縁より突出され
て、その内面に外部接続用の端子部が形成されているこ
とを特徴とするシリコン加速度計。 - 【請求項８】 請求項７において、前記端子部は、前記
下部ストッパが取付けられているベース（台座）に設け
られた外部端子に導電接着剤により接続されていること
を特徴とするシリコン加速度計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30359594A JP3345649B2 (ja) | 1994-12-07 | 1994-12-07 | シリコン加速度計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30359594A JP3345649B2 (ja) | 1994-12-07 | 1994-12-07 | シリコン加速度計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08160071A JPH08160071A (ja) | 1996-06-21 |
| JP3345649B2 true JP3345649B2 (ja) | 2002-11-18 |
Family
ID=17922898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30359594A Expired - Fee Related JP3345649B2 (ja) | 1994-12-07 | 1994-12-07 | シリコン加速度計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3345649B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4337099B2 (ja) | 2004-11-08 | 2009-09-30 | 日立金属株式会社 | 加速度センサ |
| JP2007043134A (ja) * | 2005-07-05 | 2007-02-15 | Oki Electric Ind Co Ltd | 半導体チップパッケージ及びその製造方法 |
| JP4848696B2 (ja) * | 2005-07-26 | 2011-12-28 | パナソニック電工株式会社 | センサモジュール |
| JP2008051686A (ja) * | 2006-08-25 | 2008-03-06 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
| JP4967537B2 (ja) * | 2006-08-29 | 2012-07-04 | 大日本印刷株式会社 | センサーユニットおよびその製造方法 |
| JP5742170B2 (ja) * | 2010-10-22 | 2015-07-01 | 大日本印刷株式会社 | Ｍｅｍｓデバイス、その製造方法、及びそれを有する半導体装置 |
-
1994
- 1994-12-07 JP JP30359594A patent/JP3345649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08160071A (ja) | 1996-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7427808B2 (en) | Micro-sensor | |
| JP3114570B2 (ja) | 静電容量型圧力センサ | |
| JPS62174978A (ja) | 半導体振動・加速度検出装置 | |
| JPH07113647B2 (ja) | 半導体加速度センサ | |
| JP2658949B2 (ja) | 半導体加速度センサ | |
| JP3345649B2 (ja) | シリコン加速度計 | |
| US20030183004A1 (en) | Acceleration sensor | |
| JP2004333133A (ja) | 慣性力センサ | |
| JP2005127750A (ja) | 半導体センサおよびその製造方法 | |
| US20070277607A1 (en) | Semiconductor acceleration sensor | |
| JPH05340956A (ja) | 加速度センサ | |
| JPH06186249A (ja) | 容量式加速度検出装置 | |
| JP2765610B2 (ja) | 半導体振動・加速度検出装置 | |
| JPH11218545A (ja) | 静電容量型加速度センサ及び検出方法 | |
| JP2624311B2 (ja) | 半導体センサ | |
| JP2864700B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH11160348A (ja) | 半導体加速度センサ | |
| JP3328710B2 (ja) | 半導体静電容量型センサ | |
| JP4706634B2 (ja) | 半導体センサおよびその製造方法 | |
| JP2000304764A (ja) | 半導体力学量センサ及びその製造方法 | |
| JP2001160626A (ja) | 半導体加速度センサ | |
| US20110018077A1 (en) | Semiconductor pressure sensor and its manufacturing method | |
| JP3061249B2 (ja) | 静電容量型圧力センサとその製造方法 | |
| JPH1144705A (ja) | 半導体加速度センサおよびその製造方法 | |
| JP2624315B2 (ja) | 半導体センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |