JP2549659B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2549659B2
JP2549659B2 JP62157647A JP15764787A JP2549659B2 JP 2549659 B2 JP2549659 B2 JP 2549659B2 JP 62157647 A JP62157647 A JP 62157647A JP 15764787 A JP15764787 A JP 15764787A JP 2549659 B2 JP2549659 B2 JP 2549659B2
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor element
substrate
metal film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62157647A
Other languages
English (en)
Other versions
JPS644029A (en
Inventor
寛治 大塚
重雄 黒田
克之 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62157647A priority Critical patent/JP2549659B2/ja
Priority to KR1019880007240A priority patent/KR970007840B1/ko
Publication of JPS644029A publication Critical patent/JPS644029A/ja
Priority to US07/489,714 priority patent/US4965653A/en
Application granted granted Critical
Publication of JP2549659B2 publication Critical patent/JP2549659B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に、半導体ウェハを絶
縁基板に取付して半導体装置を構成する際に引き起され
る困難な問題を解消することのできる技術に関する。
〔従来の技術〕
半導体集積回路における集積度は年ヶ増大している。
また、チップ・サイズも年々大型化し、ウェーハ規模の
LSI（wafer−scale−integration）の如きものも出現し
ている。
これらは、その発熱量もそれに伴って増大する。ウェ
ハ規模のLSIにいたっては例えば1KWにもなると試算され
ている。大きな電熱器を抱えているようなものである。
冷却が不十分な場合には、素子が劣化するだけでな
く、熱暴走、焼損に至る。
また、ウェハ規模のLSIなどの半導体素子を構成するS
iなどの半導体材料と、これを接着固定する基板材料と
の熱膨張量の差から生じる応力が大きな問題となり、こ
の応力が大きいと、冷熱サイクル時に、接着部が破断す
るなど各種の不都合を生じる。また、半導体素子と基板
との接合面が増えるだけ、基板にかかる曲げ応力などの
外力が、半導体素子に伝わり易いという問題もある。
このように、従来の半導体ウェハをスクライブしてチ
ップ化したものを接合する場合に比して数多くの解決す
べき困難な問題をかかえている。
しかし、将来はウェハースケール・インテグレーショ
ン技術が主流になることが予想され、重要な技術である
ことに変りはない。
なお、ウェハースケール・インテグレーション技術に
ついて述べた文献の例としては、日経マグロウヒル社発
行「日経エレクトロニクス」1984年９月24日号p265〜29
4が挙げられる。
〔発明が解決しようとする問題点〕
本発明は、かかる技術的背景の下、ウェハ規模のLSI
や大型チップ実装に際し、上述のごとき困難な問題を解
決することのできる技術を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。
本発明では、半導体素子を基板に接合するに、これら
を接着する接着剤としてシリコーンゴムまたはゲル系接
着剤などの柔軟な可撓性を有するものを用い、かつ、半
導体素子を、当該素子を接合する部分に複数の貫通孔を
適宜間隔で孔設した基板の当該貫通孔領域に、前記接着
剤により接合する。
基板の当該貫通孔内には、適宜位置まで、当該接着剤
が充填される。
さらに、当該貫通孔の内側面や基板の裏面などに金属
膜を形成するようにする。
〔作用〕
このように、基板に半導体素子を柔軟な可撓性を有す
る接着剤により取付けるので、これら基板と半導体素子
の熱膨張係数差を当該接着剤により吸収でき、その不整
合を解消できる。さらに、基板の半導体素子を取付ける
部分に貫通孔をあけ、当該貫通孔中で上記接着剤が自由
表面をもつようにしたので、基板が変形した時にその自
由表面の上下移動により、基板変形を半導体素子側に伝
えない役割をもたすことができた。これは、大型の半導
体素子の中心部でこのような作用がないときには、接着
剤は変形する自由空間をもてず、剛体として作用してし
まうからであり、上記によりこれを防止できる。
さらに、貫通孔の内側面などに金属膜を形成すること
により、半導体素子からの熱を当該金属膜を伝わって逃
がすことができ、熱抵抗を低減させることができ、基板
として樹脂基板などの熱伝導性の悪い基板を使用する場
合に有効となる。
〔実施例〕
次に、本発明の実施例を図面に基づいて説明する。
第１図は本発明による半導体装置の実施例を示す断面
図である。第１図にて、１は半導体素子、２は絶縁基
板、３は封止材、４はコネクタ用ワイヤ、５は枠体、６
はキャップ、7,7′はそれぞれ接合材料、８は柔軟な可
撓性を有する接着剤、21は絶縁基板２に孔設した貫通
孔、22はこの貫通孔21の内側面に形成した金属膜、23は
絶縁基板２表面に設けられた配線パターン、23′,22″
はそれぞれ金属膜である。
第２図は、キャップ６を除去した第１図の平面図を示
す。
第１図に示すように、方形の絶縁基板２に複数の貫通
孔21を適宜間隔で孔設する。
貫通孔21は、方形の半導体素子１を取付けしようとす
る部分内に設ける。
当該貫通孔21を有する絶縁基板２の上記取付部表面
に、接着剤８を介して、半導体素子１を接着固定する。
第１図に示すように、絶縁基板２には貫通孔21が設け
られているために、当該接着剤８は、絶縁基板表面から
貫通孔21内に流入し、当該貫通孔21の適当な位置まで充
填される。
絶縁基板２の表面には、各貫通孔21の周囲に形成され
た金属膜23′と配線パターン23とを有する。
また、貫通孔21の内側面には金属膜22が形成されてい
る。
さらに、絶縁基板２の裏面全面に金属膜23″が形成さ
れている。
各貫通孔の周囲に形成された金属膜23′と基板裏面に
形成された金属膜23″とは、貫通孔21の内側面に形成さ
れた金属膜22を介して接続されている。
配線パターン23の内端部には、コネクタ用ワイヤ４と
のワイヤボンディングのための表面処理を施すことがで
きる。
半導体素子１に周設した電極パッド11と絶縁基板２表
面の配線パターン23の内端部とをコネクタ用ワイヤ４に
よりワイヤボンディングする。
枠体５を絶縁基板２の周端部に接合材料７を用いて立
設し、封止材３を、当該枠体５により区画された内部に
注入し、半導体素子１やコネクタ用ワイヤなどを被覆す
る。
枠体５上に、キャップ６を接合材料７により接着す
る。
第２図に示すように、絶縁基板２表面の配線パターン
23をエッヂ部24に延在させ、この延在した配線パターン
23を外部との接続のための端子25として使用する。
本発明に使用される半導体素子１は、ウェハ規模のチ
ップの他大型のチップ（ペレット）よりなり、ウェハで
あってもよい。
半導体素子１は、例えばシリコン単結晶基板から成
り、周知の技術によってその内部には多数の回路素子が
形成され、１つの回路機能が与えられている。回路素子
の具体例は、例えばMOSトランジスタから成り、これら
の回路素子によって、例えば論理回路およびメモリの回
路機能が形成されている。
絶縁基板２は、例えば樹脂基板により構成され、その
好ましい例としては、ガラスたはケプラーまたはシリカ
ガラス繊維強化ビフェニールトリアジン基板あるいは同
エポキシ基板あるいはポリイシド基板が挙げられる。
絶縁基板２表面の配線パターン23や金属膜23′や絶縁
基板２裏面の金属膜23″や貫通孔21内側面の金属膜22
は、例えばCuやCu合金により構成される。
その形成方法の一例は、絶縁基板２表裏面に、それぞ
れCu箔をラミネートし、ホトレジスト技術，エッチング
技術により配線パターン23を形成し、所定の位置に、貫
通孔21を孔設し、該貫通孔21内側面にメッキ技術などに
より、金属膜22を形成することにより行われる。
封止材３には、シリコーン系ゲルを用いることが好ま
しい。シリコーン系ゲルは、従来エレクニトロニクスあ
るいはオプティカルファイバー用シリコーンコーディン
グ剤として市販されていたものを使用でき、例えばシリ
コーンゲルはICメモリのソフトエラー対策用として用い
られていた。
本発明はこれを封止材料として使用せんとするもので
ある。
ゲルは、その加熱硬化前はリキッド状態であり、１液
タイプ,2液タイプがあり、例えば主剤と硬化剤とからな
る２液タイプの場合、これらを混合すると反応硬化（架
橋反応）し、硬化物を得る。
硬化システムとしては次の反応式で示す様に、縮合
型，付加型，紫外線硬化型がある。
硬化物を得るに、加熱（ベーク）するとゴム化が進
む。
本発明に使用されるシリコーン系ゲル３はシリコーン
ゴムやシリコーンオイルと異なり架橋密度の低いもので
ある。
例えば架橋密度の大小からみるとゴムが架橋密度が一
番大で、その下がゲル、さらに、その下がオイルという
ことになる。
架橋密度は一般に針入度計を用いて測定され、針入度
計についてはJISK2808に規定され、それに使用される針
についてはASTMD1321に規格がある。
針入度からみて、一般に、ゲルは40〜200mmの範囲、
オイルは40mm以下であり、ゲルの硬化反応の促進により
ゴム化が起こり、ゴムと称されているものは一般に針入
度200mm以上である。
本発明に使用されるシリコーン系ゲルには前記の如
く、市販のものが使用され、例えば信越化学工業社製KJ
R9010,X−35−100,東レシリコーン社製JCR6110などが使
用できる。
上記Ｘ−35−100［Ａ（主剤）,B（硬化剤）２液タイ
プ、針入度100］の硬化反応機構は白金付加型で、２液
低温高温用ゲルで−75〜250℃の温度範囲で使用でき
る。
このシリコーン系ゲルは、耐湿性に優れている。シリ
コーン系ゲル３表面とキャップ６との間には、第１図に
示すように空間を設けることが好ましい。
コネクタ用ワイヤ４は、例えばAu線やAl線により構成
される。
枠体５およびキャップ６は、絶縁基板２が外力で変形
するのを防止する働きがある。枠体５と絶縁基板２の熱
膨張に対する不整合はできるだけ低減させることが好ま
しい。枠体５およびキャップ６はこの観点から、例えば
トリアジンやAlにより構成されていることが好ましい。
枠体５を絶縁基板２に接合する接合材料７やキャップ
６を枠体５に接合する接合材料７′としては、例えばシ
リコーンゴム系接着剤が使用される。
本発明において絶縁基板２上に、半導体素子１を取付
けする際に使用される接着剤８としては、柔軟な可撓性
を有する接着剤を使用する。当該接着剤８の例として
は、前記シリコーン系ゲルまたはシリコーン系ゴム系接
着剤が挙げられる。
この接着剤８中には、高熱伝導度または／および低膨
張係数をもつ充填剤粉末を混合するとよい。
本発明によれば、絶縁基板２と半導体素子１との接着
に、このような、シリコーン系ゲルやゴムよりなる柔軟
な可撓性を有する接着剤８を用い、かつ、当該基板２の
当該素子１取付部に貫通孔21を孔設したので、大型のウ
ェハ規模のLSIなどを搭載しても、これら基板２と素子
１の熱膨張係数差による不整合を解消でき、また、当談
基板２が変形しても、素子１側にその変形を伝えないよ
うにすることができ、大型の素子１を搭載する場合に有
利な技術となすことができる。
本発明による作用効果を第３図および第４図を参照し
つつ説明するに、本発明では、上記のように、絶縁基板
２に貫通孔21が孔設されているので、接着剤８は当該貫
通孔21において絶縁基板２表面に接していず、自由表面
を有している。
そして、当該接着剤８は前記のように柔軟で可撓性が
ある。
その結果、第３図に示すように、絶縁基板２が上方向
に湾曲した時に、図示の矢標のように、接着剤８は貫通
孔21において、その自由表面が上方向に移動したり、あ
るいは下方向に移動したりすることができる。こういっ
た接着剤８の自由表面の変位により、絶縁基板２にかか
る曲げ応力などの外力を半導体素子１に伝えないように
することができた。
第４図は加熱、冷却時の熱膨張収縮の不整合を接着剤
８が吸収する様子を示したもので、この場合は、冷却時
の変化の一例を示す。
絶縁基板21は冷却時にその外周において、変位（δ
ｓ）する。この変位δｓは、例えば５倍程度、半導体素
子１の外周における変位（δｐ）よりも大であり、これ
ら外周におけるδｓ−δｐの差をどこかで吸収しなけれ
ば、半導体素子１などの破壊につながる。本発明では第
４図に図示のように、接着剤８の自由表面の移動が貫通
孔21において行われ、この自由表面の移動で、上記外周
での変位δｓ−δｐを、貫通孔21のある半導体素子取付
部に取り込むことができ、従って、上記のように大きな
歪がかかっても十分耐えることができる。
本発明では、また、貫通孔21の内側面に金属膜22を形
成し、また、絶縁基板２表面にも金属膜23′を形成し、
さらに、絶縁基板２裏面にも金属膜23″を形成してい
る。そのため、半導体素子１からの発熱を、金属膜2
3′,22,23″を経て、絶縁基板２裏面から良好に逃がす
ことができる。
特に、絶縁基板２の裏面の金属膜23″を全面に形成し
ておくと、放熱面積が大となり、僅かの風を当てるだけ
で有効に放熱することが可能となる。
これら金属膜22などの形成は、熱伝導性の悪い樹脂基
板２を使用する場合に有利で、当該基板２を使用しなが
ら熱抵抗の小さい構造の半導体装置とすることができ
た。
また、耐湿性は良いが、熱伝導性がやや劣るシリコー
ンゲル封止材３で半導体素子１などを封止する場合にも
有効となる。
以上本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
本発明によれば、絶縁基板に曲げ応力などの外部応力
が加わっても、貫通孔内に入り込んだ可撓性の接着剤の
自由面が変位して、外部応力が半導体素子に伝わること
を防止できる。しかも、半導体素子をウェハスケールの
大型としても、貫通孔内の可撓性の接着剤を変形させて
絶縁基板の変形が半導体素子に伝わることを防止でき
る。また、貫通孔の内側面に設けられた金属膜を利用し
て半導体素子の熱を外部に放熱することができ、放射性
能を向上させることができる。
【図面の簡単な説明】
図面は本発明の実施例を示し、第１図は本発明の半導体
装置の断面図、 第２図はキャップを除去した第１図に示す半導体装置の
平面図、 第３図および第４図はそれぞれ本発明の作用効果を説明
する要部断面図である。 １……半導体素子、２……絶縁基板、３……封止材、４
……コネクタ用ワイヤ、５……枠体、６……キャップ、
７……接合材料、７′……接合材料、８……柔軟な可撓
性を有する接着剤、11……電極パッド、21……貫通孔、
22……金属膜、23……配線パターン、23′……金属膜、
23″……金属膜。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体集積回路が形成された半導体素子
    と、 前記半導体素子が接着される素子取付部領域を有し、当
    該素子取付部領域に複数の貫通孔が適宜の間隔で形成さ
    れた絶縁基板と、 前記それぞれの貫通孔内に自由表面を形成させて充填さ
    れ、かつ前記素子取付部領域の表面に設けられ、前記半
    導体素子を前記絶縁基板に接着するとともに、柔軟な可
    撓性を有する接着剤とを有し、 前記絶縁基板に外部応力が作用したときに前記自由表面
    の変位により前記外部応力を前記半導体素子に伝えない
    ようにしたことを特徴とする半導体装置。
  2. 【請求項２】前記絶縁基板の表面の前記素子取付部領域
    と前記貫通孔の内側面とに金属膜を形成するとともに、
    前記絶縁基板の裏面の一部または全面に金属膜を形成す
    ることを特徴とする特許請求の範囲第１項記載の半導体
    装置。
  3. 【請求項３】前記絶縁基板がガラス強化エポキシ、ケブ
    ラー強化エポキシ、ガラス強化ポリイミド等のプリント
    基板であることを特徴とする特許請求の範囲第１項又は
    第２項記載の半導体装置。
  4. 【請求項４】前記半導体素子はチップまたはウェハであ
    ることを特徴とする特許請求の範囲第１項〜第３項のい
    ずれか１項に記載の半導体装置。
JP62157647A 1987-06-26 1987-06-26 半導体装置 Expired - Lifetime JP2549659B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62157647A JP2549659B2 (ja) 1987-06-26 1987-06-26 半導体装置
KR1019880007240A KR970007840B1 (ko) 1987-06-26 1988-06-16 반도체 장치
US07/489,714 US4965653A (en) 1987-06-26 1990-02-28 Semiconductor device and method of mounting the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62157647A JP2549659B2 (ja) 1987-06-26 1987-06-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS644029A JPS644029A (en) 1989-01-09
JP2549659B2 true JP2549659B2 (ja) 1996-10-30

Family

ID=15654296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62157647A Expired - Lifetime JP2549659B2 (ja) 1987-06-26 1987-06-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2549659B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575350U (ja) * 1992-03-17 1993-10-15 太研工業株式会社 二段車両格納装置
JPH0745671A (ja) * 1993-08-03 1995-02-14 Nec Yamagata Ltd 半導体装置
JP3757193B2 (ja) * 2002-06-19 2006-03-22 三井化学株式会社 半導体チップのボンディング方法および装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097629A (ja) * 1983-11-02 1985-05-31 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPS644029A (en) 1989-01-09

Similar Documents

Publication Publication Date Title
TW434854B (en) Manufacturing method for stacked chip package
KR100261959B1 (ko) 전자 패키지 및 그의 제조 방법과 정보 처리 시스템
US7968799B2 (en) Interposer, electrical package, and contact structure and fabricating method thereof
JP3168253B2 (ja) プラスチック枠部材で囲んだ柔軟性材料で電子デバイスを封入したパッケージ
US6423576B1 (en) Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6410988B1 (en) Thermally enhanced and mechanically balanced flip chip package and method of forming
US7446407B2 (en) Chip package structure
US20030173679A1 (en) Stacked dice standoffs
JPH0774282A (ja) 半導体装置
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
KR100268505B1 (ko) 캐리어 필름
US4965653A (en) Semiconductor device and method of mounting the semiconductor device
JP2549659B2 (ja) 半導体装置
KR20040069513A (ko) 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
JP3568402B2 (ja) 半導体装置
JPH1050770A (ja) 半導体装置及びその製造方法
US7525804B2 (en) Semiconductor device and method of manufacturing the same
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JPS62210651A (ja) 樹脂封止型半導体装置
JPH051619B2 (ja)
US7439619B2 (en) Electronic package structure and the packaging process thereof
KR100473015B1 (ko) 전자장치패키지
JP4115712B2 (ja) 補強効果を具えたヒートシンク装置を具えたチップパッケージ基板の製造方法
JPH08222652A (ja) 半導体装置及びその製造方法
JPH0232549A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term