JPH0232549A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0232549A
JPH0232549A JP63181830A JP18183088A JPH0232549A JP H0232549 A JPH0232549 A JP H0232549A JP 63181830 A JP63181830 A JP 63181830A JP 18183088 A JP18183088 A JP 18183088A JP H0232549 A JPH0232549 A JP H0232549A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor device
semiconductor
substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63181830A
Other languages
English (en)
Inventor
Kanji Otsuka
寛治 大塚
Shigeo Kuroda
黒田　重雄
Katsuyuki Sato
克之 佐藤
Shinichi Shoji
小路　真一
Takashi Nakamura
尚 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP63181830A priority Critical patent/JPH0232549A/ja
Publication of JPH0232549A publication Critical patent/JPH0232549A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直径例インチにもおよぶようないわゆるウェ
ハ・スケール・インテグレーシ璽ン（Ｗａｆｅｒ　５ｃ
ａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ　、以下ＷＳＩと略称
する）の大型チップや半導体ウェハの好適な実装を可能
とする技術に関する。
〔従来の技術〕
ＬＳＩ（大規模集積回路）の集積度は年々増大し、チッ
プサイズは数−角のものから１副角に、さらには近頃話
題となっているウェハ規模のＬＳＩ（ＷＳＩ）にみられ
ろように、直径３インチといったものまで現れようとし
ている。
また、日経マグロウヒル社「日経マイクロデバイスＪ１
９８６年４月号、Ｐ４５〜４６には、下記のような技術
力補己載されている。
半導体ウェハは、単結晶珪素基板で形成され、半導体素
子が構成可能な配線基板として使用されろ。半導体チッ
プは、半導体ウェハの中央部に形成された四角い穴の内
部に埋込まれている。半導体チップと半導体ウェハとの
隙間には、充填剤及び接着剤としてのエポキシ系樹脂が
設けられている。
前記半導体ウェハの表面には予じめ所定の形状の配ｍ＜
アルミニウム配線）が形成されている。
半導体ウェハの配線と半導体チップの外部端子（ポンデ
ィングパッド）との接続は接続用配線（アルミニウム配
置ｔ！Ａ）を用いて行われている。接続用配線は、フォ
トマスクを使用する新曲フォトリングラフィ技術で形成
される。前記フォトマスクは、半導体ウェハと半導体チ
ップとが合せずれを生じても、配線と外部端子とが確実
に接続できるように、いずれかの合せずれに対処できる
、パターンが異なる数十種類が用意されている。
なお、ＷＳＩについて述べた文献の例としては、日経マ
グロウヒル社刊「日経エレクトロニクス」１９８４年９
月２４日号Ｐ２６５〜２９４があげられる。
〔発明が解決しようとする課題〕
本発明者は、かかる技術的背景の下、ウェハ規模のＬＳ
Ｉや大型チップ実装に関して検討したところ、以下の問
題点を見出した。
〔問題点１〕 パッケージに収納するチップ（ウェハ）サイズが大型化
してくると、従来のごとくチップをパンケージに収納し
、パッケージングしたものをプリント配線基板に実装す
る方式では、チップが大型になると、その裏面に生じる
応力も大きくなることから、チップ（ウェハ）をパッケ
ージに収納すること自体が困難になるという問題がある
。
〔問題点２〕 半導体ウェハは単結晶シリコンからなり、またその厚さ
が非常に薄いため、機械的衝撃に対して弱い。特に、半
導体つ１’・の周縁の部分の強度が弱くなって〜・ろ。
このため、集積回路装置（ＷＳＩ）がその実装時やシス
テムへの装着時に破損するという問題がある。
〔問題点３〕 チップサイズの大型化に伴い、半導体集積回路の動作時
に発生する発熱量もそれに伴って増大する。ウェハ規模
のＬＳＩ（ＷＳＩ）にいたっては例えばＩＫＷにもなる
と試算されている。大きな電熱器を抱えているようなも
のである。
冷却が不十分な場合には、素子が劣化するだけでなく、
熱暴走、焼損に至る。
また、ウェハ規模のＬＳＩ（ＷＳＩ）などの半導体素子
を構成するＳｉなどの半導体材料と、これを接着固定す
る基板材料との熱膨張量の差から生じる応力が大きな問
題となり、この応力が大きいと、冷熱サイクル時に、接
着部が破断するなど各種の不都合を生じろ。また、半導
体素子と絶縁基板との接合面が増えるだけ、基板にかか
る曲げ応力などの外力が、半導体素子に伝わり易いとい
５問題もある。
〔問題点４〕 前述した、日経マグロウヒル社「日経マイクロデバイス
Ｊ１９８６年４月号、Ｐ４５〜４６に記載されているよ
うな半導体ウェハに半導体チップを埋込む技術における
接続用配線は、半導体ウェハの配線との合せずれ、半導
体チップの外部端子との合せずれ及び半導体クエ・・と
半導体チップとの合せずれを考慮し、数十種類のうちの
１つのフォトマスクを選択して形成されている。フォト
マスクの枚数は、半導体ウェハに埋込む半導体チップ数
に比例してさらに増加する。このため、半導体ウェハ圧
半導体チップを埋込む半導体装置は、フォトマスクの設
計時間が長くなるので、量産化に適していないという問
題点がある。
また、前記接続用配線は、半導体ウェハの配線、半導体
チップの外部端子の夫々と別の製造工程で形成されるの
で、半導体装置の製造工程数が増加するという問題点が
ある。
上述した問題点を解決するために、本発明はなされたも
のであり、本発明の目的は、今後重要視され、その必要
性が増々高くなるであろうウニ・・スケールのＬＳＩ（
ＷＳＩ）の好適な実装を可能とする技術を提供すること
にある。
本発明の他の目的は、半導体ウェハからなる集積回路装
置の機械的衝撃に対する強度を強くする技術を提供する
ことにある。
本発明の他の目的は、ＷＳＩＳ製実装時導体基板にかか
る応力を低減することができろ技術を提供することにあ
る。
本発明の他の目的は、半導体装置の量産化が可能な技術
を提供することにある。
本発明の他の目的は、半導体装置の集積度を向上するこ
とが可能な技術を提供することにある。
本発明の他の目的は、半導体装置の製造工程を低減する
ことが可能な技術を提供することにある。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
〔諌題を解決するための手段〕
第１の発明においては、ウェハにその半径方向にスリッ
ト部を設け、かつ、該スリット部に沿って外部接続用の
電極部を設ける。そして、当該ウェハをコネクタに、そ
のスリット部を装着させて実装するようにする。
第２の発明においては、半導体ウェハの縁に、その縁を
挟むように、弾性を有するコの字状の補強ゴムを設けろ
。
第３の発明においては、半導体素子を絶縁基板に接合す
るに、これらを接着する接着剤としてシリコーンゴムま
たはゲル系接着剤などの柔軟な可撓性を有するものを用
い、かつ、半導体素子を、当該素子を接合する部分の複
数の貫通孔を適宜間隔で孔設した絶縁基板の当該貫通孔
領域に、前配接着剤により接合する。
基板の当該貫通孔内には、適宜位置まで、当該接着剤が
充填される。
さらに、当該貫通孔の内側面や絶縁基板の裏面などに金
属膜を形成するようにする。
第４の発明においては、配線基板に半導体チップを埋込
む半導体装置において、前記配線基板の配線と、この配
線基板の配線と半導体チップの外部端子とを接続する接
続用配線とを同一製造工程で形成する。
〔作用〕
前記した手段によれば、ウェハにはその半径方向にスリ
ット部があるので、当該スリット部を利用して複数のウ
ェハな、フロッピーディスク様に並列させて実装するこ
とができ、また、スリット部には外部接続用の電極部が
設けられているので、当該電極部と電気的接続可能なコ
ネクタとの間に導通がとられ、当該コネクタを介してプ
リント配線基板に実装すれば、プリント配線基板との間
でも接続が可能となる。
また、半導体ウェハの機械的強度の弱い縁の部分が補強
ゴムで保護されるので、半導体ウェハからなる集積回路
装置の機械的衝撃に対する強度を高くすることができる
。
更に、絶縁基板に半導体素子を柔軟な可撓性を有する接
着剤により取付けるので、これら絶縁基板と半導体素子
の熱膨張係数差を当該接着剤により吸収でき、その不整
合を解消できろ。さらに、絶縁基板の半導体素子を取付
ける部分に貫通孔をあけ、当該貫通孔中で上記接着剤が
自由表面をもつようにしたので、基板が変形した時にそ
の自由表面の上下移動により、基板変形を半導体素子側
に伝えない役割をもたすことができた。これは、大型の
半導体素子の中心部でこのような作用がないときには、
接着剤は変形する自由空間をもてず、剛体として作用し
てしまうからであり、上記によりこれを防止できる。
さらに、貫通孔の内側面などに金属膜を形成することに
より、半導体素子からの熱を当該金属膜を伝わって逃が
すことができ、熱抵抗を低減させることができ、絶縁基
板として樹脂基板などの熱伝導性の悪い基板を使用する
場合に有効となる。
更に、前記配線基板の配線と接続用配線との合せずれが
なくなり、半導体チップの外部端子を基準に配線基板の
配線及び前記接続用配線を形成することができるので、
接続用配線を形成するフォトマスクが１枚ですみ、量産
化を図ることができる。
更にまた、前記接続用配線を形成する工程で配線基板の
配線を形成することができるので、半導体装置の製造工
程を低減することができる。
〔実施例１〕 第１の発明の第１の実施例を第１図乃至第３図に基づい
て説明する。
第１図に示すように、ウェハ１のオリエンテーションフ
ラット２の略中央部からウェハ中心にかけて、適宜幅の
スリット部３を形成する。その際、スリットを形成する
方法としては、レーザーカット等が考えられる。また、
第１図にも図示のようにスリット部３のウェハ中心側端
部を円形状にすると良い。これにより、当該ウェハ１を
第１図や第３図に示すように、コネクタ４に実装すると
きなどに当該ウェハ１のクラックを防止できる。
ウェハ１のスリット部３０両側には当該スリット３に沿
って複数の電極５よりなる電極部６を沿設する。該電極
部６は、スリット部３の片側のみに沿設してもよい。
第２図は当該電極部６の要部断面を示し、該第２図は第
１図Ｉ−Ｉ線に沿う。
第１図および第３図に示すように、ウェハ１のスリット
部３に、コネクタ４を挿入して、あるいはこれを逆にし
て、ウェハ１をコネクタ４に実装する。
ウェハ１内の内部配線が当該電極部６から引き出しされ
、この第３図では図示しないが、当該コネクタ４にも電
極があり、これらウェハ１の電極部６とコネクタ４の電
極との間に導通がとられろ。
ウェハｌはコネクタ４に第３図に示すように、複数（５
枚で例示）フロッピーディスク様に並べて実装すること
ができる。
第４図はパッケージ７にウェハ１を実装した際の、第１
の発明を適用した第２の実施例を示し、そのスリット部
３０両側には電極部６が形成されており、電極５は、ウ
ェハ１に半田バンブ５′を介して、電極リード５″を取
付けることによって形成されている。
第５図は第４図に対応するコネクタ４を示し、同図にて
８はコネクタ本体、９は当該コネクタ電極部、１０はリ
ード（外部接続用端子）である。
また、１１はコネクタ本体８に設けられた穴で、この穴
１１の内部にコネクタ電極部９が形成され、チップ７の
電極部６とコネクタ４の電極部９との間で実装に際し導
通がとられろ。
ウェハｌやチップ７は、例えばシリコン単結晶基板から
成り、周知の技術によってこのウェハやチップ内には多
数の回路素子が形成され、１つの回路機能が与えられて
いる。回路素子の具体例は、例えばＭＯＳ）ランジスタ
から成り、これらの回路素子によって、例えば論理回路
およびメモリの回路機能が形成されている。
従って、ウェハ１やウェハな実装したウェハスケールの
パッケージ７にスリット部３を形成し、当該スリット部
３に電極部６、コネクタ４に電極部９を沿設することに
より、そのスリット部を利用してコネクタ４ヘフロツピ
ーデイスク様に並べて実装することが可能となった。ウ
ェハを実装する場合、プリント配線基板表面に、そのオ
リエンテーションフラットに電極部を形成したウェハを
立設して実装することも考えられるが、この場合、ウェ
ハがプリント配線基板上に不安定な形で実装されること
になり、ウェハが破壊し易い。また、ウェハの中心部に
円形の穴をあけて、この穴にコネクタを挿通させて実装
することも考えられるが、ウェハが破壊し易い。これに
対し、第１の発明によればウェハやウェハスケールのチ
ップの実装を可能とし、スリット部を利用してコネクタ
に対し自在に着脱でき、機械的強度を向上させることが
できる。
〔実施例２〕 第２の発明の第１の実施例を第６図及び第７図を用いて
説明する。
第６図及び第７図に示すように、第１の実施例の集積回
路装置は、単結晶シリコンからなる半導体ウェハ１３の
例えば一方の主面にメモリやその周辺回路、あるいはロ
ジック等の種々の集積回路１４を形成し、またオリエン
テーションフラット１３Ａに集積回路装置の電極１５を
形成したものである。そして、断面がコの字状をした弾
性を有する補強ゴム１２を、半導体ウェハ１３のオリエ
ンテーシヲンフラッ）１３Ａを除いた縁の部分に挟むよ
うに設けて、機械的衝撃に対して強くしている。補強ゴ
ム１２は、例えば下記の化学式（１）で表わされるシリ
コン樹脂からなるものを用いる。
ＲＲ ＲＲ 補強ゴム１２を完全なリング状とせずに、オリエンテー
シ薔ンフラット１３Ａの部分に設けないようにしたのは
、補強ゴム１２０半導体ウェハ１３への着脱を容易にす
るためであり、補強ゴム１２に加わる応力を逃がすため
である。半導体ウェハ１３の平面方向（おけろ補強ゴム
１２の厚さり、は２〜３■程度、半導体ウェハ１３の主
面に垂直な方向における補強ゴム１２全体の厚さり。
は５■程度、半導体ウェハ１３の主面又は裏面から補強
ゴム１２の上面又は下面までの厚さり、は２、程度にし
ている。補強ゴム１２は型に／リコーン樹脂を流し込む
ことによって、一体形成できろ。
次に、第２の発明の第２の実施例について、第８図乃至
第１１図を用いて説明する。
補強ゴム１２は、集積回路１４の電極として兼用する導
電性補強ゴム１２Ａと、絶縁性補強ゴム１２Ｂとからな
り、それらが交互に配置しである。
導電性補強ゴム１２Ａに他のシステムの電極を接続する
。導電性補強ゴム１２Ａ及び絶縁性補強ゴム１２Ｂとも
九弾性を有し、またそれらの断面はコの字状をして半導
体ウェハ１３の縁を挟んでいろ。導電性補強ゴム１２Ａ
は、例えばプタジエン−アクリロエトリル共重合ゴム（
導電性光てん配合）からなり、その抵抗値は１ｏΩα以
下である。
絶縁性補強ゴム１２Ｂは、第１の実施例の補強ゴム１２
と同様に、シリコーン樹脂からなる。導電性補強ゴム１
２Ａと集積回路１４０間は、例えばアルミニウム配線１
６が接続している。
ここで、導電性補強ゴム１２Ａと配線１６の接続部分の
断面の概略を第９図に示す。
第９図に示すように、配線１６と導電性補強ゴム１２Ａ
の間は、例えばＡｕ等からなるバンプ電極１７で接続し
ている。一方、導電性補強ゴム１２Ａと、半導体ウェハ
１３の縁及び下面との間は例えばポリイミド系有機材か
らなる絶縁膜１９で絶縁している。このようＫ、集積回
路装置の外部電極が、弾性を有する導電性補強ゴム１２
Ａからなっていることにより、図示していない他のシス
テムの電極を接続する場合の衝撃を緩和することができ
る。１８は集積回路装置の最終保護膜であり、例えばプ
ラズマＣＶＤ＆Ｃよる酸化シリコン膜からなっている。
第２の実施例における集積回路装置は、第１０図に示し
たように、複数の集積回路装置の間を導電性補強ゴム１
２Ａ同志で接続することＫより、大きなシステムを構成
することができる。導電性補強ゴム１２Ａ同志は、圧着
等により接続される。
導電性補強ゴム１２Ａと絶縁性補強ゴム１２Ｂは、第１
１図に示したよう罠、それらを接着剤で交互に接着して
補強ゴム１２を形成する。
従って、半導体ウェハの縁に、その縁を挟むように、コ
の字状をした弾性を有する補強ゴムを設けたことにより
、半導体ウェハの機械的強度の弱い縁の部分が補強ゴム
で保護されるので、半導体ウェハからなる半導体集積回
路装置の機械的強度を強くすることができる。
また、補強ゴムの一部を導電性補強ゴムとし、これを集
積回路装置の電極としたことにより、他のシステムの電
極を接続するときの衝撃が緩和されるので、半導体集積
回路装置の機械的強度を強くできる。
〔実施例３〕 第３の発明を第１２図乃至第１５図を用いて説明する。
第１２図は、第３の発明による半導体装置の実施例を示
す断面図である。第１２図にて、２０は半導体素子、２
１は絶縁基板、２２は封止材、２３はコネクタ用ワイヤ
、２４は枠体、２５はキャップ、２６．２６’はそれぞ
れ接合材料、２７は柔軟な可撓性を有する接着剤、２９
は絶縁基板２１に孔設した貫通孔、３０はこの貫通孔２
９の内側面に形成した金属膜、３１は絶縁基板２１表面
に設けられた配線パターン、３１’、３１”はそれぞれ
金属膜である。
第１３図は、キャップ２５を除去した第１２図の平面図
を示す。
第１２図に示すように、方形の絶縁基板２１に複数の貫
通孔２９を適宜間隔で孔設する。
貫通孔２９は、方形の半導体素子２０を取付けしようと
する部分内に設ける。
当該貫通孔２９を有する絶縁基板２１の上記取付部表面
に、接着剤２７を介して、半導体素子２０を接着固定す
る。
第１２図に示すように、絶縁基板２１には貫通孔２９が
設けられているために、当該接着剤２７は、絶縁基板表
面から貫通孔２９内に流入し、当該貫通孔２９の適当な
位置まで充填される。
絶縁基板２１０表面には、各貫通孔２９の周囲に形成さ
れた金属膜３１′と配線パターン３１とを有する。
また、貫通孔２９の内側面には金属膜３０が形成されて
いる。
さら忙、絶縁基板２１の裏面全面に金属膜３１″が形成
されている。
各貫通孔の周囲に形成された金属膜３１′と絶縁基板裏
面に形成された金属膜３１″とは、貫通孔２９の内側面
に形成された金属膜３０を介して接続されている。
配線パターン３１の内端部には、コネクタ用ワイヤ２３
とのワイヤボンディングのための表面処理を施すことが
できる。
半導体素子２０に周設した電極パッド２８と絶縁基板２
１表面の配線パターン３１の内端部とをコネクタ用ワイ
ヤ２３によりワイヤボンディングする。
枠体２４を絶縁基板２１０周端部に接合材料２６を用い
て立設し、封止材２２を、当該枠体２４により区画され
た内部に注入し、半導体素子２０やコネクタ用ワイヤ２
３などを被覆する。
枠体２４上に、キャップ２５を接合材料２６により接着
する。
第１３図に示すように、絶縁基板２１表面の配線ハター
ン３１をエッチ部３２に延在させ、この延在した配線パ
ターン３１を外部との接続のための端子３３として使用
する。
第３の発明に使用されろ半導体素子２０は、ウェハ規模
のチップの細大型のチップ（ペレット）よりなり、ウェ
ハであってもよい。
半導体素子２０は、例えばシリコン単結晶基板から成り
、周知の技術によってその内部には多数の回路素子が形
成され、１つの回路機能が与えられている。回路素子の
具体例は、例えばＭＯＳトランジスタから成り、これら
の回路素子によって、例えば論理回路およびメモリの回
路機能が形成されている。
絶縁基板２１は、例えば樹脂基板により構成され、その
好ましい例としては、ガラスまたはケプラーまたはシリ
カガラス繊維強化ビフェニールトリアジン基板あるいは
同エポキシ基板あるいはポリイミド基板が挙げられる。
絶縁基板２１表面の配線パターン３１や金属膜３１′や
絶縁基板２１裏面の金属膜３１″や貫通孔２９内側面の
金属膜３０は、例えばＣｕやＣｕ合金により構成される
。
その形成方法の一例は、絶縁基板２１１表面に、それぞ
れＣｕ箔をラミネートし、ホトレジスト技術、エツチン
グ技術により配線パターン３１を形成し、所定の位置に
、貫通孔２９を孔設し、該貫通孔２９内側面にメツキ技
術などにより、金属膜３０を形成することにより行われ
る。
封止材２２には、シリコーン系ゲルを用いることが好ま
しい。シリコーン系ゲルは、従来エレクニトロニクスあ
るいはオプティカルファイバー用シリコーンコーディン
グ剤として市販されていたものを使用でき、例えばシリ
コーンゲルはＩＣメモリのンフトエラ一対策用として用
いられていた。
第３の発明はこれを封止材料として使用せんとするもの
である。
ゲルは、その加熱硬化前はリキッド状態であり、１液タ
イプ、２液タイプがあり、例えば主剤と硬化剤とからな
ろ２液タイプの場合、これらを混合すると反応硬化（架
橋反応）し、硬化物を得ろ。
硬化システムとしては次の反応式で示す様に、網台型、
付加型、紫外線硬化型がある。
縮合型 ＋ＲＯＨＣａｔ　：　５ｎ−Ｔｉ系触媒Ｒ：例えば アルキル基（以下同じ） 付加型 紫外線硬化塵 Ｃ１−Ｉ　　Ｕｌ（ 硬化物を得るに、加熱（ベーク）するとゴム化が進む。
第３の発明において使用されるシリコーン系ゲル２２は
シリコーンゴムやシリコーン系ゲルト異なり架橋密度の
低いものである。
例えば架橋密度の大小からみるとゴムが架橋密度が一番
大で、その下がゲル、さらに、その下がオイルというこ
とになる。
架橋密度は一般に針入度計を用いて測定され、針入度計
についてはＪＩＳＫ２８０８に規定され、それに使用さ
れる針についてはＡＳＴＭＤ１３２１に規定がある。
針入度からみて、一般に、ゲルは４０〜２００簡の範囲
、オイルは４０謹以下であり、ゲルの硬化反応の促進に
よりゴム化が起こり、ゴムと称されているものは一般に
針入度２００ｍ以上である。
第３の発明において使用されるシリコーン系ゲルには前
記の如く、市販のものが使用され、例えば信越化学工業
社ｆｉＫＪＲ９０１０、Ｘ−３５−ｉｏｏ、東しシリコ
ーン社製ＪＣＲ６１１０などが使用できろ。
上記Ｘ−３５−１００ＣＡ　ｌｊＥ剤）　、　Ｂ　（硬
化剤）２液タイプ、針入度１００１の硬化反応機構は白
金付加型で、２液低温高温用ゲルで一７５〜２５０℃の
温度範囲で使用できる。
このシリコーン系ゲルは、耐湿性に優れている。
シリコーン系ゲル２２表面とキャップ２５との間には、
第１図に示すように空間を設けろことが好ましい。
コネクタ用ワイヤ２３は、例えばＡｕ線やＡＡ線により
構成される。
枠体２４およびキャップ２５は、絶縁基板２１が外力で
変形するのを防止する働きがある。枠体２４と絶縁基板
２１の熱膨張に対する不整合はできるだけ低減させろこ
とが好ましい。枠体２４およびキャップ２５はこの観点
から、例えばトリアジンやＡｔにより構成されているこ
とが好ましい。
枠体２４を絶縁基板２１に接合する接合材料２６やキャ
ップ２５を枠体２４に接合する接合材料２６′としては
、例えばシリコーンゴム系接着剤が使用される。
第３の発明において絶縁基板２１上に、半導体素子２０
を取付けする際に使用されろ接着剤２７としては、柔軟
な可撓性を有する接着剤を使用する。当該接着剤２７の
例としては、前記シリコーン系ゲルまたはシリコーン系
ゴム系接着剤が挙げられる。
この接着剤２７中には、高熱伝導度または／および低膨
張係数をもつ充填剤粉末を混合するとよい。
第３の発明によれば、絶縁基板２１と半導体素子２０と
の接着に、このような、シリコーン系ゲルやゴムよりな
る柔軟な可撓性を有する接着剤２７を用い、かつ、当該
基板２１０当該素子２０取付部に貫通孔２９を孔設した
ので、大型のウェハ規模のＬＳＩなどを搭載しても、こ
れら基板２１と素子２０の熱膨張係数差による不整合を
解消でき、また、当該基板２１が変形しても、素子２０
側にその変形を伝えないようにすることができ、大型の
素子２１を搭載する場合に有利な技術となすことができ
ろ。
第３の発明による作用効果を第１４図および第１５図を
用いて説明する。絶縁基板２１に貫通孔２９が孔設され
ているので、接着剤２７は当該貫通孔２９において絶縁
基板２１表面に接していす、自由表面を有している。
そして、当該接着剤２７は前記のように柔軟で可撓性が
ある。
その結果、第１４図に示すように、絶縁基板２１が上方
向に湾曲した時に、図示の矢標のように、接着剤２７は
貫通孔２９において、その自由表面が上方向に移動した
り、あるいは下方向に移動したりすることができる。こ
ういった接着剤２７の自由表面の変位により、絶縁基板
２１にかかる曲げ応力などの外力を半導体素子２０に伝
えないようにすることができた。
第１５図は加熱、冷却時の熱膨張収縮の不整合を接着剤
２７が吸収する様子を示したもので、この場合は、冷却
時の変化の一例を示す。
絶縁基板２９は冷却時にその外周において、変位（δＳ
）する。この変位δＳは、例えば５倍程度、半導体素子
２０の外周における変位（δｐ）よりも犬であり、これ
ら外周におけるδＳ−δｐの差をどこかで吸収しなけれ
ば、半導体素子２０などの破壊につながる。したがって
、第１５図に図示のように、接着剤２７の自由表面の移
動が貫通孔２９において行われ、この自由表面の移動で
、上記外周での変位δＳ−δｐを、貫通孔２９のある半
導体素子取付部に取り込むことができ、上記のように大
きな歪がかかっても十分耐えろことができろ。
また、貫通孔２９の内側面に金属膜３０を形成し、また
、絶縁基板２１表面にも金属膜３１′を形成し、さらに
、絶縁基板２１裏面にも金属膜３１″を形成している。
そのため、半導体素子２０からの発熱を、金属膜３１’
　、　３０　、３１“を経て、絶縁基板２１裏面から良
好に逃がすことができる。
特に、絶縁基板２１の裏面の金属膜３１＃を全面に形成
しておくと、放熱面積が犬となり、僅かの風を当てるだ
けで有効に放熱することが可能となる。
これら金属膜３０などの形成は、熱伝導性の悪い樹脂基
板２１を使用する場合に有利で、当該基板２１を使用し
ながら熱抵抗の小さい構造の半導体装置とすることがで
きる。
また、耐湿性は良いが、熱伝導性がやや劣るシリコーン
ゲル封止材２２で半導体素子２０などを封止する場合に
も有効となる。
従って、ウェハスケールの半導体素子を基板に接合する
際の熱膨張係数の不整合を解消し、基板にかかる曲げ応
力などの外力をウェハスケールの半導体素子に伝えにく
い構造の半導体装置を提供することができろ。また、半
導体素子の高集積に伴う発熱の問題を解消することがで
きる。
〔実施例４〕 第４の発明である半導体装置の要部を第１６図（断面図
）で示す。
第１６図に示すように、半導体装置３４は、配線基板３
５の穴部３５Ｂに半導体チップ３６が埋込まれている。
前記配線基板３５は、実質的に円形状で形成された単結
晶珪素基板３５Ａ（半導体ウェハ）で構成されている。
また、配線基板３５は、方形状の単結晶珪素基板で構成
してもよい。また、配線基板３５は、ＧａＡｓ　、Ｉｎ
Ｐ等の化合物半導体基板、セラミック基板、エポキシ系
樹脂やポリイミド系樹脂等の樹脂基板で構成してもよい
。
穴部３５Ｂは、配線基板３５の単結晶珪素基板３５Ａの
中央部（その領域に限定されない）に半導体チップ３６
よりも若干大きなサイズで構成されている。この穴部３
５Ｂは、例えば、単結晶珪素基板３５Ａの（１００）面
を異方性のウェットエツチングで貫通するまでエツチン
グすることによって形成する。この場合、穴部３５Ｂの
断面形状はその内径が（１１１）面となるので、台形状
で構成される。
半導体チップ３６は、配線基板３５の穴部３５Ｂ内に、
充填剤（又は接着剤）３７を介在させて埋込まれている
。この充填剤３７は、半導体チップ３６と配線基板３５
との隙間を埋込むと共に、両者間を接着するように構成
されている。充填剤３７は、例えばエポキシ系樹脂を使
用する。
半導体チップ３６は、配線基板３５と同様に、単結晶珪
素基板３６人で構成する。また、半導体チップ３６は、
配線基板３５と同−材料或は別材料であるＧａＡｓ、Ｉ
ｎＰ等の化合物半導体で構成してもよい。
半導体チップ３６は、簡略化して図示していないが、単
結晶珪素基板３６Ａの主面に半導体素子が形成され、こ
の半導体素子の上層に複数の絶縁層及び配線層が形成さ
れている。配線層としては、例えば１層の多結晶珪素配
線（ゲート配線）及び２層のアルミニウム配線で構成さ
れている。２層のうち上層のアルミニウム配線は層間絶
縁膜３６Ｂ上に形成される。半導体チップ３６の外部端
子３６Ｃ（ボンデインｌパッド）は、前記上層のアルミ
ニウム配線と同一製造工程（同一配線層）で構成されて
いる。外部端子３６Ｃの表面は、その上層のパッシベー
ション膜３６Ｄに形成された開口３６Ｅから露出するよ
うに構成されている。
半導体チップ３６の外部端子３６Ｃには、開口３６Ｅを
通して接続用配線３８Ａの一端が接続されている。接続
用配線３８Ａの他端は、配線基板３５の単結晶珪素基板
３５Ａの上に層間絶縁膜３５Ｃを介在させて延在する配
線３８Ｂに接続されている。配線３８Ｂは、配線基板３
５の配線として使用される。接続用配線３８Ａと配線３
８Ｂとは、一体に（同一製造工程で）構成されている。
接続用配線３８Ａ、配線３８Ｂの夫々は、例えばアルミ
＋＝、クム膜や所定の添加物（ｃｕ、Ｓｉ）を含有する
アルミニウム膜で構成されている。接続用配線３８Ａの
一端側は、半導体チップ３６の外部端子３６Ｃと接続す
る際の合せずれ量に相当する分、大きなサイズで（余裕
寸法を設けて）構成されている。本実施例においては、
配線基板３５は、配線３８Ｂの１層配線構造で構成され
ている。
半導体チップ３６上及び配線基板３５上（或は接続用配
線３８人上及び配線３８Ｂ上）を含む全面には、保護［
３９が設けられている。保護膜３９は、例えば、ポリイ
ミド樹脂膜を使用する。
また、保護膜３９としては、酸化珪素膜や窒化珪素膜を
使用してもよい。
次に、第４の発明の実施例の半導体装置３４の具体的な
製造方法につい曵、第１７図乃至第２０図（製造工程毎
に示す半導体装置の断面図）を用いて簡単に説明する。
まず、第１７図に示すように、配線基板３５の穴部３５
Ｂに、充填剤３７を介在させて半導体チップ３６を埋込
む。半導体チップ３６は配線基板３５の裏側から（エツ
チングを施した側から）挿入し、半導体チップ３６の表
面と配線基板３５の表面との平坦性を高める。
次に、第１８図に示すように、半導体チップ３６のパッ
ジベージ曹ン、１Ｉ３６Ｄ上、配置基板３５の層間絶縁
膜３５Ｃ上の夫々を含む全面に配線形成層３８を形成す
る。配線形成層３８は、半導体チップ３６の開口３６Ｅ
を通して外部端子３６０に接続するように形成する。配
線形成層３８は、例えばスパッタで堆積したアルミニウ
ム膜を用いる。
次に、前記配線形成層３８上にフォトレジスト膜を塗布
する。この後、フォトリングラフィ技術を用いて、前記
フォトレジスト膜を所定の形状にパターンニングし、第
１９図に示すように、エツチング用のマスク４０を形成
する。フォトリングラフィ技術は、図示しないフォトマ
スク（或はレチクル）を用−・てフォトレジスト膜に潜
像を形成し、このフォトレジスト膜に現像処理を施す技
術である。
次に、前記マスク４０を用いて配線形成層３８をエツチ
ングし、接続用配線３８Ａ及び配線３８Ｂを同一製造工
程で形成する。配線形成層３８は、例えば、異方性のド
ライエツチングでエツチングする。そして、この後、第
２０図に示すように、前記マスク４０を除去する。
このように、配線基板３５に半導体チップ３６を埋込む
半導体装置３４において、配線基板３５の配線３８Ｂと
、この配線基板３５の配！３８Ｂと半導体チップ３６の
外部端子３６Ｃとを接続する接続用配線３８Ａとを同一
製造工程で形成ｊることにより、前記配線基板３５の配
線３８Ｂと接続用配線３８Ａとの合せずれがなくなり、
半導体チップ３６の外部端子３６Ｃを基準に配線基板３
５の配線３８Ｂ及び前記接続用配線３８Ａを形成するこ
とができるので、接続用配線３８Ａを形成するフォトマ
スクが１枚（１種類）ですむ。つまり、外部端子３６Ｃ
と接続用配線３８Ａの一端との合せずれは存在するが、
接続用配線３８Ａの他端と配線基板３５の配線３８Ｂと
の合せずれと、半導体チップ３６と配線基板３５との合
せずれとは実質的になくなる。この結果、半導体装置３
４は、フォトマスクの設計時間が短くなるので、量産化
を図ることができる。
また、前述のように、合せずれ量を低減することができ
るので、半導体装置３４は果槓度を向上することができ
る。
また、前記接続用配線３８Ａを形成する工程で配線基板
３５の配置１３８Ｂを形成することができるので、半導
体装置３４の製造工程を低減することができる。
前記第２０図に示す接続用配線３８Ａ及び配線３８Ｂを
形成する工程の後に、前記第１６図に示すように、保護
膜３９を形成する。これら一連の製造工程を施すことに
よって、第４の発明の実施例の半導体装置３４は完成す
る。
なお、前記実施例では配線基板３５は１層配線構造で構
成されているが、本発明は配線基板３５を２層或はそれ
以上の複数配線構造で構成することができる。配線基板
を２層配線構造で構成する場合、２層のうちの下層配線
は、半導体チップの外部端子に接続する接続用配線と一
体に構成する。
２層配線構造のうちの上層配線は、前記下層配線間を接
続する配線として形成する。下層配線と上層配線とはｊ
＠層間絶縁膜分離し、両者の接続は前記層間絶縁膜に形
成した接続孔を通して行う。
また、前記実施例では配線基板３５に１つの半導体チッ
プ３６しか埋込んでいないが、本発明は配線基板３５に
複数の半導体チップ３６を埋込んでもよい。従って、配
線基板に半導体チップを埋込む半導体装置において、接
続用配線を形成するフォトマスクが１枚ですむため、量
産化を図ることができる。
また、前記半導体装置の製造工程を低減することができ
ろ。
〔発明の効果〕
本願において開示されろ発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
第１の発明によれば、ウェハ１やウェハを実装したウェ
ハスケールのパッケージ７にスリット部３を形成し、当
該スリット部３に電極部６、コネクタ４に電極部９を沿
設することにより、そのスリット部を利用してコネクタ
４へ７０ノビ−ディスク様に並べて実装することが可能
となった。ウェハな実装する場合、プリント配線基板表
面に、そのオリエンテーシ声ンフラットに電極部を形成
したウェハを立設して実装することも考えられるが、こ
の場合、ウェハがプリント配線基板上に不安定な形で実
装されろことになり、ウェハが破壊し易い。また、ウェ
ハの中心部に円形の穴をあけて、この穴にコネクタを挿
通させて実装することも考えられるが、ウェハが破壊し
易い。これに対し、第１の発明によればウェハやウェハ
スケールのチップの実装を可能とし、スリット部を利用
してコネクタ部に対し自在に着脱でき、機械的強度を向
上させることができた。
第２の実施例における集積回路装置は、第１０図に示し
たように、複数の集積回路装置の間を導電性補強ゴム１
２Ａ同志で接続することにより、大きなシステムを構成
することができた。
更に、半導体ウェハの縁に、その縁を挟むように、コの
字状をした弾性を有する補強ゴムを設けたことにより、
半導体ウェハの機械的強度の弱い縁の部分が補強ゴムで
保護されるので、半導体ウェハからなる半導体集積回路
装置の機械的強度を強くすることができる。
また、補強ゴムの一部を導′醒性補強ゴムとし、これを
集積回路装置の電極としたことにより、他のシステムの
電極を接続するときの衝撃が緩和されるので、半導体集
積回路装置の機械的強度な強くできる。
第３の発明によれば、ウェハスケールの半導体素子を基
板に接合する際の熱膨張係数の不整合を解消し、基板に
かかる曲げ応力などの外力をウェハスケールの半導体素
子に伝えにくい構造の半導体装置を提供することができ
る。また、半導体素子の高集積に伴う発熱の問題を解消
することができろ。
第４の発明によれば、配線基板に半導体チップを埋込む
半導体装置において、接続用配線を形成するフォトマス
クが１枚ですむため、量産化を図ることができる。
また、前記半導体装置の製造工程を低減することができ
る。
【図面の簡単な説明】
第１図は、第１の発明の第１の実施例を示す説明図、 第２図は、第１の発明の第１の実施例を示す要部断面図
、 第３図は、第１の発明の第１の実施例を示す実装状態斜
視図、 第４図は、第１の発明の第２の実施例を示す斜視図、 第５図は、第１の発明の第３の実施例を示すコネクタの
斜視図である。 第６図は、第２の発明の第１の実施例の半導体集積回路
装置の斜視図、 第７図は、第６図の■−■切断線におけろ断面図、 第８図は、第２の発明の第２の実施例の半導体集積回路
装置の斜視図、 第９図は、第２の発明の第２の実施例の導電性補強ゴム
と配線の接続部分の断面図、 第１０図は、第２の発明の第２の実施例の半導体集積回
路装置を２個重ねてシステムを構成するときの図、 第１１図は、第２の発明の第２の実施例の導電性補強ゴ
ムと絶縁性補強ゴムからなる補強ゴムの形成方法を説明
するための図、 第１２図は、第３の発明の実施例を示す半導体装置の断
面図、 第１３図は、キャップを除去した第１２図に示す半導体
装置の平面図、 第１４図および第１５図は、それぞれ第３の発明の実施
例の作用効果を説明する要部断面図である。 第１６図は、第４の発明の実施例を示す半導体装置の要
部を示す断面図、 第１７図乃至第２０図は、第１６図に示した半導体装置
の要部を製造工程毎に示す断面図である。 １．１３・・・ウェハ　２，１３Ａ・・・オリエンテー
シ曹ンフラット、３・・・スリット部、５．１５・・・
電極、７・・・パッケージ、８・・・コネクタ本体、９
・・・コネクタ電極部、１０・・・リード、１１・・・
穴、１２・・・補強コム、１６・・・アルミニウム配線
、１７・・・バンプ電極、１８・・・最終保護膜、１９
・・・絶縁膜、２０・・・半導体素子、２１・・・絶縁
基板、２２・・・封止材、２３・・・ワイヤ、２４・・
・枠体、２５・・・キャップ、２６．２６’・・・接合
材料、２７・・・接着剤、２９・・・貫通孔、３０．３
１’、３１’・・・金属膜、３１・・・配勝パターン、
３２・・・エッヂ部、３３・・・端子、３５・・・配線
基板、３５Ｂ・・・穴部、３６・・・半導体チップ、３
７・・・充填剤、３８・・・接続用配線、３９・・・保
護膜、４０・・・マスク。

Claims (1)

  1. 【特許請求の範囲】 １、回路が構成されている主面を有するウェハサイズの
    基板と、前記基板の周縁から中心に向けて設けられたス
    リットと、スリットに沿って、基板主面あるいはスリッ
    ト側面に設けられた複数の電極を有することを特徴とす
    る半導体装置。 ２、前記スリットのウェハ中心側端部は円形状であるこ
    とを特徴とする特許請求の範囲第１項記載の半導体装置
    。 ３、回路が構成されている主面を有するウェハサイズの
    基板と、前記基板の周縁から中心に向けて設けられたス
    リットと、スリットに沿って、基板主面あるいはスリッ
    ト側面に設けられた複数の電極と、 スリットを有し、前記基板を実装するためのパッケージ
    からなることを特徴とする半導体装置。 ４、前記電極は、半田バンプを介して電極リードを取り
    付けてなることを特徴とする特許請求の範囲第３項記載
    の半導体装置。 ５、主面に集積回路を構成したウェハサイズの半導体素
    子と、 前記半導体素子の縁を挟むように形成された断面がコの
    字状をした補強ゴムと、 前記半導体素子のオリエンテーシヨンフラット部に設け
    られた電極からなることを特徴とする半導体装置。 ６、前記補強ゴムは、シリコン樹脂であることを特徴と
    する特許請求の範囲第５項記載の半導体装置。 ７、主面に集積回路を構成したウェハサイズの半導体素
    子と、 前記半導体素子の縁を挟むように形成された補強ゴム； ここにおいて、前記半導体素子の主面の集積回路には入
    出力端子が形成され、前記補強ゴムは導電性ゴムおよび
    絶縁性ゴムからなり、前記導電性ゴムと絶縁性ゴムは交
    互に配置され、導電性ゴムは前記入出力端子に対応する
    よう接続されてなろことを特徴とする半導体装置。 ８、前記導電性ゴムは、プタジエン−アクリロエトリル
    共重合ゴムであることを特徴とする特許請求の範囲第７
    項記載の半導体装置。 ９、前記絶縁性ゴムは、シリコン樹脂であることを特徴
    とする特許請求の範囲第７項記載の半導体装置。 １０、前記導電性のゴムと入出力端子の接続は、アルミ
    ニウム配線による接続であることを特徴とする特許請求
    の範囲第７項記載の半導体装置。 １１、回路が構成された主面と、それに対向する裏面と
    を有するウェハサイズの半導体素子と、前記半導体素子
    を接着固定するための絶縁基板と、 前記半導体素子を前記絶縁基板上に取り付けるための接
    着剤と、 前記半導体素子と前記絶縁基板とを電気的に接続するた
    めのワイヤと、 前記半導体素子と前記ワイヤを封止するための封止材と
    、 前記半導体素子を囲む位置に配設された枠体と、 前記枠体に接合され、半導体素子および封止材を密封す
    るためのキャップとからなることを特徴とする半導体装
    置。 １２、前記絶縁基板は、複数の貫通孔を有することを特
    徴とする特許請求の範囲第１１項記載の半導体装置。 １３、前記貫通孔は、その表面に形成された金属膜を有
    することを特徴とする特許請求の範囲第１２項記載の半
    導体装置。 １４、前記絶縁基板は、ガラスまたはケプラーまたはシ
    リカガラス繊維強化ビフェニールトリアジン基板あるい
    は同エポキシ基板あるいはポリイミド基板からなること
    を特徴とする特許請求の範囲第１１項及び第１２項記載
    の半導体装置。 １５、前記接着剤は、柔軟な可撓性を有する物質である
    ことを特徴とする特許請求の範囲第１１項記載の半導体
    装置。 １６、前記柔軟な可撓性を有する物質は、シリコーン系
    ゲルまたは、シリコーン系ゴムであることを特徴とする
    特許請求の範囲第１５項記載の半導体装置。 １７、前記封止材は、シリコーン系ゲルであることを特
    徴とする特許請求の範囲第１１項記載の半導体装置。 １８、（ａ）その表面から裏面まで貫通した穴部を有す
    る半導体ウェハを用意する工程 （ｂ）配線が形成された第１主面とそれに対向するよう
    に形成された第２主面を有し、 複数の絶縁層及び配線層及び電極パッド が形成されている半導体素子を用意する 工程 （ｃ）前記半導体ウェハに前記半導体素子を埋込む工程 （ｄ）前記半導体ウェハに内部配線を形成する工程と、
    前記半導体素子上に接続用配 線を形成する工程を同時に行なう工程 からなることを特徴とするウェハサイズの半導体装置の
    製造方法。 １９、前記半導体素子の配線はアルミニウム膜によって
    構成されていることを特徴とする半導体装置の製造方法
    。 ２０、前記充填剤はエポキシ系樹脂であることを特徴と
    する半導体装置の製造方法。
JP63181830A 1988-07-22 1988-07-22 半導体装置およびその製造方法 Pending JPH0232549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63181830A JPH0232549A (ja) 1988-07-22 1988-07-22 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63181830A JPH0232549A (ja) 1988-07-22 1988-07-22 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0232549A true JPH0232549A (ja) 1990-02-02

Family

ID=16107565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63181830A Pending JPH0232549A (ja) 1988-07-22 1988-07-22 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0232549A (ja)

Similar Documents

Publication Publication Date Title
US9012269B2 (en) Reducing warpage for fan-out wafer level packaging
US6552426B2 (en) Semiconductor device and method of manufacturing same
US6423576B1 (en) Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
JP5325736B2 (ja) 半導体装置及びその製造方法
TWI313917B (en) Novel chip packaging structure for improving reliability
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
CN107808870A (zh) 半导体封装件中的再分布层及其形成方法
JP2005340389A (ja) 半導体装置及びその製造方法
US8436465B2 (en) Semiconductor device and method for manufacturing the semiconductor device
CN108766940A (zh) 用于3d封装的应力补偿层
TW571405B (en) Semiconductor device and process for producing the same
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
TW201110280A (en) Land grid array semiconductor device packages, assemblies including same, and methods of fabrication
US6558981B2 (en) Method for making an encapsulated semiconductor chip module
TWI242855B (en) Chip package structure, package substrate and manufacturing method thereof
KR970007840B1 (ko) 반도체 장치
KR100363933B1 (ko) 반도체 장치 및 반도체 장치의 제조공정
JP3547303B2 (ja) 半導体装置の製造方法
US7105920B2 (en) Substrate design to improve chip package reliability
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
JPH0232549A (ja) 半導体装置およびその製造方法
JP2549659B2 (ja) 半導体装置
TW200836317A (en) Circuit substrate used for the Chip of Film (COF) and its manufacturing method, and the Chip of Film
TWI401777B (zh) 具開口之基板之晶粒堆疊封裝結構及其封裝方法
JP4978244B2 (ja) 半導体装置及びその製造方法