JP2001189322A - 高周波半導体装置とその製造方法 - Google Patents
高周波半導体装置とその製造方法Info
- Publication number
- JP2001189322A JP2001189322A JP37130299A JP37130299A JP2001189322A JP 2001189322 A JP2001189322 A JP 2001189322A JP 37130299 A JP37130299 A JP 37130299A JP 37130299 A JP37130299 A JP 37130299A JP 2001189322 A JP2001189322 A JP 2001189322A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- undoped
- gaas layer
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ソースインダクタンスを低減すると共に、ド
レイン容量を低減した高周波半導体装置を提供する。 【解決手段】 半絶縁性ＧａＡｓ基板１上に、第１のア
ンドープＧａＡｓ層２、高濃度のＧａＡｓ層３を順に形
成し、この層３上に第２のアンドープＧａＡｓ層５を形
成し、更に、前記第２のアンドープＧａＡｓ層５上にＧ
ａＡｓ活性層６を形成した高周波半導体装置において、
前記高濃度のＧａＡｓ層３と第２のアンドープＧａＡｓ
層５との間にアンドープＡｌＧａＡｓ層４を設け、前記
高周波半導体装置のソース電極９を前記高濃度のＧａＡ
ｓ層３上に設けると共に、前記高周波半導体装置のドレ
イン電極７は、前記第１のアンドープＧａＡｓ層２上に
設け、且つ、ドレイン電極７と前記高濃度のＧａＡｓ層
３との間には空隙１０が設けられていることを特徴とす
る。
レイン容量を低減した高周波半導体装置を提供する。 【解決手段】 半絶縁性ＧａＡｓ基板１上に、第１のア
ンドープＧａＡｓ層２、高濃度のＧａＡｓ層３を順に形
成し、この層３上に第２のアンドープＧａＡｓ層５を形
成し、更に、前記第２のアンドープＧａＡｓ層５上にＧ
ａＡｓ活性層６を形成した高周波半導体装置において、
前記高濃度のＧａＡｓ層３と第２のアンドープＧａＡｓ
層５との間にアンドープＡｌＧａＡｓ層４を設け、前記
高周波半導体装置のソース電極９を前記高濃度のＧａＡ
ｓ層３上に設けると共に、前記高周波半導体装置のドレ
イン電極７は、前記第１のアンドープＧａＡｓ層２上に
設け、且つ、ドレイン電極７と前記高濃度のＧａＡｓ層
３との間には空隙１０が設けられていることを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波半導体装置
とその製造方法に係わり、特に、ソースインダクタンス
を低減すると共に、ドレイン容量を低減した高周波半導
体装置とその製造方法に関する。
とその製造方法に係わり、特に、ソースインダクタンス
を低減すると共に、ドレイン容量を低減した高周波半導
体装置とその製造方法に関する。
【０００２】
【従来の技術】図６に、従来の高周波半導体装置の断面
図を示した。
図を示した。
【０００３】高周波での特性を改善するには、ソースイ
ンダクタンスの低減と共に、寄生容量Ｃの低減も重要で
ある。ソースインダクタンスの低減のためには、ソース
からアースまでの配線の断面積を大きく又は距離を短く
することが有効である。断面積を大きくするには、Ｇａ
Ａｓ基板の上にｎ＋ＧａＡｓ層等の低抵抗層を配して、
チップ端まで広い面積で引き出し、チップ端でテープ等
の幅広の金属でアースに接続するのが有効な方法であ
る。目的・電極構造は異なるが、例えば、特開平１−１
３４９７５号公報に、ｎ−ＧａＡｓ層上にＦＥＴ形成し
た技術が示されている。この明細書に示された素子分離
用の電極を、ソース電極の取り出し電極として使用すれ
ば、低ソースインダクタンスの素子が得られる。
ンダクタンスの低減と共に、寄生容量Ｃの低減も重要で
ある。ソースインダクタンスの低減のためには、ソース
からアースまでの配線の断面積を大きく又は距離を短く
することが有効である。断面積を大きくするには、Ｇａ
Ａｓ基板の上にｎ＋ＧａＡｓ層等の低抵抗層を配して、
チップ端まで広い面積で引き出し、チップ端でテープ等
の幅広の金属でアースに接続するのが有効な方法であ
る。目的・電極構造は異なるが、例えば、特開平１−１
３４９７５号公報に、ｎ−ＧａＡｓ層上にＦＥＴ形成し
た技術が示されている。この明細書に示された素子分離
用の電極を、ソース電極の取り出し電極として使用すれ
ば、低ソースインダクタンスの素子が得られる。
【０００４】しかし、ゲート・ソース間及びドレイン・
ソース間の容量は増加する。特に、図では示されていな
いが、ボンディングのためのパッドは面積が大きいた
め、容量低減のため、活性層を除去した符号４のｉＧａ
Ａｓ層上に形成するにしても、ｉＧａＡｓ層の厚みとパ
ッド面積で決まる容量となり、ｉＧａＡｓ層の厚みは、
エピタキシャル成長コストが高くなったり、後でエッチ
ングする際のプロセスが難しくなったりするため、最大
でも１μｍ以下にする必要があり、パッドによる寄生容
量の増加は著しく、改善が必要である。
ソース間の容量は増加する。特に、図では示されていな
いが、ボンディングのためのパッドは面積が大きいた
め、容量低減のため、活性層を除去した符号４のｉＧａ
Ａｓ層上に形成するにしても、ｉＧａＡｓ層の厚みとパ
ッド面積で決まる容量となり、ｉＧａＡｓ層の厚みは、
エピタキシャル成長コストが高くなったり、後でエッチ
ングする際のプロセスが難しくなったりするため、最大
でも１μｍ以下にする必要があり、パッドによる寄生容
量の増加は著しく、改善が必要である。
【０００５】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、ソースインダクタ
ンスを低減すると共に、ドレイン容量を低減した新規な
高周波半導体装置とその製造方法を提供することにあ
る。
した従来技術の欠点を改良し、特に、ソースインダクタ
ンスを低減すると共に、ドレイン容量を低減した新規な
高周波半導体装置とその製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【０００７】即ち、本発明に係わる高周波半導体装置の
第１態様は、半絶縁性ＧａＡｓ基板上に、第１のアンド
ープＧａＡｓ層、高濃度のＧａＡｓ層を順に形成し、こ
の層上に第２のアンドープＧａＡｓ層を形成し、更に、
前記第２のアンドープＧａＡｓ層上にＧａＡｓ活性層を
形成した高周波半導体装置において、前記高濃度のＧａ
Ａｓ層と第２のアンドープＧａＡｓ層との間にアンドー
プＡｌＧａＡｓ層を設け、前記高周波半導体装置のソー
ス電極を前記高濃度のＧａＡｓ層上に設けると共に、前
記高周波半導体装置のドレイン電極は、前記第１のアン
ドープＧａＡｓ層上に設け、且つ、ドレイン電極と前記
高濃度のＧａＡｓ層との間には空隙が設けられているこ
とを特徴とするものであり、叉、第２態様は、前記高周
波半導体装置のゲート電極は、前記第１のアンドープＧ
ａＡｓ層上に設け、且つ、前記ゲート電極と前記高濃度
のＧａＡｓ層との間には空隙が設けられていることを特
徴とするものであり、叉、第３態様は、前記アンドープ
ＡｌＧａＡｓ層を、アンドープＡｌＡｓ層、又は、アン
ドープＡｌＡｓ層とアンドープＡｌＧａＡｓ層とを５〜
１０層重ねた層で置き換えたことを特徴とするものであ
る。
第１態様は、半絶縁性ＧａＡｓ基板上に、第１のアンド
ープＧａＡｓ層、高濃度のＧａＡｓ層を順に形成し、こ
の層上に第２のアンドープＧａＡｓ層を形成し、更に、
前記第２のアンドープＧａＡｓ層上にＧａＡｓ活性層を
形成した高周波半導体装置において、前記高濃度のＧａ
Ａｓ層と第２のアンドープＧａＡｓ層との間にアンドー
プＡｌＧａＡｓ層を設け、前記高周波半導体装置のソー
ス電極を前記高濃度のＧａＡｓ層上に設けると共に、前
記高周波半導体装置のドレイン電極は、前記第１のアン
ドープＧａＡｓ層上に設け、且つ、ドレイン電極と前記
高濃度のＧａＡｓ層との間には空隙が設けられているこ
とを特徴とするものであり、叉、第２態様は、前記高周
波半導体装置のゲート電極は、前記第１のアンドープＧ
ａＡｓ層上に設け、且つ、前記ゲート電極と前記高濃度
のＧａＡｓ層との間には空隙が設けられていることを特
徴とするものであり、叉、第３態様は、前記アンドープ
ＡｌＧａＡｓ層を、アンドープＡｌＡｓ層、又は、アン
ドープＡｌＡｓ層とアンドープＡｌＧａＡｓ層とを５〜
１０層重ねた層で置き換えたことを特徴とするものであ
る。
【０００８】即ち、本発明に係わる高周波半導体装置の
製造方法の第１態様は、半絶縁性ＧａＡｓ基板上に、第
１のアンドープＧａＡｓ層、高濃度のＧａＡｓ層を順に
形成し、この層上に第２のアンドープＧａＡｓ層を形成
し、更に、前記第２のアンドープＧａＡｓ層上にＧａＡ
ｓ活性層を形成した高周波半導体装置の製造方法におい
て、前記高濃度のＧａＡｓ層と前記第２のアンドープＧ
ａＡｓ層との間にアンドープＡｌＧａＡｓ層を設ける第
１の工程と、ＦＥＴ形成予定領域以外の前記ＧａＡｓ活
性層をエッチング除去すると共に、前記ＧａＡｓ活性層
上にゲート電極を形成する第２の工程と、前記高濃度の
ＧａＡｓ層が露出するまで、前記第２のアンドープＧａ
Ａｓ層、アンドープＡｌＧａＡｓ層をエッチングして、
ビアホールを形成する第３の工程と、前記ＧａＡｓ活性
層上にソース・ドレインとなるオーミック金属を設ける
と共に、前記露出した高濃度のＧａＡｓ層上にソース電
極用のオーミック金属を設ける第４の工程と、前記アン
ドープＡｌＧａＡｓ層をマスクとして、前記高濃度のＧ
ａＡｓ層をエッチングし、前記第３の工程で形成したビ
アホールより径の大きいビアホールを前記高濃度のＧａ
Ａｓ層に形成する第５の工程と、前記ＧａＡｓ活性層上
のソース用のオーミック金属と前記高濃度のＧａＡｓ層
上に形成したオーミック金属とを接続してソース電極を
形成すると共に、前記ＧａＡｓ活性層上のドレイン用の
オーミック金属に接続して、前記第５の工程で形成した
ビアホール内にドレイン電極を形成する第６の工程と、
を少なくとも含むことを特徴とするものであり、叉、第
２態様は、前記第６の工程で、ドレイン電極を形成する
際、前記ドレイン電極と高濃度のＧａＡｓ層との間に
は、空隙が形成されることを特徴とするものであり、
叉、第３態様は、前記アンドープＡｌＧａＡｓ層を、ア
ンドープＡｌＡｓ層、又は、アンドープＡｌＡｓ層とア
ンドープＡｌＧａＡｓ層とを５〜１０層重ねた層で置き
換えたことを特徴とするものである。
製造方法の第１態様は、半絶縁性ＧａＡｓ基板上に、第
１のアンドープＧａＡｓ層、高濃度のＧａＡｓ層を順に
形成し、この層上に第２のアンドープＧａＡｓ層を形成
し、更に、前記第２のアンドープＧａＡｓ層上にＧａＡ
ｓ活性層を形成した高周波半導体装置の製造方法におい
て、前記高濃度のＧａＡｓ層と前記第２のアンドープＧ
ａＡｓ層との間にアンドープＡｌＧａＡｓ層を設ける第
１の工程と、ＦＥＴ形成予定領域以外の前記ＧａＡｓ活
性層をエッチング除去すると共に、前記ＧａＡｓ活性層
上にゲート電極を形成する第２の工程と、前記高濃度の
ＧａＡｓ層が露出するまで、前記第２のアンドープＧａ
Ａｓ層、アンドープＡｌＧａＡｓ層をエッチングして、
ビアホールを形成する第３の工程と、前記ＧａＡｓ活性
層上にソース・ドレインとなるオーミック金属を設ける
と共に、前記露出した高濃度のＧａＡｓ層上にソース電
極用のオーミック金属を設ける第４の工程と、前記アン
ドープＡｌＧａＡｓ層をマスクとして、前記高濃度のＧ
ａＡｓ層をエッチングし、前記第３の工程で形成したビ
アホールより径の大きいビアホールを前記高濃度のＧａ
Ａｓ層に形成する第５の工程と、前記ＧａＡｓ活性層上
のソース用のオーミック金属と前記高濃度のＧａＡｓ層
上に形成したオーミック金属とを接続してソース電極を
形成すると共に、前記ＧａＡｓ活性層上のドレイン用の
オーミック金属に接続して、前記第５の工程で形成した
ビアホール内にドレイン電極を形成する第６の工程と、
を少なくとも含むことを特徴とするものであり、叉、第
２態様は、前記第６の工程で、ドレイン電極を形成する
際、前記ドレイン電極と高濃度のＧａＡｓ層との間に
は、空隙が形成されることを特徴とするものであり、
叉、第３態様は、前記アンドープＡｌＧａＡｓ層を、ア
ンドープＡｌＡｓ層、又は、アンドープＡｌＡｓ層とア
ンドープＡｌＧａＡｓ層とを５〜１０層重ねた層で置き
換えたことを特徴とするものである。
【０００９】
【発明の実施の形態】本発明に係わる高周波半導体装置
は、図１に示したように、半絶縁性ＧａＡｓ基板上に、
第１のアンドープＧａＡｓ層、高濃度のＧａＡｓ層を順
に形成し、この層上に第２のアンドープＧａＡｓ層を形
成し、更に、前記第２のアンドープＧａＡｓ層上にＧａ
Ａｓ活性層を形成した高周波半導体装置において、前記
高濃度のＧａＡｓ層と第２のアンドープＧａＡｓ層との
間にアンドープＡｌＧａＡｓ層を設け、前記高周波半導
体装置のソース電極を前記高濃度のＧａＡｓ層上に設け
ると共に、前記高周波半導体装置のドレイン電極は、前
記第１のアンドープＧａＡｓ層上に設け、且つ、ドレイ
ン電極と前記高濃度のＧａＡｓ層との間には空隙が設け
られていることを特徴とするものである。
は、図１に示したように、半絶縁性ＧａＡｓ基板上に、
第１のアンドープＧａＡｓ層、高濃度のＧａＡｓ層を順
に形成し、この層上に第２のアンドープＧａＡｓ層を形
成し、更に、前記第２のアンドープＧａＡｓ層上にＧａ
Ａｓ活性層を形成した高周波半導体装置において、前記
高濃度のＧａＡｓ層と第２のアンドープＧａＡｓ層との
間にアンドープＡｌＧａＡｓ層を設け、前記高周波半導
体装置のソース電極を前記高濃度のＧａＡｓ層上に設け
ると共に、前記高周波半導体装置のドレイン電極は、前
記第１のアンドープＧａＡｓ層上に設け、且つ、ドレイ
ン電極と前記高濃度のＧａＡｓ層との間には空隙が設け
られていることを特徴とするものである。
【００１０】
【実施例】以下に、本発明に係わる高周波半導体装置と
その製造方法の具体例を図面を参照しながら詳細に説明
する。
その製造方法の具体例を図面を参照しながら詳細に説明
する。
【００１１】図１は、本発明に係わる高周波半導体装置
を示す断面図であって、この図１には、半絶縁性ＧａＡ
ｓ基板１上に、第１のアンドープＧａＡｓ層２、高濃度
のＧａＡｓ層３を順に形成し、この層３上に第２のアン
ドープＧａＡｓ層５を形成し、更に、前記第２のアンド
ープＧａＡｓ層５上にＧａＡｓ活性層６を形成した高周
波半導体装置において、前記高濃度のＧａＡｓ層３と第
２のアンドープＧａＡｓ層５との間にアンドープＡｌＧ
ａＡｓ層４を設け、前記高周波半導体装置のソース電極
９を前記高濃度のＧａＡｓ層３上に設けると共に、前記
高周波半導体装置のドレイン電極７は、前記第１のアン
ドープＧａＡｓ層２上に設け、且つ、ドレイン電極７と
前記高濃度のＧａＡｓ層３との間には空隙１０が設けら
れていることを特徴とする高周波半導体装置が示されて
いる。
を示す断面図であって、この図１には、半絶縁性ＧａＡ
ｓ基板１上に、第１のアンドープＧａＡｓ層２、高濃度
のＧａＡｓ層３を順に形成し、この層３上に第２のアン
ドープＧａＡｓ層５を形成し、更に、前記第２のアンド
ープＧａＡｓ層５上にＧａＡｓ活性層６を形成した高周
波半導体装置において、前記高濃度のＧａＡｓ層３と第
２のアンドープＧａＡｓ層５との間にアンドープＡｌＧ
ａＡｓ層４を設け、前記高周波半導体装置のソース電極
９を前記高濃度のＧａＡｓ層３上に設けると共に、前記
高周波半導体装置のドレイン電極７は、前記第１のアン
ドープＧａＡｓ層２上に設け、且つ、ドレイン電極７と
前記高濃度のＧａＡｓ層３との間には空隙１０が設けら
れていることを特徴とする高周波半導体装置が示されて
いる。
【００１２】この場合、前記高周波半導体装置のゲート
電極は、前記第１のアンドープＧａＡｓ層２上に設け、
且つ、ゲート電極と前記高濃度のＧａＡｓ層との間には
空隙１０が設けられているように構成することが、ゲー
ト容量を低減する意味から望ましい。
電極は、前記第１のアンドープＧａＡｓ層２上に設け、
且つ、ゲート電極と前記高濃度のＧａＡｓ層との間には
空隙１０が設けられているように構成することが、ゲー
ト容量を低減する意味から望ましい。
【００１３】なお、前記アンドープＡｌＧａＡｓ層を、
アンドープＡｌＡｓ層、又は、アンドープＡｌＡｓ層と
アンドープＡｌＧａＡｓ層とを５〜１０層重ねた層で置
き換えても、本発明の目的を達成することが出来る。
アンドープＡｌＡｓ層、又は、アンドープＡｌＡｓ層と
アンドープＡｌＧａＡｓ層とを５〜１０層重ねた層で置
き換えても、本発明の目的を達成することが出来る。
【００１４】次に、図２乃至図５を用いて、本発明の製
造工程の一例を説明する。
造工程の一例を説明する。
【００１５】図２は、ＦＥＴ形成予定地以外の活性層を
エッチングして除去し、ゲート形成を行った後の断面図
である。そして、図３に示すように、ＦＥＴソース部を
ｎ＋ＧａＡｓ層２３と接続するためのソースバイアホー
ル部３１、及び、ドレインパッド形成予定地３０を、フ
ォトレジスト等をマスクにエッチングして、ｎ＋ＧａＡ
ｓ層２３を露出させる。その後、フォトレジスト等でＡ
ｕＧｅ／Ｎｉ等の金属を選択的に形成し、熱処理を行っ
て、活性層２６上及び露出した高濃度のＮ＋ＧａＡｓ層
２３上にオーミック接触金属２９を得る。その後、図４
に示すように、ドレインパッド形成予定地以外はフォト
レジスト３２でカバーし、クエン酸／過酸化水素／水の
混合液等のエッチング液で、高濃度のＧａＡｓ層２３を
ＡｌＧａＡｓ層２４のエッジより０．２μｍ程度サイド
エッチさせる。この場合、ＡｌＧａＡｓ層２４のエッチ
ングレートと比べ、高濃度のＧａＡｓ層２３のエッチン
グレートは遙かに大きいので、上記の構造が形成され
る。その後、図５に示すように、リフトオフ法等をもち
いて、Ｔｉ／Ｐｔ／Ａｕ等を蒸着すれば、図１の本発明
の高周波半導体装置の構造が得られる。
エッチングして除去し、ゲート形成を行った後の断面図
である。そして、図３に示すように、ＦＥＴソース部を
ｎ＋ＧａＡｓ層２３と接続するためのソースバイアホー
ル部３１、及び、ドレインパッド形成予定地３０を、フ
ォトレジスト等をマスクにエッチングして、ｎ＋ＧａＡ
ｓ層２３を露出させる。その後、フォトレジスト等でＡ
ｕＧｅ／Ｎｉ等の金属を選択的に形成し、熱処理を行っ
て、活性層２６上及び露出した高濃度のＮ＋ＧａＡｓ層
２３上にオーミック接触金属２９を得る。その後、図４
に示すように、ドレインパッド形成予定地以外はフォト
レジスト３２でカバーし、クエン酸／過酸化水素／水の
混合液等のエッチング液で、高濃度のＧａＡｓ層２３を
ＡｌＧａＡｓ層２４のエッジより０．２μｍ程度サイド
エッチさせる。この場合、ＡｌＧａＡｓ層２４のエッチ
ングレートと比べ、高濃度のＧａＡｓ層２３のエッチン
グレートは遙かに大きいので、上記の構造が形成され
る。その後、図５に示すように、リフトオフ法等をもち
いて、Ｔｉ／Ｐｔ／Ａｕ等を蒸着すれば、図１の本発明
の高周波半導体装置の構造が得られる。
【００１６】なお、図には、ドレインパッドしか図示さ
れていないが、ゲートの引き出しパッドもドレインパッ
ドと同じく、ｎ＋ＧａＡｓ層２３をサイドエッチした内
側に形成する構造にする。
れていないが、ゲートの引き出しパッドもドレインパッ
ドと同じく、ｎ＋ＧａＡｓ層２３をサイドエッチした内
側に形成する構造にする。
【００１７】このように、本発明の高周波半導体装置の
製造方法は、半絶縁性ＧａＡｓ基板１上に、第１のアン
ドープＧａＡｓ層２、高濃度のＧａＡｓ層３を順に形成
し、この層３上に第２のアンドープＧａＡｓ層５を形成
し、更に、前記第２のアンドープＧａＡｓ層５上にＧａ
Ａｓ活性層６を形成した高周波半導体装置の製造方法に
おいて、前記高濃度のＧａＡｓ層２３と前記第２のアン
ドープＧａＡｓ層２５との間にアンドープＡｌＧａＡｓ
層２４を設ける第１の工程と（図１）、ＦＥＴ形成予定
領域以外の前記ＧａＡｓ活性層２６をエッチング除去す
ると共に、前記ＧａＡｓ活性層２６上にゲート電極２８
を形成する第２の工程と（図２）、前記高濃度のＧａＡ
ｓ層２３が露出するまで、前記第２のアンドープＧａＡ
ｓ層２５、アンドープＡｌＧａＡｓ層２４をエッチング
して、ビアホール３１、３１ａを形成する第３の工程と
（図３）、前記ＧａＡｓ活性層２６上にソース・ドレイ
ンとなるオーミック金属２９を設けると共に、前記露出
した高濃度のＧａＡｓ層２３上にソース電極用のオーミ
ック金属２９を設ける第４の工程と（図３）、前記アン
ドープＡｌＧａＡｓ層２４をマスクとして、前記高濃度
のＧａＡｓ層２３をエッチングし、前記第３の工程で形
成したビアホール３１ａより径の大きいビアホール３１
ｂを前記高濃度のＧａＡｓ層２３に形成する第５の工程
と（図４）、前記ＧａＡｓ活性層２６上のソース用のオ
ーミック金属２９と前記高濃度のＧａＡｓ層２３上に形
成したオーミック金属２９とを接続してソース電極３４
を形成すると共に、前記ＧａＡｓ活性層２６上のドレイ
ン用のオーミック金属２９に接続して、前記第５の工程
で形成したビアホール３１ｂ内にドレイン電極３３を形
成する第６の工程と、を少なくとも含むことを特徴とす
るものである。
製造方法は、半絶縁性ＧａＡｓ基板１上に、第１のアン
ドープＧａＡｓ層２、高濃度のＧａＡｓ層３を順に形成
し、この層３上に第２のアンドープＧａＡｓ層５を形成
し、更に、前記第２のアンドープＧａＡｓ層５上にＧａ
Ａｓ活性層６を形成した高周波半導体装置の製造方法に
おいて、前記高濃度のＧａＡｓ層２３と前記第２のアン
ドープＧａＡｓ層２５との間にアンドープＡｌＧａＡｓ
層２４を設ける第１の工程と（図１）、ＦＥＴ形成予定
領域以外の前記ＧａＡｓ活性層２６をエッチング除去す
ると共に、前記ＧａＡｓ活性層２６上にゲート電極２８
を形成する第２の工程と（図２）、前記高濃度のＧａＡ
ｓ層２３が露出するまで、前記第２のアンドープＧａＡ
ｓ層２５、アンドープＡｌＧａＡｓ層２４をエッチング
して、ビアホール３１、３１ａを形成する第３の工程と
（図３）、前記ＧａＡｓ活性層２６上にソース・ドレイ
ンとなるオーミック金属２９を設けると共に、前記露出
した高濃度のＧａＡｓ層２３上にソース電極用のオーミ
ック金属２９を設ける第４の工程と（図３）、前記アン
ドープＡｌＧａＡｓ層２４をマスクとして、前記高濃度
のＧａＡｓ層２３をエッチングし、前記第３の工程で形
成したビアホール３１ａより径の大きいビアホール３１
ｂを前記高濃度のＧａＡｓ層２３に形成する第５の工程
と（図４）、前記ＧａＡｓ活性層２６上のソース用のオ
ーミック金属２９と前記高濃度のＧａＡｓ層２３上に形
成したオーミック金属２９とを接続してソース電極３４
を形成すると共に、前記ＧａＡｓ活性層２６上のドレイ
ン用のオーミック金属２９に接続して、前記第５の工程
で形成したビアホール３１ｂ内にドレイン電極３３を形
成する第６の工程と、を少なくとも含むことを特徴とす
るものである。
【００１８】
【発明の効果】本発明に係わる高周波半導体装置では、
ドレイン及びゲートパッドは、高濃度のＧａＡｓ層をサ
イドエッチした内側に形成し、且つ、高抵抗層上に形成
する構成であるから、ドレイン寄生容量を小さくするこ
とができる。
ドレイン及びゲートパッドは、高濃度のＧａＡｓ層をサ
イドエッチした内側に形成し、且つ、高抵抗層上に形成
する構成であるから、ドレイン寄生容量を小さくするこ
とができる。
【００１９】又、高濃度のＧａＡｓ層にバイアホ−ルで
短く接続し、しかも、高濃度のＧａＡｓ層の広い面でチ
ップ端まで引き出せば、寄生インダクタンスが低減でき
る。
短く接続し、しかも、高濃度のＧａＡｓ層の広い面でチ
ップ端まで引き出せば、寄生インダクタンスが低減でき
る。
【００２０】従って、低ソースインダクタンス、且つゲ
ート・ソース間、ゲート・ドレイン間寄生容量の小さい
ＦＥＴができ、高周波での利得が改善できる。
ート・ソース間、ゲート・ドレイン間寄生容量の小さい
ＦＥＴができ、高周波での利得が改善できる。
【００２１】しかも、構成が簡単であるから、実施も容
易である等、優れた特徴を有する。
易である等、優れた特徴を有する。
【図１】本発明の高周波半導体装置の実施の形態を示す
断面図である。
断面図である。
【図２】本発明の高周波半導体装置製造工程を示す断面
図である。
図である。
【図３】図２に続く工程の断面図である。
【図４】図３に続く工程の断面図である。
【図５】図４に続く工程の断面図である。
【図６】従来の高周波半導体装置の断面図である。
１、２１ 半絶縁性ＧａＡｓ基板 ２、２２ アンドープＧａＡｓ層 ３、２３ 高濃度のＧａＡｓ層 ４、２４ アンドープＡｌＧａＡｓ層 ５、２５ アンドープＧａＡｓ層 ６、２６ ＧａＡｓ活性層 ７ ドレイン電極 ８、２８ ゲート電極 ９ ソース電極 １０ 空隙 １１、２９ オーミック金属
Claims (6)
- 【請求項１】 半絶縁性ＧａＡｓ基板上に、第１のアン
ドープＧａＡｓ層、高濃度のＧａＡｓ層を順に形成し、
この層上に第２のアンドープＧａＡｓ層を形成し、更
に、前記第２のアンドープＧａＡｓ層上にＧａＡｓ活性
層を形成した高周波半導体装置において、 前記高濃度のＧａＡｓ層と第２のアンドープＧａＡｓ層
との間にアンドープＡｌＧａＡｓ層を設け、前記高周波
半導体装置のソース電極を前記高濃度のＧａＡｓ層上に
設けると共に、前記高周波半導体装置のドレイン電極
は、前記第１のアンドープＧａＡｓ層上に設け、且つ、
ドレイン電極と前記高濃度のＧａＡｓ層との間には空隙
が設けられていることを特徴とする高周波半導体装置。 - 【請求項２】 前記高周波半導体装置のゲート電極は、
前記第１のアンドープＧａＡｓ層上に設け、且つ、前記
ゲート電極と前記高濃度のＧａＡｓ層との間には空隙が
設けられていることを特徴とする請求項１記載の高周波
半導体装置。 - 【請求項３】 前記アンドープＡｌＧａＡｓ層を、アン
ドープＡｌＡｓ層、又は、アンドープＡｌＡｓ層とアン
ドープＡｌＧａＡｓ層とを５〜１０層重ねた層で置き換
えたことを特徴とする請求項１又は２記載の高周波半導
体装置。 - 【請求項４】 半絶縁性ＧａＡｓ基板上に、第１のアン
ドープＧａＡｓ層、高濃度のＧａＡｓ層を順に形成し、
この層上に第２のアンドープＧａＡｓ層を形成し、更
に、前記第２のアンドープＧａＡｓ層上にＧａＡｓ活性
層を形成した高周波半導体装置の製造方法において、 前記高濃度のＧａＡｓ層と前記第２のアンドープＧａＡ
ｓ層との間にアンドープＡｌＧａＡｓ層を設ける第１の
工程と、 ＦＥＴ形成予定領域以外の前記ＧａＡｓ活性層をエッチ
ング除去すると共に、前記ＧａＡｓ活性層上にゲート電
極を形成する第２の工程と、 前記高濃度のＧａＡｓ層が露出するまで、前記第２のア
ンドープＧａＡｓ層、アンドープＡｌＧａＡｓ層をエッ
チングして、ビアホールを形成する第３の工程と、 前記ＧａＡｓ活性層上にソース・ドレインとなるオーミ
ック金属を設けると共に、前記露出した高濃度のＧａＡ
ｓ層上にソース電極用のオーミック金属を設ける第４の
工程と、 前記アンドープＡｌＧａＡｓ層をマスクとして、前記高
濃度のＧａＡｓ層をエッチングし、前記第３の工程で形
成したビアホールより径の大きいビアホールを前記高濃
度のＧａＡｓ層に形成する第５の工程と、 前記ＧａＡｓ活性層上のソース用のオーミック金属と前
記高濃度のＧａＡｓ層上に形成したオーミック金属とを
接続してソース電極を形成すると共に、前記ＧａＡｓ活
性層上のドレイン用のオーミック金属に接続して、前記
第５の工程で形成したビアホール内にドレイン電極を形
成する第６の工程と、 を少なくとも含むことを特徴とする高周波半導体装置の
製造方法。 - 【請求項５】 前記第６の工程で、ドレイン電極を形成
する際、前記ドレイン電極と高濃度のＧａＡｓ層との間
には、空隙が形成されることを特徴とする請求項４記載
の高周波半導体装置の製造方法。 - 【請求項６】 前記アンドープＡｌＧａＡｓ層を、アン
ドープＡｌＡｓ層、又は、アンドープＡｌＡｓ層とアン
ドープＡｌＧａＡｓ層とを５〜１０層重ねた層で置き換
えたことを特徴とする請求項４又は５記載の高周波半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37130299A JP3365380B2 (ja) | 1999-12-27 | 1999-12-27 | 高周波半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37130299A JP3365380B2 (ja) | 1999-12-27 | 1999-12-27 | 高周波半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189322A true JP2001189322A (ja) | 2001-07-10 |
| JP3365380B2 JP3365380B2 (ja) | 2003-01-08 |
Family
ID=18498479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37130299A Expired - Fee Related JP3365380B2 (ja) | 1999-12-27 | 1999-12-27 | 高周波半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3365380B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086398A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006294663A (ja) * | 2005-04-06 | 2006-10-26 | Sony Corp | 電界効果トランジスタ及び半導体装置並びに電界効果トランジスタの製造方法 |
| JP2008536332A (ja) * | 2005-04-11 | 2008-09-04 | クリー インコーポレイテッド | 厚い半絶縁性または絶縁性エピタキシャル窒化ガリウム層およびそれを組み込んだデバイス |
| JP2009038392A (ja) * | 2003-05-15 | 2009-02-19 | Panasonic Corp | 半導体装置 |
| JP2010135824A (ja) * | 2010-02-01 | 2010-06-17 | Panasonic Corp | 半導体装置及びその製造方法 |
-
1999
- 1999-12-27 JP JP37130299A patent/JP3365380B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038392A (ja) * | 2003-05-15 | 2009-02-19 | Panasonic Corp | 半導体装置 |
| JP2006086398A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006294663A (ja) * | 2005-04-06 | 2006-10-26 | Sony Corp | 電界効果トランジスタ及び半導体装置並びに電界効果トランジスタの製造方法 |
| JP2008536332A (ja) * | 2005-04-11 | 2008-09-04 | クリー インコーポレイテッド | 厚い半絶縁性または絶縁性エピタキシャル窒化ガリウム層およびそれを組み込んだデバイス |
| US8575651B2 (en) | 2005-04-11 | 2013-11-05 | Cree, Inc. | Devices having thick semi-insulating epitaxial gallium nitride layer |
| US9224596B2 (en) | 2005-04-11 | 2015-12-29 | Cree, Inc. | Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers |
| JP2010135824A (ja) * | 2010-02-01 | 2010-06-17 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP4550163B2 (ja) * | 2010-02-01 | 2010-09-22 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3365380B2 (ja) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP4809515B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US9679996B2 (en) | Semiconductor device having buried region beneath electrode and method to form the same | |
| JP3365380B2 (ja) | 高周波半導体装置とその製造方法 | |
| JP3347947B2 (ja) | 半導体装置の製造方法 | |
| JPH0472381B2 (ja) | ||
| US20020121675A1 (en) | Semiconductor device and method of producing the same | |
| JPH0722310A (ja) | 半導体集積回路の製造方法 | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP2005026242A (ja) | 半導体素子及び半導体素子の製造方法 | |
| US20030096444A1 (en) | Heterobipolar transistor with T-shaped emitter terminal contact and method of manufacturing it | |
| JP3123940B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2003059949A (ja) | 電界効果トランジスタ及び電界効果トランジスタの製造方法 | |
| JP3488833B2 (ja) | 電界効果トランジスタの形成方法 | |
| JP3537690B2 (ja) | 化合物半導体装置およびその製造法 | |
| JP2817191B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2550715B2 (ja) | 半導体装置 | |
| JPH09298295A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JP2000138226A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3420475B2 (ja) | 半導体装置の製造方法 | |
| JP2005051165A (ja) | Ｍｅｓｆｅｔおよびその製造方法 | |
| JPH1092846A (ja) | 半導体装置及びその製造方法 | |
| JP2000124226A (ja) | ヘテロ接合バイポーラトランジスタ及びかかるトランジスタを形成する方法 | |
| JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 | |
| JPH04324638A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |