JP4550163B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4550163B2 JP4550163B2 JP2010020387A JP2010020387A JP4550163B2 JP 4550163 B2 JP4550163 B2 JP 4550163B2 JP 2010020387 A JP2010020387 A JP 2010020387A JP 2010020387 A JP2010020387 A JP 2010020387A JP 4550163 B2 JP4550163 B2 JP 4550163B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- source electrode
- electrode
- conductive layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
図1は、本発明の第1の実施形態におけるヘテロ接合電界効果トランジスタ(HFET)の構造を模式的に示す断面図である。図1に示すように、本実施形態のHFETは、例えばシリコン(Si)からなる厚さ500μmのP+型の導電性基板101と、導電性基板101の上に設けられ、高抵抗の窒化アルミニウムガリウム(AlxGa1−xN(0<x≦1))からなる厚さ500nmのバッファ層102と、バッファ層102の上に設けられ、アンドープの窒化ガリウム(GaN)からなる厚さ1000nmのチャネル層103と、チャネル層103の上に設けられ、N型の窒化アルミニウムガリウム(AlyGa1−yN(0<y≦1))からなる厚さ25nmのショットキー層104とを備えている。また、バッファ層102は、導電性基板101とチャネル層103及びショットキー層104との格子不整合を緩和するために形成されている。また、チャネル層103におけるショットキー層104とのヘテロ接合となる界面近傍には、2DEGからなるチャネルが形成される。ここで、前記「高抵抗」とは、HFETの通常動作時に電流が流れないという意味で用いられ、いわゆる半絶縁性層も高抵抗層と呼ぶ。
次に、第1の実施形態における半導体装置の製造方法について図面を参照しながら説明する。
図5は、本発明の第2の実施形態における半導体装置の構造を模式的に示す断面図である。図5に示すように、本実施形態におけるHFETは、例えばサファイアからなる厚さ500μmの絶縁体基板(あるいは半導体基板)200と、絶縁性基板200の上に設けられ、高抵抗の窒化アルミニウムガリウム(AlxGa1−xN(0<x≦1))からなる厚さ500nmのバッファ層201と、バッファ層201の上に設けられたN型の窒化ガリウム(GaN)からなる厚さ500nmの導電層202と、導電層202の上に設けられ、アンドープの窒化ガリウム(GaN)からなる厚さ1000nmのチャネル層203と、チャネル層203の上に設けられ、N型の窒化アルミニウムガリウム(AlyGa1−yN、(0<y≦1))からなる厚さ25nmのショットキー層204とを備えている。ここで、バッファ層201は、絶縁体基板200と、導電層202、チャネル層203及びショットキー層204との格子不整合を緩和するように形成されている。また、チャネル層203におけるショットキー層204とのヘテロ接合となる界面近傍には、2次元電子ガス(2DEG)からなるチャネルが形成される。
図6は、第2の実施形態の変形例の構造を模式的に示す断面図である。図6に示すように、変形例におけるHFETは、例えばSiからなる厚さ500μmの半導体基板(あるいは絶縁体基板)300と、半導体基板300の上に設けられ、厚さ500nmのN型ドープSiよりなる低抵抗(抵抗率0.01Ωcm以下)の導電層301と、導電層301の上に設けられた厚さ500nmの窒化アルミニウムガリウム(AlxGa1−xN(0<x≦1))からなる高抵抗のバッファ層302と、バッファ層302の上に設けられ、アンドープの窒化ガリウム(GaN)からなるチャネル層303と、チャネル層303の上に設けられ、N型の窒化アルミニウムガリウム(AlyGa1−yN、但し、yは0<y≦1である)からなる厚さ25nmのショットキー層304とを備えている。ここで、バッファ層302は、半導体基板300と、チャネル層303及びショットキー層304との格子不整合を緩和するように形成されている。また、チャネル層303におけるショットキー層304とのヘテロ接合となる界面近傍には、2DEGからなるチャネルが形成される。
次に、第2の実施形態及びその変形例の製造方法のうち第1の実施形態と異なる工程について、図5及び図6を再度参照しながら説明する。
102、201、302 バッファ層
103、203、303 チャネル層
104、204、304 ショットキー層
105、205、305 第1絶縁膜
106、206、306 第1のソース電極
107、207、307 ドレイン電極
108、208、308 ゲート電極
109、209、309 第2絶縁膜
110、210、310 第2のソース電極
111、211、311 第3絶縁膜
112、212、312 バイアホール
113、213、313 バイアホールメタル
114、214、314 配線メタル
115 裏面電極
116 接地電源
200 絶縁体基板
202、301 導電層
300 半導体基板
Claims (11)
- 導電層の上方に配置し、III-V族窒化物半導体からなるチャネル層と、前記チャネル層の上に配置される窒化アルミニウムガリウム層とを形成する工程(a)と、
前記窒化アルミニウムガリウム層の上に、第1のソース電極、ドレイン電極及びゲート電極をそれぞれ形成する工程(b)と、
前記チャネル層及び前記窒化アルミニウムガリウム層を貫通し、前記導電層の少なくとも上面に到達する溝を形成する工程(c)と、
前記溝を介して、前記第1のソース電極と前記導電層とを接続する配線部材を形成する工程(d)と、
前記第1のソース電極上に接続され、前記ゲート電極の上を跨いで前記ドレイン電極に向かう方向に延びる第2のソース電極を形成する工程(e)とを備え、
前記工程(c)の後で前記工程(d)の前に、前記導電層とオーミック接触する金属を前記溝の底面に形成する工程をさらに備え、
前記工程(d)では、前記金属と接するように前記配線部材を形成し、
前記第1のソース電極は前記窒化アルミニウムガリウム層に対してオーミック接触し、
前記工程(d)は、前記工程(e)の後に行われる工程であり、
前記工程(d)では、前記第1のソース電極側における前記第2のソース電極の側面および上面が前記配線部材と接触するように前記配線部材を形成することを特徴とする半導体装置の製造方法。 - 前記導電層は導電性基板であり、
前記工程(a)では、前記導電性基板の上にバッファ層をさらに形成し、
前記バッファ層の上に前記チャネル層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記工程(a)では、絶縁体基板または半導体基板の上方に前記導電層を形成し、前記基板と前記導電層との間または前記導電層と前記チャネル層との間にバッファ層を介在させることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記工程(d)では、前記第1のソース電極の側面のうち、前記ドレイン電極と反対側にある側面が前記配線部材と接触するように前記配線部材を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 導電層と、
前記導電層の上方に形成され、III-V族窒化物半導体からなるチャネル層と、
前記チャネル層の上に形成された窒化アルミニウムガリウム層と、
前記窒化アルミニウムガリウム層の上にそれぞれ形成された第1のソース電極、ドレイン電極及びゲート電極と、
前記第1のソース電極上に接続され、前記ゲート電極の上を跨いで前記ドレイン電極に向かう方向に延びる第2のソース電極と、
前記チャネル層及び前記窒化アルミニウムガリウム層を貫通する溝を介して、前記第1のソース電極と前記導電層とを接続する配線部材とを備え、
前記第1のソース電極は、前記窒化アルミニウムガリウム層に対してオーミック接触し、
前記溝の底面と前記配線部材との間には、前記導電層とオーミック接触する金属が形成されており、
前記第1のソース電極側における前記第2のソース電極の側面および上面が前記配線部材と接触していることを特徴とする半導体装置。 - 前記導電層は導電基板であって、
前記導電基板と前記チャネル層との間に介在するバッファ層をさらに備えることを特徴とする請求項5に記載の半導体装置。 - 前記導電層の下方に設けられた、絶縁体基板または半導体基板と、
前記基板と前記導電層との間に介在するか、または、前記導電層と前記チャネル層との間に介在するバッファ層とをさらに備えることを特徴とする請求項5に記載の半導体装置。 - 前記第2のソース電極のうち前記ゲート電極の前記ドレイン側の端の上方に位置する領域から前記ドレイン電極の上方に位置する領域に向かって延びている部分の長さは、前記ゲート電極と前記ドレイン電極との間隔の20%以上の長さであることを特徴とする請求項5に記載の半導体装置。
- 前記ゲート電極は、前記窒化アルミニウムガリウム層と接触する軸部と、前記軸部よりも幅の広い頭頂部とを有するT字型の断面形状を有していることを特徴とする請求項5に記載の半導体装置。
- 前記金属は、アルミニウム、チタン、金、ゲルマニウムおよびアンチモンのうちの少なくともいずれか1つを含む単層、積層または合金であることを特徴とする請求項5に記載の半導体装置。
- 前記第1のソース電極の側面のうち、前記ドレイン電極と反対側にある側面が前記配線部材と接触していることを特徴とする請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020387A JP4550163B2 (ja) | 2010-02-01 | 2010-02-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020387A JP4550163B2 (ja) | 2010-02-01 | 2010-02-01 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004270925A Division JP2006086398A (ja) | 2004-09-17 | 2004-09-17 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010135824A JP2010135824A (ja) | 2010-06-17 |
JP4550163B2 true JP4550163B2 (ja) | 2010-09-22 |
Family
ID=42346715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010020387A Active JP4550163B2 (ja) | 2010-02-01 | 2010-02-01 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4550163B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101848243B1 (ko) * | 2015-10-13 | 2018-05-28 | 한국전자통신연구원 | 반도체 장치 및 그 제작 방법 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012239359A (ja) * | 2011-05-13 | 2012-12-06 | Panasonic Corp | 電動機駆動装置 |
JP5654512B2 (ja) | 2012-03-26 | 2015-01-14 | 株式会社東芝 | 窒化物半導体装置 |
JP5895666B2 (ja) | 2012-03-30 | 2016-03-30 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP2014060358A (ja) | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
JP6193677B2 (ja) | 2013-08-28 | 2017-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2017051688A1 (ja) * | 2015-09-22 | 2017-03-30 | 株式会社デンソー | 半導体装置 |
JP6701767B2 (ja) * | 2015-09-22 | 2020-05-27 | 株式会社デンソー | 半導体装置 |
WO2017069461A1 (ko) * | 2015-10-23 | 2017-04-27 | (주)기가레인 | 고전자이동도 트랜지스터 및 그의 제조방법 |
CN112331718B (zh) * | 2019-08-05 | 2022-02-22 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01140643A (ja) * | 1987-11-26 | 1989-06-01 | Fujitsu Ltd | 半導体装置 |
JP2001189322A (ja) * | 1999-12-27 | 2001-07-10 | Nec Corp | 高周波半導体装置とその製造方法 |
JP2001308108A (ja) * | 2000-04-19 | 2001-11-02 | Oki Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
JP2003347316A (ja) * | 2002-05-30 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2010
- 2010-02-01 JP JP2010020387A patent/JP4550163B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01140643A (ja) * | 1987-11-26 | 1989-06-01 | Fujitsu Ltd | 半導体装置 |
JP2001189322A (ja) * | 1999-12-27 | 2001-07-10 | Nec Corp | 高周波半導体装置とその製造方法 |
JP2001308108A (ja) * | 2000-04-19 | 2001-11-02 | Oki Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
JP2003347316A (ja) * | 2002-05-30 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101848243B1 (ko) * | 2015-10-13 | 2018-05-28 | 한국전자통신연구원 | 반도체 장치 및 그 제작 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2010135824A (ja) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4550163B2 (ja) | 半導体装置及びその製造方法 | |
JP2006086398A (ja) | 半導体装置及びその製造方法 | |
JP4746825B2 (ja) | 化合物半導体装置 | |
JP5595685B2 (ja) | 半導体装置 | |
JP5487613B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5688556B2 (ja) | 電界効果トランジスタ | |
JP2008193123A (ja) | 半導体装置 | |
JP5841417B2 (ja) | 窒化物半導体ダイオード | |
JP2004363563A (ja) | 半導体装置 | |
US7465968B2 (en) | Semiconductor device and method for fabricating the same | |
US10002956B1 (en) | High electron mobility transistor | |
CN112490286B (zh) | 半导体装置及其制作方法 | |
JP2012038885A (ja) | 半導体装置及びその製造方法 | |
JP7426786B2 (ja) | 窒化物半導体装置 | |
JP4474292B2 (ja) | 半導体装置 | |
US9680001B2 (en) | Nitride semiconductor device | |
CN111937156B (zh) | 半导体器件和其制造方法 | |
JP2007128994A (ja) | 半導体装置 | |
CN112490285A (zh) | 半导体装置及其制作方法 | |
US11929407B2 (en) | Method of fabricating high electron mobility transistor | |
JP2017143231A (ja) | 半導体装置 | |
US11588047B2 (en) | Semiconductor component and manufacturing method thereof | |
JP2015119028A (ja) | 半導体装置、電界効果トランジスタ、およびダイオード | |
US20230326981A1 (en) | Semiconductor device and manufacturing method thereof | |
TWI831494B (zh) | 高電子遷移率電晶體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4550163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |