WO2017051688A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2017051688A1
WO2017051688A1 PCT/JP2016/075924 JP2016075924W WO2017051688A1 WO 2017051688 A1 WO2017051688 A1 WO 2017051688A1 JP 2016075924 W JP2016075924 W JP 2016075924W WO 2017051688 A1 WO2017051688 A1 WO 2017051688A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
gan
layer
based semiconductor
semiconductor layer
Prior art date
Application number
PCT/JP2016/075924
Other languages
English (en)
French (fr)
Inventor
泳信 陰
小山　和博
安史 樋口
土屋　義規
真一 星
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016018265A external-priority patent/JP6701767B2/ja
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN201680054542.4A priority Critical patent/CN108028204B/zh
Priority to US15/753,342 priority patent/US10714606B2/en
Priority to DE112016004276.0T priority patent/DE112016004276T5/de
Publication of WO2017051688A1 publication Critical patent/WO2017051688A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Definitions

  • the present disclosure relates to a first GaN-based semiconductor layer and a second GaN-based layer, such as stacking aluminum gallium nitride (hereinafter referred to as AlGaN) on gallium nitride (hereinafter referred to as GaN) on a conductive substrate.
  • AlGaN aluminum gallium nitride
  • GaN gallium nitride
  • the present invention relates to a semiconductor device having a heterojunction structure with a semiconductor layer.
  • Patent Document 1 proposes an element structure that can improve the trade-off relationship between the blocking voltage and the on-resistance.
  • a semiconductor element such as a diode or a transistor has a structure in which the amount of two-dimensional electron gas (hereinafter referred to as 2DEG) and two-dimensional hole gas (hereinafter referred to as 2DHG) in the drift region is the same.
  • 2DEG two-dimensional electron gas
  • 2DHG two-dimensional hole gas
  • the above structure is effective only when the substrate is an insulator, and the blocking voltage cannot be improved in a GaN device having a heterojunction structure formed on a conductive substrate.
  • This disclosure is intended to achieve an improvement in blocking voltage and a reduction in on-resistance in a semiconductor device in which a GaN device is formed on a conductive substrate.
  • a semiconductor device includes a conductive substrate, a channel formation layer, a first electrode, and a second electrode.
  • the channel formation layer is formed on the substrate, and includes a first GaN-based semiconductor layer constituting a drift region and a heterojunction structure having a second GaN-based semiconductor layer having a band gap energy larger than that of the first GaN-based semiconductor layer. At least one.
  • the first electrode and the second electrode are formed in contact with the second GaN-based semiconductor layer and are formed apart from each other. The distance between the first electrode and the second electrode is made longer than the thickness of the heterojunction structure formed by the first GaN-based semiconductor layer and the second GaN-based semiconductor layer.
  • the semiconductor device causes a current to flow by forming carriers by 2DEG generated by polarization on the first GaN-based semiconductor layer side at the interface between the first GaN-based semiconductor layer and the second GaN-based semiconductor layer.
  • the total fixed charge amount of the charges contained in the first GaN semiconductor layer and the second GaN semiconductor layer including the charge due to the polarization of the first GaN semiconductor layer is 0.5 ⁇ 10 13 to 1.5 It is set within the range of ⁇ 10 13 cm ⁇ 2 .
  • drawing 1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present disclosure. It is a figure which shows the simulation result of the electric potential distribution in case the total fixed electric charge amount of the surface vicinity of a GaN layer is less than 0.5 * 10 ⁇ 13 > cm ⁇ -2> , FIG.
  • FIG. 6 is a diagram showing a simulation result of potential distribution when the total fixed charge amount in the vicinity of the surface of the GaN layer is in a range of 0.5 ⁇ 10 13 to 1.5 ⁇ 10 13 cm ⁇ 2 ; It is a figure which shows the simulation result of electric potential distribution in case the total fixed electric charge amount near the surface of a GaN layer becomes larger than 1.5 * 10 ⁇ 13 > cm ⁇ -2> , It is sectional drawing of the semiconductor device concerning 2nd Embodiment of this indication, It is sectional drawing of the semiconductor device which showed the modification of 2nd Embodiment, It is sectional drawing of the semiconductor device which showed the modification of 2nd Embodiment, It is sectional drawing of the semiconductor device which showed the modification of 2nd Embodiment, It is sectional drawing of the semiconductor device concerning 3rd Embodiment of this indication, It is sectional drawing of the semiconductor device which showed the modification of 3rd Embodiment, It is sectional drawing of the semiconductor device which showed the modification of 3rd Embodiment, It is
  • a high voltage is applied to some of the electrodes due to potential distribution bias.
  • a GaN device is formed on a conductive substrate, a negative electrode (for example, cathode electrode or source electrode) side is set to 0 V, and a simulation is performed in which 650 V is applied to the positive electrode (for example, anode electrode or drain electrode) side. It was.
  • the potential distribution was biased, and the interval between the equipotential lines was narrowed on the positive electrode side arranged on the right side of the paper. That is, it was found that a high electric field was applied to the positive electrode. In this case, electric field concentration occurs in the vicinity of the positive electrode, and the withstand voltage decreases.
  • a semiconductor device according to the present embodiment will be described with reference to FIG. As shown in FIG. 1, the semiconductor device according to the present embodiment is configured to include a GaN lateral device.
  • the horizontal device of the present embodiment is formed by using a compound semiconductor substrate in which an i-type, n-type, or p-type GaN layer 2 is formed on the surface of a conductive substrate 1.
  • An AlGaN layer 3 is formed on the surface of the GaN layer 2, and the GaN layer 2 and the AlGaN layer 3 form a heterojunction structure.
  • the lateral device uses the GaN layer 2 and the AlGaN layer 3 as channel forming layers, 2DEG carriers are induced by the piezo effect and spontaneous polarization effect on the GaN layer 2 side of the AlGaN / GaN interface, and the region becomes a channel through which carriers flow. It works with that.
  • the substrate 1 is made of a conductive material such as a semiconductor material such as Si (111) or SiC.
  • the GaN layer 2 may be formed directly on the substrate 1, but in order to form the GaN layer 2 with good crystallinity, a buffer layer serving as a base film may be formed as necessary. If the GaN layer 2 can be formed on the substrate 1 with good crystallinity, the buffer layer may be omitted.
  • the crystallinity means defects or dislocations in the GaN layer 2 that have an influence on electrical and optical characteristics.
  • a GaN layer 2 and an AlGaN layer 3 are formed on the substrate 1 by, for example, heteroepitaxial growth.
  • the GaN layer 2 corresponds to the first GaN-based semiconductor layer and is composed of a GaN-based semiconductor material such as i-GaN, n-GaN, or p-GaN.
  • the lateral device corresponds to a device that operates using the GaN layer 2 as a drift region, and examples thereof include a lateral HEMT (High-electron mobility-transistor) that is a switching device. In that case, the GaN layer 2 constitutes an electron transit layer.
  • the AlGaN layer 3 corresponds to the second GaN-based semiconductor layer, and is composed of a GaN-based semiconductor material having a band gap energy larger than that of the GaN-based semiconductor material constituting the GaN layer 2, and constitutes an electron supply unit. ing.
  • the AlGaN layer 3 is composed of Al x Ga 1-x N, where the Al mixed crystal ratio is x.
  • the concentration of 2DEG formed near the surface of the GaN layer 2 is determined by the Al mixed crystal ratio x and the film thickness of the AlGaN layer 3. Therefore, the concentration of 2DEG is adjusted by adjusting the Al mixed crystal ratio x and the film thickness of the AlGaN layer 3, and the total of the polarization of the GaN layer 2 constituting the drift region and other charges, that is, the charge including the polarization
  • the total fixed charge amount is set in the range of 0.5 ⁇ 10 13 to 1.5 ⁇ 10 13 cm ⁇ 2 .
  • the relationship between the thickness of the AlGaN layer 3 and the concentration of 2DEG is a fixed relationship.
  • the concentration of 2DEG changes greatly.
  • the concentration of 2DEG does not depend on the thickness of the AlGaN layer 3, but is uniquely determined by the Al mixed crystal ratio x. Therefore, the 2DEG concentration can be adjusted based on the Al mixed crystal ratio x and the film thickness of the AlGaN layer 3. Based on the adjustment of the concentration of 2DEG, the total fixed charge amount can be in the range of 0.5 ⁇ 10 13 to 1.5 ⁇ 10 13 cm ⁇ 2 .
  • the total fixed charge amount is the total number of charges contained in the GaN layer 2 and the AlGaN layer 3, and more specifically, the charge on the GaN layer 2 side of the entire GaN layer 2 and the AlGaN layer 3. This is the total number of charges contained in the region where the concentration is concentrated. In other words, it is the total number of charges contained in the channel formation layer, and is the total number of charges above the interface between the substrate 1 and the GaN layer 2, that is, on the side opposite to the substrate 1.
  • the total number of charges above the interface between the buffer layer and the GaN layer 2 is the total fixed charge amount.
  • the total fixed charge amount is the total number of charges in consideration of plus and minus of charges. For this reason, when the positive charge and the negative charge are added, the value offset between each other is the total fixed charge amount, which simply means the value obtained by adding the absolute value of the positive charge and the absolute value of the negative charge. Absent.
  • a first electrode 4 and a second electrode 5 are formed on the surface of the AlGaN layer 3 so as to be separated from each other.
  • the distance L between the first electrode 4 and the second electrode 5 is longer than the thickness D of the heterojunction structure formed by the GaN layer 2 and the AlGaN layer 3.
  • the first electrode 4 and the second electrode 5 are in ohmic contact with the AlGaN layer 3, respectively.
  • a back electrode 6 is formed on the back surface of the substrate 1, that is, on the one surface opposite to the GaN layer 2.
  • electrical wiring layers made of Al or the like are formed on the surfaces of the first electrode 4 and the second electrode 5, respectively.
  • a power source V is connected as shown in FIG. 1, and a potential difference is generated between the first electrode 4 and the second electrode 5.
  • the first electrode 4 and the back electrode 6 are set to, for example, the ground potential.
  • the total fixed charge amount in the vicinity of the surface of the GaN layer 2 constituting the drift region is in the range of 0.5 ⁇ 10 13 to 1.5 ⁇ 10 13 cm ⁇ 2. It is like that.
  • the total fixed charge near the surface of the GaN layer 2 is less than 0.5 ⁇ 10 13 cm ⁇ 2 and within the range of 0.5 ⁇ 10 13 to 1.5 ⁇ 10 13 cm ⁇ 2 .
  • the simulation was performed for each of the case and the case of more than 1.5 ⁇ 10 13 cm ⁇ 2 .
  • 650V is applied to the 2nd electrode 5 side is mentioned as an example here, it is confirmed that the same result is obtained also about another voltage.
  • the relationship between the total fixed charge amount near the surface of the GaN layer 2 and the breakdown voltage is, for example, when the total fixed charge amount is less than 0.5 ⁇ 10 13 cm ⁇ 2 and from 1.5 ⁇ 10 13 cm ⁇ 2 . If the amount is too large, the pressure resistance is reduced. Further, when the total fixed charge amount is in the range of 0.5 ⁇ 10 13 to 1.5 ⁇ 10 13 cm ⁇ 2 , a high breakdown voltage can be obtained.
  • the conductive substrate 1 Even in a semiconductor device having a GaN device on top of it, the blocking voltage can be improved, that is, the breakdown voltage can be improved. Therefore, since a low on-resistance can be realized by using the 2DEG channel, it is possible to provide a semiconductor device that can improve the blocking voltage and reduce the on-resistance.
  • the semiconductor device of this embodiment has a structure in which a charge adjustment layer 10 is provided on an AlGaN layer 3.
  • the first electrode 4 is a Schottky electrode
  • the second electrode 5 is an ohmic electrode.
  • the charge adjustment layer 10 is composed of, for example, an n-type AlGaN layer or an n-type GaN layer, and generates a fixed charge by n doping.
  • the concentration of 2DEG is limited because it becomes almost constant when the thickness of the AlGaN layer 3 exceeds a predetermined thickness, and there is a limit in adjusting the total fixed charge amount only by the concentration of 2DEG. Therefore, by stacking the charge adjustment layer 10 on the AlGaN layer 3 and adjusting the charge adjustment layer 10 so that the total fixed charge amount further increases, the total fixed charge amount can be more accurately set to 0.5 ⁇ 10 13. It can be adjusted to be in the range of ⁇ 1.5 ⁇ 10 13 cm ⁇ 2 .
  • a p-type GaN layer 11 may be formed inside the GaN layer 2 in the thickness direction for reasons such as improving leakage characteristics and controlling the threshold value of the FET.
  • the total fixed charge amount is less than the range of 0.5 ⁇ 10 13 to 1.5 ⁇ 10 13 cm ⁇ 2. It may be lower.
  • the total fixed charge amount can be adjusted within a range that cannot be adjusted only by the concentration of 2DEG. Therefore, the total fixed charge amount can be in the range of 0.5 ⁇ 10 13 to 1.5 ⁇ 10 13 cm ⁇ 2 .
  • the first electrode 4 and the second electrode 5 are both in contact with the charge adjustment layer 10, but there is a possibility that energization is performed through the charge adjustment layer 10.
  • the second electrode 5 may not be in contact with the charge adjustment layer 10 and may be separated. In this way, it is possible to prevent energization between the first electrode 4 and the second electrode 5 through the charge adjustment layer 10.
  • the first electrode 4 is a gate electrode
  • the second electrode 5 is a drain electrode
  • the source electrode is formed on the opposite side of the second electrode 5 with the first electrode 4 interposed therebetween.
  • the semiconductor device includes a horizontal HEMT having a three-terminal structure including three electrodes 7. The distance L between the first electrode 4 and the second electrode 5 is made larger than the thickness D of the GaN layer 2 and the AlGaN layer 3.
  • the gate electrode structure is realized by a Schottky electrode structure which is a Schottky electrode in contact with the surface of the AlGaN layer 3.
  • Other structures can also be used.
  • a MOS structure in which the first electrode 4 is formed on the AlGaN layer 3 through the gate insulating film 12 can be formed.
  • the surface of the AlGaN layer 3 may be partially recessed to form a recess.
  • the AlGaN layer 3 is etched so as to be recessed in the thickness direction so as to be entirely or beyond the AlGaN layer 3 and into the GaN layer 2. May be.
  • the distance L from the end portion on the second electrode 5 side to the second electrode 5 in the recess portion is the distance L.
  • the structure includes a first electrode 4 constituting a gate electrode on a gate GaN layer 13 composed of a GaN-based semiconductor layer of a p-type GaN layer or a p-type AlGaN layer. You can also In this case, a distance L from the end of the gate GaN layer 13 on the second electrode 5 side to the second electrode 5 is the distance L.
  • the total fixed charge amount is set within the range of 0.5 ⁇ 10 13 to 1.5 ⁇ 10 13 cm ⁇ 2 . . In this way, the electric field can be evenly distributed between the gate and the drain. Therefore, the effect described in the first embodiment can be obtained.
  • the first electrode 4 and the second electrode 5 may both be in contact with the charge adjustment layer 10, but there is a possibility that energization may be performed through the charge adjustment layer 10, and therefore, as shown in FIG. As described above, the second electrode 5 may not be in contact with the charge adjustment layer 10 and may be separated. In this way, it is possible to prevent energization between the first electrode 4 and the second electrode 5 through the charge adjustment layer 10.
  • an i-type GaN layer or a p-type is formed on the surface of the AlGaN layer 3 between the first electrode 4 constituting the gate electrode and the second electrode 5 constituting the drain electrode.
  • the GaN-based semiconductor layer is composed of a GaN-based semiconductor layer.
  • a fourth electrode 9 is formed on the surface of the electric field relaxation layer 8, and the fourth electrode 9 has the same potential as the third electrode 7. In this way, the third electrode 7 and the fourth electrode 9 are set to the same potential, so that the electric field relaxation layer 8 is set to the source potential.
  • the fourth electrode 9 is provided to constitute a horizontal HEMT having a four-terminal structure.
  • the distance L between the fourth electrode 9 and the second electrode 5 is made larger than the thickness D of the GaN layer 2 and the AlGaN layer 3.
  • the electric field strength of the drift region can be allowed up to 3.3 MV / cm, which is the breakdown electric field of GaN, but if a strong electric field is applied to the first electrode 4 side constituting the gate electrode, problems such as collapse and threshold fluctuation may occur. There is sex.
  • the electric field relaxation layer 8 is provided between the first electrode 4 and the second electrode 5, and the electric field relaxation layer 8 is set to the source potential, so that the second electrode 5 side is turned off at the time of off.
  • a high voltage is applied, a high electric field can be applied to the fourth terminal. Therefore, a high electric field can be suppressed from being applied to the first electrode 4 constituting the gate electrode, and the gate can be protected. Therefore, a semiconductor device with better breakdown voltage characteristics and improved durability can be obtained.
  • a strong electric field is applied to the edge of the fourth electrode 9 serving as the fourth terminal, that is, the end of the fourth electrode 9 closest to the second electrode 5, and as shown in FIG.
  • the electric field relaxation layer 8 under the fourth electrode 9 projects to the second electrode 5 side. In this way, the electric field concentration from the end on the second electrode 5 side to the edge of the fourth electrode 9 in the electric field relaxation layer 8 can be relaxed.
  • the length LL of the electric field relaxation layer 8 protruding to the second electrode 5 side is large, Electric field concentration occurs on the second electrode 5 side. Therefore, in order to suppress the electric field concentration on the second electrode 5 side, the length LL is not more than half of the distance L between the fourth electrode 9 and the second electrode 5 (LL ⁇ L / 2). It is preferable.
  • the Schottky electrode formed so as to be in contact with the surface of the AlGaN layer 3 constitutes the first electrode 4 serving as the gate electrode.
  • the gate electrode structure may be other structures. .
  • a MOS structure in which the first electrode 4 is formed on the AlGaN layer 3 via the gate insulating film 12 can be used.
  • the surface of the AlGaN layer 3 may be partially recessed at the position where the first electrode 4 is formed to form a recess.
  • the structure includes a first electrode 4 constituting a gate electrode on a gate GaN layer 13 composed of a GaN-based semiconductor layer of a p-type GaN layer or a p-type AlGaN layer. You can also
  • a fifth embodiment of the present disclosure will be described.
  • This embodiment is provided with a fourth terminal electrode as in the fourth embodiment, but the configuration of the fourth terminal electrode is different from that of the fourth embodiment.
  • the other parts are the same as in the fourth embodiment, and only the parts different from the fourth embodiment will be described.
  • the fourth electrode 9 is disposed so as to be in contact with the surface of the AlGaN layer 3, and the electric field relaxation layer 8 provided in the fourth embodiment is not provided.
  • the fourth electrode 9 is a Schottky electrode brought into Schottky contact with the AlGaN layer 3.
  • the fourth electrode 9 serving as the electrode of the fourth terminal can be formed of a Schottky electrode. Also in this case, by setting the fourth electrode 9 to the source potential, a high electric field can be applied to the fourth terminal when a high voltage is applied to the second electrode 5 side at the off time. Therefore, a high electric field can be suppressed from being applied to the first electrode 4 constituting the gate electrode, and the gate can be protected. Therefore, a semiconductor device with better breakdown voltage characteristics and improved durability can be obtained.
  • the gate electrode structure is implement
  • a MOS structure in which the first electrode 4 is formed on the AlGaN layer 3 through the gate insulating film 12 can be formed as in FIG.
  • the first electrode 4 constituting the gate electrode is provided on the gate GaN layer 13 constituted by the GaN-based semiconductor layer of the p-type GaN layer or the p-type AlGaN layer. You can also.
  • the charge adjustment layer 10 may be provided between the fourth electrode 9 and the second electrode 5.
  • the case where the first and second GaN-based semiconductor layers constituting the channel forming layer are constituted by the GaN layer 2 and the AlGaN layer 3 has been described as an example.
  • a lateral HEMT has been described as an example of a device using a drift region in a channel formation layer, the present disclosure can be applied to other devices such as a lateral diode.
  • the semiconductor device in which one heterojunction is formed by forming the first and second GaN-based semiconductor layers constituting the channel forming layer one by one is given as an example.
  • the present disclosure can be applied to a semiconductor device configured as described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半導体装置は、導電性の基板（１）と、チャネル形成層と、第１電極（４）と、第２電極（５）と、を有する。チャネル形成層は、基板上に形成され、ドリフト領域を構成する第１のＧａＮ系半導体層（２）および第１のＧａＮ系半導体層よりもバンドギャップエネルギーが大きい第２のＧａＮ系半導体層（３）を有するヘテロジャンクション構造を少なくとも１つ備える。第１のＧａＮ系半導体層の分極による電荷を含めて、第１のＧａＮ系半導体層と第２のＧａＮ系半導体層に含まれる電荷の総固定電荷量は０．５×１０13～１．５×１０13ｃｍ-2の範囲内とされている。これにより、半導体装置において、阻止電圧の向上とオン抵抗の低下を実現する。

Description

半導体装置 関連出願の相互参照
　本出願は、２０１５年９月２２日に出願された日本出願番号２０１５－１８６１６６号と、２０１６年２月２日に出願された日本出願番号２０１６－１８２６５号に基づくもので、ここにその記載内容を援用する。
　本開示は、導電性の基板の上に、窒化ガリウム（以下、ＧａＮという）の上に窒化アルミニウムガリウム（以下、ＡｌＧａＮという）を積層するなど、第１のＧａＮ系半導体層と第２のＧａＮ系半導体層とによるヘテロジャンクション構造を備えた半導体装置に関するものである。
　一般的に、ヘテロジャンクション構造を有した横型デバイスでは、阻止電圧とオン抵抗との間にトレードオフの関係が存在していることから、一方を改善すると他方が犠牲になる傾向にある。このため、半導体素子の特性の更なる向上を図るためには、阻止電圧とオン抵抗の間のトレードオフの関係を改善することが必要となる。
　これに対し、阻止電圧とオン抵抗の間のトレードオフの関係を改善できる素子構造が特許文献１に提案されている。具体的には、ダイオードやトランジスタなどの半導体素子において、ドリフト領域での２次元電子ガス（以下、２ＤＥＧという）および２次元ホールガス（以下、２ＤＨＧという）の量を同じとした構造とすることで、耐圧特性、つまり阻止電圧の向上を図っている。
特許第５３４４４４５号公報
　しかしながら、上記構造が有効なのは、基板が絶縁体である場合に限られ、導電性の基板の上にヘテロジャンクション構造を形成した構造のＧａＮデバイスでは阻止電圧の向上を図ることができない。
　本開示は、導電性の基板の上にＧａＮデバイスを形成する半導体装置において、阻止電圧の向上とオン抵抗の低下を実現することを目的とする。
　本開示の一態様によれば、半導体装置は、導電性の基板と、チャネル形成層と、第１電極と、第２電極と、を有する。チャネル形成層は、基板上に形成され、ドリフト領域を構成する第１のＧａＮ系半導体層および第１のＧａＮ系半導体層よりもバンドギャップエネルギーが大きい第２のＧａＮ系半導体層を有するヘテロジャンクション構造を少なくとも１つ備える。第１電極および第２電極は、第２のＧａＮ系半導体層に接して形成され、互いに離されて形成される。第１電極と第２電極との間の距離は、第１のＧａＮ系半導体層および第２のＧａＮ系半導体層によるヘテロジャンクション構造の厚みよりも長くされる。
　半導体装置は、第１のＧａＮ系半導体層と第２のＧａＮ系半導体層との界面における第１のＧａＮ系半導体層側に、分極で生成される２ＤＥＧによるキャリアが形成されることで電流を流す。第１のＧａＮ系半導体層の分極による電荷を含めて、第１のＧａＮ系半導体層と第２のＧａＮ系半導体層に含まれる電荷の総固定電荷量は０．５×１０13～１．５×１０13ｃｍ-2の範囲内とされている。
　このようにすることで、導電性の基板の上にＧａＮデバイスを備えた半導体装置においても阻止電圧の向上、つまり耐圧向上を図ることが可能となる。したがって、２ＤＥＧチャネルを用いることで低オン抵抗を実現できることから、阻止電圧の向上とオン抵抗の低下を実現できる半導体装置とすることが可能となる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。図面において、
本開示の第１実施形態にかかる半導体装置の断面図であり、 ＧａＮ層の表面近傍の総固定電荷量が０．５×１０13ｃｍ-2未満の場合の電位分布のシミュレーション結果を示す図であり、 ＧａＮ層の表面近傍の総固定電荷量が０．５×１０13～１．５×１０13ｃｍ-2の範囲内となる場合の電位分布のシミュレーション結果を示す図であり、 ＧａＮ層の表面近傍の総固定電荷量が１．５×１０13ｃｍ-2より多くなる場合の電位分布のシミュレーション結果を示す図であり、 本開示の第２実施形態にかかる半導体装置の断面図であり、 第２実施形態の変形例を示した半導体装置の断面図であり、 第２実施形態の変形例を示した半導体装置の断面図であり、 第２実施形態の変形例を示した半導体装置の断面図であり、 本開示の第３実施形態にかかる半導体装置の断面図であり、 第３実施形態の変形例を示した半導体装置の断面図であり、 第３実施形態の変形例を示した半導体装置の断面図であり、 第３実施形態の変形例を示した半導体装置の断面図であり、 第３実施形態の変形例を示した半導体装置の断面図であり、 本開示の第４実施形態にかかる半導体装置の断面図であり、 第４実施形態の変形例を示した半導体装置の断面図であり、 第４実施形態の変形例を示した半導体装置の断面図であり、 第４実施形態の変形例を示した半導体装置の断面図であり、 第４実施形態の変形例を示した半導体装置の断面図であり、 第５実施形態にかかる半導体装置の断面図であり、 比較例として、導電性の基板上にＧａＮデバイスを形成した場合の電位分布のシミュレーション結果を示した図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　本発明者らが比較例を用いて検討を行ったところ、導電性の基板の上にヘテロジャンクション構造を形成した構造のＧａＮデバイスでは、電位分布の偏りによって一部の電極に高電圧が掛かることが確認された。具体的には、導電性の基板上にＧａＮデバイスを形成し、負極（例えばカソード電極もしくはソース電極）側を０Ｖとし、正極（例えばアノード電極もしくはドレイン電極）側に６５０Ｖを印加するというシミュレーションを行った。
　その結果、図２０に示すように電位分布に偏りが生じ、紙面右側に配置した正極側において等電位線の間隔が狭くなった。つまり、正極に対して高電界が掛かることが判った。この場合、正極近傍において電界集中が発生し、耐圧が低下することになる。
　したがって、導電性の基板の上にＧａＮデバイスを形成する場合、ドリフト領域における２ＤＥＧと２ＤＨＧの量を同じにしても阻止電圧とオン抵抗のトレードオフの関係を改善することができない。すなわち、２ＤＥＧと２ＤＨＧの量を同じにするのではなく、２ＤＥＧと２ＤＨＧの量を異ならせてチャージバランスを強制的に崩す必要がある。
　（第１実施形態）
　図１を参照して、本実施形態にかかる半導体装置について説明する。図１に示すように、本実施形態にかかる半導体装置は、ＧａＮ横型デバイスを備えた構成とされている。
　本実施形態の横型デバイスは、導電性の基板１の表面に、ｉ型、ｎ型もしくはｐ型のＧａＮ層２が形成されたものを化合物半導体基板として用いて形成されている。ＧａＮ層２の表面には、ＡｌＧａＮ層３が形成されており、ＧａＮ層２とＡｌＧａＮ層３によってヘテロジャンクション構造が構成されている。
　横型デバイスは、これらＧａＮ層２およびＡｌＧａＮ層３をチャネル形成層として、ＡｌＧａＮ／ＧａＮ界面のＧａＮ層２側にピエゾ効果および自発分極効果によって２ＤＥＧキャリアが誘起され、その領域がキャリアの流れるチャネルとなることで動作する。
　基板１は、Ｓｉ（１１１）やＳｉＣといった半導体材料などの導電性材料によって構成されている。基板１の上に直接ＧａＮ層２が形成されていても良いが、ＧａＮ層２を結晶性良く成膜するために、必要に応じて下地膜となるバッファ層を形成しても良い。基板１の上に結晶性良くＧａＮ層２が成膜できる場合には、バッファ層は無くても構わない。なお、ここでの結晶性とは、ＧａＮ層２中の欠陥や転位などであり、電気的および光学的な特性に対して影響を及ぼすものを意味している。
　基板１の上には、ＧａＮ層２とＡｌＧａＮ層３が例えばヘテロエピタキシャル成長によって形成されている。
　ＧａＮ層２は、第１のＧａＮ系半導体層に相当し、ｉ－ＧａＮ、ｎ－ＧａＮもしくはｐ－ＧａＮのＧａＮ系半導体材料で構成されたものである。横型デバイスは、このＧａＮ層２をドリフト領域として動作するものが該当し、例えばスイッチングデバイスである横型のＨＥＭＴ（High electron mobility transistor：高電子移動度トランジスタ）などが挙げられる。その場合、ＧａＮ層２は、電子走行層を構成する。
　ＡｌＧａＮ層３は、第２のＧａＮ系半導体層に相当し、ＧａＮ層２を構成するＧａＮ系半導体材料よりもバンドギャップエネルギーの大きなＧａＮ系半導体材料で構成されたもので、電子供給部を構成している。
　ＡｌＧａＮ層３は、Ａｌ混晶比をｘとして、ＡｌxＧａ1-xＮで構成されている。このＡｌＧａＮ層３のＡｌ混晶比ｘおよび膜厚により、ＧａＮ層２の表面近傍に形成される２ＤＥＧの濃度が決まる。したがって、ＡｌＧａＮ層３のＡｌ混晶比ｘおよび膜厚を調整することで２ＤＥＧの濃度を調整し、ドリフト領域を構成するＧａＮ層２の分極とそれ以外の電荷の合計、つまり分極を含む電荷の総固定電荷量が０．５×１０13～１．５×１０13ｃｍ-2の範囲内となるようにしている。
　すなわち、ＡｌＧａＮ層３の厚みと２ＤＥＧの濃度との関係は決まった関係になることが知られている。ＡｌＧａＮ層３の厚みが薄いと２ＤＥＧの濃度が大きく変化するが、ある程度の厚みになると２ＤＥＧの濃度がＡｌＧａＮ層３の厚みに依存するのではなく、Ａｌ混晶比ｘによって一義的に決まる。したがって、ＡｌＧａＮ層３のＡｌ混晶比ｘおよび膜厚に基づいて２ＤＥＧの濃度を調整することができる。そして、２ＤＥＧの濃度の調整に基づいて、総固定電荷量が０．５×１０13～１．５×１０13ｃｍ-2の範囲内となるようにすることができる。
　なお、ここでいう総固定電荷量とは、ＧａＮ層２とＡｌＧａＮ層３に含まれる電荷の総数であり、より詳しくはＧａＮ層２の全体とＡｌＧａＮ層３のうちのＧａＮ層２側となる電荷が集中する領域に含まれる電荷の総数のことである。換言すれば、チャネル形成層に含まれる電荷の総数のことであり、基板１とＧａＮ層２との界面よりも上部、つまり基板１と反対側の電荷の総数である。
　仮に基板１の上にバッファ層を介してＧａＮ層２を形成する構造とする場合には、バッファ層とＧａＮ層２との界面よりも上部の電荷の総数が総固定電荷量となる。総固定電荷量は、電荷のプラスマイナスを加味した電荷の総数とされる。このため、プラス電荷とマイナス電荷とを足した場合は、互いに相殺された値が総固定電荷量となり、単にプラス電荷の絶対値とマイナス電荷の絶対値を足した値を意味しているのではない。
　ＡｌＧａＮ層３の表面には、互いに離れて形成された第１電極４と第２電極５が形成されている。第１電極４と第２電極５との間の距離Ｌは、ＧａＮ層２およびＡｌＧａＮ層３によるヘテロジャンクション構造の厚みＤよりも長くされている。これら第１電極４および第２電極５は、ＡｌＧａＮ層３に対してそれぞれオーミック接触させられている。また、基板１の裏面、つまりＧａＮ層２と反対側の一面には裏面電極６が形成されている。このような構成により、本実施形態にかかる横型デバイスが構成されている。
　なお、図示していないが、第１電極４および第２電極５の表面には、それぞれ、Ａｌなどで構成される電気配線層が形成されている。この電気配線層を通じて、図１に示すように電源Ｖが接続され、第１電極４と第２電極５との間に電位差が発生させられる。また、第１電極４と裏面電極６とが例えば接地電位とされる。
　このように、本実施形態の半導体装置では、ドリフト領域を構成するＧａＮ層２の表面近傍の総固定電荷量が０．５×１０13～１．５×１０13ｃｍ-2の範囲内となるようにしてある。このような構成とすることにより、基板１が導電性のもので構成されていても、例えば半導体装置のオフ時に第２電極５に対して高電界が掛かることで第２電極５の近傍において電界集中が発生することを抑制できる。これについて、図２～図４を参照して説明する。
　ＧａＮ層２の表面近傍の総固定電荷量が０．５×１０13ｃｍ-2未満の場合と、０．５×１０13～１．５×１０13ｃｍ-2の範囲内となるようにした場合と、１．５×１０13ｃｍ-2より多くした場合、それぞれについて、シミュレーションを行った。具体的には、負極となる第１電極４側（ここでは紙面左側）を０Ｖとし、正極となる第２電極５側（ここでは紙面右側）に６５０Ｖを印加したときの電位分布をシミュレーションにより調べた。その結果、図２～図４に示す結果となった。なお、ここでは第２電極５側に６５０Ｖを印加した場合を例に挙げているが、他の電圧についても同様の結果が得られることが確認されている。
　図２に示すように、ＧａＮ層２の表面近傍の総固定電荷量が０．５×１０13ｃｍ-2未満の場合には、第２電極５側において等電位線の間隔が狭まっている。このため、第２電極５側において電界集中が発生し、耐圧低下を招くことが判る。
　これに対して、図３に示すように、ＧａＮ層２の表面近傍の総固定電荷量を０．５×１０13～１．５×１０13ｃｍ-2の範囲内となるようにした場合には、第１電極４から第２電極５に掛けて等電位線の間隔がほぼ一定となっている。このことは、本発明者らが新たに見出したものであり、従来では知られていなかった事項である。このため、電界集中が起こらず、ＧａＮ層２の膜厚によって決まる耐圧特性を持つことができる。
　また、図４に示すように、ＧａＮ層２の表面近傍の総固定電荷量を１．５×１０13ｃｍ-2より多くすると、今度は第１電極４側において等電位線の間隔が狭まっている。したがって、この場合にも第１電極４側において電界集中が発生し、耐圧低下を招くことになる。
　すなわち、ＧａＮ層２の表面近傍の総固定電荷量と耐圧との関係は、例えば、総固定電荷量が０．５×１０13ｃｍ-2未満の場合および１．５×１０13ｃｍ-2より多いと耐圧低下を招くものとなる。また、総固定電荷量が０．５×１０13～１．５×１０13ｃｍ-2の範囲内となるようにすると高い耐圧を得ることができる。
　以上説明したように、ＧａＮ層２の表面近傍の総固定電荷量を０．５×１０13～１．５×１０13ｃｍ-2の範囲内となるようにすることで、導電性の基板１の上にＧａＮデバイスを備えた半導体装置においても阻止電圧の向上、つまり耐圧向上を図ることが可能となる。したがって、２ＤＥＧチャネルを用いることで低オン抵抗を実現できることから、阻止電圧の向上とオン抵抗の低下を実現できる半導体装置とすることが可能となる。
　（第２実施形態）
　本開示の第２実施形態について説明する。本実施形態は、第１実施形態に対して総固定電荷量の調整構造を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
　図５に示すように、本実施形態の半導体装置は、ＡｌＧａＮ層３の上に電荷調整層１０を備えた構造とされている。また、第１電極４についてはショットキー電極とし、第２電極５についてはオーミック電極としている。
　電荷調整層１０は、例えばｎ型のＡｌＧａＮ層もしくはｎ型のＧａＮ層によって構成され、ｎドープによる固定電荷を発生させる。このように、電荷調整層１０をｎ型のＡｌＧａＮ層によって構成する場合、＋電荷を増やすことが可能となる。２ＤＥＧの濃度は、ＡｌＧａＮ層３の厚みが所定厚さ以上になるとほぼ一定になることから限界があり、２ＤＥＧの濃度のみによって総固定電荷量を調整するには限界がある。したがって、電荷調整層１０をＡｌＧａＮ層３の上に積層し、電荷調整層１０によって更に総固定電荷量が増加するように調整することで、より的確に総固定電荷量を０．５×１０13～１．５×１０13ｃｍ-2の範囲内となるように調整できる。
　特に、図６に示すように、リーク特性の改善やＦＥＴの閾値制御などの理由によりＧａＮ層２の厚み方向の内側にｐ型のＧａＮ層１１を形成することがある。このような構造とする場合、ｐ型のＧａＮ層１１の影響で－電荷が多くなることから、総固定電荷量が０．５×１０13～１．５×１０13ｃｍ-2の範囲よりも下回る可能性がある。
　このような場合に、電荷調整層１０を備えることで、２ＤＥＧの濃度だけでは調整できない範囲において総固定電荷量を調整できるようになる。したがって、総固定電荷量を０．５×１０13～１．５×１０13ｃｍ-2の範囲とすることが可能となる。
　また、ここでは第１電極４および第２電極５が共に電荷調整層１０と接した構造としているが、電荷調整層１０を介して通電が行われる可能性があるため、図７や図８に示すように、第２電極５が電荷調整層１０と接しておらず離れた構造とすることもできる。このようにすれば、電荷調整層１０を介して第１電極４と第２電極５との間での通電が行われることを防止することが可能となる。
　（第３実施形態）
　本開示の第３実施形態について説明する。本実施形態は、第１実施形態に示した構造を用いたＧａＮデバイスの一例を示したものである。
　図９に示すように、本実施形態では、第１電極４をゲート電極、第２電極５をドレイン電極として、第１電極４を挟んで第２電極５と反対側にソース電極を構成する第３電極７を備えた３端子構造の横型のＨＥＭＴを有する半導体装置とされている。そして、第１電極４と第２電極５の間の距離ＬがＧａＮ層２およびＡｌＧａＮ層３の厚みＤよりも大きくされている。
　なお、ゲート電極を構成する第１電極４について、図９においては、ＡｌＧａＮ層３の表面に接するショットキー電極としたショットキー電極構造によってゲート電極構造を実現しているが、ゲート電極構造については他の構造とすることもできる。
　例えば、図１０に示すように、ゲート絶縁膜１２を介してＡｌＧａＮ層３の上に第１電極４を形成したＭＯＳ構造とすることができる。この場合、図１０に示したように、第１電極４が形成されている位置において、ＡｌＧａＮ層３の表面を部分的に凹ませてリセス部としてあっても良い。また、ＡｌＧａＮ層３を部分的にリセス部とするのに加えて、ＡｌＧａＮ層３を厚み方向において全部またはＡｌＧａＮ層３を超えてＧａＮ層２まで凹むようにエッチングしてリセス部を形成してあっても良い。リセス部とする場合には、リセス部のうち第２電極５側の端部から第２電極５までの間が距離Ｌとなる。
　また、図１１に示すように、ｐ型のＧａＮ層もしくはｐ型のＡｌＧａＮ層によるＧａＮ系半導体層で構成されたゲートＧａＮ層１３の上にゲート電極を構成する第１電極４を備えた構造とすることもできる。この場合、ゲートＧａＮ層１３のうち第２電極５側の端部から第２電極５までの間が距離Ｌとなる。
　このような構造の横型のＨＥＭＴにおけるゲート－ドレイン間のドリフト領域に対して、総固定電荷量が０．５×１０13～１．５×１０13ｃｍ-2の範囲内となるようにしている。このようにすれば、ゲート－ドレイン間において電界が均等に分布するようにできる。したがって、第１実施形態で説明した効果を得ることができる。
　なお、本実施形態のように、３端子構造の横型のＨＥＭＴを有する半導体装置においても、図１２に示すように、第１電極４と第２電極５との間に電荷調整層１０を備える構造とすることもできる。
　この場合にも、第１電極４および第２電極５が共に電荷調整層１０と接した構造としても良いが、電荷調整層１０を介して通電が行われる可能性があるため、図１３に示すように、第２電極５が電荷調整層１０と接しておらず離れた構造とすることもできる。このようにすれば、電荷調整層１０を介して第１電極４と第２電極５との間での通電が行われることを防止することが可能となる。
　（第４実施形態）
　本開示の第４実施形態について説明する。本実施形態は、第３実施形態に対して４端子目の電極を備えたものであり、その他については第３実施形態と同様であるため、第３実施形態と異なる部分についてのみ説明する。
　図１４に示すように、本実施形態では、ゲート電極を構成する第１電極４とドレイン電極を構成する第２電極５との間において、ＡｌＧａＮ層３の表面にｉ型のＧａＮ層またはｐ型のＧａＮ層によるＧａＮ系半導体層で構成された電界緩和層８を備えている。電界緩和層８の表面には第４電極９が形成されており、第４電極９は第３電極７と同電位とされている。このように第３電極７と第４電極９とが同電位とされることで、電界緩和層８がソース電位とされる。このように、第４電極９を備えることで４端子構造の横型ＨＥＭＴを構成している。そして、第４電極９と第２電極５の間の距離ＬがＧａＮ層２およびＡｌＧａＮ層３の厚みＤよりも大きくされている。
　ドリフト領域の電界強度はＧａＮの破壊電界である３．３ＭＶ／ｃｍまで許容できるが、ゲート電極を構成する第１電極４側にも強い電界が掛かると、コラプスや閾値変動などの問題が起きる可能性がある。
　このため、本実施形態のように、第１電極４と第２電極５との間に電界緩和層８を備え、電界緩和層８をソース電位とすることで、オフ時に第２電極５側に高電圧が掛かったときに、高電界が第４端子に掛かるようにできる。したがって、ゲート電極を構成する第１電極４に高電界が掛かることを抑制でき、ゲートを保護することが可能となる。よって、より耐圧特性が良好で耐久性を向上させた半導体装置とすることができる。
　また、このような構造とする場合、４端子目となる第４電極９のエッジ、つまり第４電極９のうち最も第２電極５側の端部に強い電界が掛かるため、図１５に示すように、第４電極９の下の電界緩和層８を第２電極５側に張り出すようにすると好ましい。このようにすると、電界緩和層８のうち第２電極５側の端部から第４電極９のエッジに至るまでの電界集中を緩和することができる。
　ただし、電界緩和層８とＡｌＧａＮ層３との界面には２ＤＨＧがあり、固定電荷量が０になるため、電界緩和層８のうち第２電極５側に張り出される長さＬＬが大きいと、第２電極５側に電界集中が生じることになる。したがって、第２電極５側への電界集中を抑制するために、長さＬＬが第４電極９と第２電極５との間の距離Ｌの半分以下（ＬＬ≦Ｌ／２）となるようにすると好ましい。
　なお、本実施形態のように、４端子構造の横型のＨＥＭＴを有する半導体装置においても、図１６に示すように、第４電極９と第２電極５との間に電荷調整層１０を備える構造とすることもできる。
　また、図１４においては、ＡｌＧａＮ層３の表面に接するように形成するショットキー電極によってゲート電極となる第１電極４を構成しているが、ゲート電極構造については他の構造とすることもできる。例えば、図１７に示すように、ゲート絶縁膜１２を介してＡｌＧａＮ層３の上に第１電極４を形成したＭＯＳ構造とすることができる。この場合、図１７に示したように、第１電極４が形成されている位置において、ＡｌＧａＮ層３の表面を部分的に凹ませてリセス部としてあっても良い。
　また、図１８に示すように、ｐ型のＧａＮ層もしくはｐ型のＡｌＧａＮ層によるＧａＮ系半導体層で構成されたゲートＧａＮ層１３の上にゲート電極を構成する第１電極４を備えた構造とすることもできる。
　（第５実施形態）
　本開示の第５実施形態について説明する。本実施形態は、第４実施形態と同様に４端子目の電極を備えたものであるが、４端子目の電極の構成を第４実施形態と異ならせたものである。その他については第４実施形態と同様であるため、第４実施形態と異なる部分についてのみ説明する。
　図１９に示すように、本実施形態では、第４電極９をＡｌＧａＮ層３の表面に接するように配置し、第４実施形態で備えていた電界緩和層８については備えていない構造としている。第４電極９は、ＡｌＧａＮ層３に対してショットキー接触させられたショットキー電極とされている。
　このように、４端子目の電極となる第４電極９をショットキー電極によって構成することもできる。この場合にも第４電極９をソース電位とすることにより、オフ時に第２電極５側に高電圧が掛かったときに、高電界が第４端子に掛かるようにできる。したがって、ゲート電極を構成する第１電極４に高電界が掛かることを抑制でき、ゲートを保護することが可能となる。よって、より耐圧特性が良好で耐久性を向上させた半導体装置とすることができる。
　なお、ここではゲート電極を構成する第１電極４について、ＡｌＧａＮ層３の表面に接するショットキー電極としたショットキー電極構造によってゲート電極構造を実現しているが、ゲート電極構造については他の構造とすることもできる。
　例えば、図１０と同様に、ゲート絶縁膜１２を介してＡｌＧａＮ層３の上に第１電極４を形成したＭＯＳ構造とすることができる。また、図１１と同様に、ｐ型のＧａＮ層もしくはｐ型のＡｌＧａＮ層によるＧａＮ系半導体層で構成されたゲートＧａＮ層１３の上にゲート電極を構成する第１電極４を備えた構造とすることもできる。さらに、図１６と同様に、第４電極９と第２電極５との間に電荷調整層１０を備える構造としても良い。
　（他の実施形態）
　例えば、上記各実施形態では、チャネル形成層を構成する第１、第２のＧａＮ系半導体層がＧａＮ層２とＡｌＧａＮ層３によって構成される場合を例に挙げて説明した。しかしながら、これらは一例を示したものであり、第１のＧａＮ系半導体層およびこれよりもバンドギャップエネルギーが大きな第２のＧａＮ系半導体層によってチャネル形成層が構成されるものであれば、他の材料であっても良い。
　また、チャネル形成層におけるドリフト領域を用いるデバイスとして、横型のＨＥＭＴを例に挙げて説明したが、他のデバイス、例えば横型のダイオードなどについても本開示を適用できる。
　また、上記実施形態では、チャネル形成層を構成する第１、第２のＧａＮ系半導体層が１層ずつ形成されることで１つのヘテロ接合が構成される半導体装置を例に挙げた。しかしながら、これも一例を挙げたに過ぎず、第１、第２のＧａＮ系半導体層を交互に繰り返し複数層形成することで複数のヘテロ接合が構成されるようにし、チャネルが複数層に形成されるようにした半導体装置に対しても本開示を適用できる。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (13)

  1. 　導電性の基板（１）と、
    　前記基板上に形成され、ドリフト領域を構成する第１のＧａＮ系半導体層（２）および前記第１のＧａＮ系半導体層よりもバンドギャップエネルギーが大きい第２のＧａＮ系半導体層（３）を有するヘテロジャンクション構造を少なくとも１つ備えたチャネル形成層と、
    　前記第２のＧａＮ系半導体層に接して形成された第１電極（４）と、
    　前記第２のＧａＮ系半導体層に接して形成され、前記第１電極と離間して形成された第２電極（５）と、を有し、
    　前記第１電極と前記第２電極との間の距離（Ｌ）が前記第１のＧａＮ系半導体層および前記第２のＧａＮ系半導体層によるヘテロジャンクション構造の厚み（Ｄ）よりも長くされ、
    　前記第１のＧａＮ系半導体層と前記第２のＧａＮ系半導体層との界面における前記第１のＧａＮ系半導体層側に、分極で生成される２次元電子ガスによるキャリアが形成されることで電流を流し、
    　前記第１のＧａＮ系半導体層の分極による電荷を含めて、前記第１のＧａＮ系半導体層と前記第２のＧａＮ系半導体層に含まれる電荷の総固定電荷量が０．５×１０13～１．５×１０13ｃｍ-2の範囲内とされている半導体装置。
  2. 　前記第２のＧａＮ系半導体層に接するように、前記第１電極を挟んで前記第２電極の反対側に形成された第３電極（７）をさらに備え、
    　前記第１電極をゲート電極とし、
    　前記第２電極をドレイン電極とし、
    　前記第３電極をソース電極とし、
    　前記第１電極と前記第２電極および前記第３電極が３端子を構成する請求項１に記載の半導体装置。
  3. 　前記第１電極と前記第２電極との間において、前記第２のＧａＮ系半導体層の上に前記第３電極と同電位とされるショットキー電極にて構成される第４電極（９）をさらに備え、
    　前記第１電極と前記第２電極および前記第３電極の３端子に加えて、前記第４電極が４端子を構成する請求項２に記載の半導体装置。
  4. 　前記第１電極と前記第２電極との間において、前記第２のＧａＮ系半導体層の上にＧａＮ系半導体にて構成された電界緩和層（８）と、
    　該電界緩和層の上に前記第３電極と同電位とされる第４電極（９）と、をさらに備え、
    　前記第１電極と前記第２電極および前記第３電極の３端子に加えて、前記第４電極が４端子を構成する請求項２に記載の半導体装置。
  5. 　前記電界緩和層がｉ型のＧａＮ層もしくはｐ型のＧａＮ層によって構成されている請求項４に記載の半導体装置。
  6. 　前記電界緩和層が前記第４電極のうち最も前記第２電極側の端部よりも前記第２電極側に張り出しており、該張り出しの長さが前記第４電極と前記第２電極との間の距離の半分以下とされている請求項５に記載の半導体装置。
  7. 　前記ゲート電極を含むゲート電極構造は、前記ゲート電極を構成する前記第１電極が前記第２のＧａＮ系半導体層に接するショットキー電極とされたショットキー電極構造である請求項２ないし６のいずれか１つに記載の半導体装置。
  8. 　前記第２のＧａＮ系半導体層の上にゲート絶縁膜（１２）をさらに備え、
    　前記ゲート電極を含むゲート電極構造は、前記第２のＧａＮ系半導体層の上に前記ゲート絶縁膜を介して前記ゲート電極を構成する前記第１電極が備えられたＭＯＳ構造である請求項２ないし６のいずれか１つに記載の半導体装置。
  9. 　前記第２のＧａＮ系半導体層の上にＧａＮ系半導体にて構成されたゲートＧａＮ層（１３）をさらに備え、
    　前記ゲート電極を含むゲート電極構造は、前記第２のＧａＮ系半導体層の上に前記ゲートＧａＮ層を介して前記ゲート電極を構成する前記第１電極が備えられた構造である請求項２ないし６のいずれか１つに記載の半導体装置。
  10. 　前記第２のＧａＮ系半導体層の上に、前記ドリフト領域における前記総固定電荷量を増加させる電荷調整層（１０）をさらに備える請求項１ないし９のいずれか１つに記載の半導体装置。
  11. 　前記電荷調整層がｎ型のＡｌＧａＮ層もしくはｎ型のＧａＮ層にて構成されており、ｎドープによる固定電荷を発生させるものである請求項１０に記載の半導体装置。
  12. 　前記総固定電荷量は、前記第１のＧａＮ系半導体層と前記第２のＧａＮ系半導体層に含まれる電荷の総数である請求項１に記載の半導体装置。
  13. 　前記第２のＧａＮ系半導体層はＡｌＧａＮ層であり、
    　前記総固定電荷量は、前記２次元電子ガスの濃度の調節に基づいて０．５×１０13～１．５×１０13ｃｍ-2の範囲内とされ、
    　前記２次元電子ガスの濃度は、前記第２のＧａＮ系半導体層のＡｌ混晶比および膜厚に基づいて調節される請求項１に記載の半導体装置。
PCT/JP2016/075924 2015-09-22 2016-09-05 半導体装置 WO2017051688A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680054542.4A CN108028204B (zh) 2015-09-22 2016-09-05 半导体装置
US15/753,342 US10714606B2 (en) 2015-09-22 2016-09-05 Semiconductor device
DE112016004276.0T DE112016004276T5 (de) 2015-09-22 2016-09-05 Halbleitervorrichtung

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-186166 2015-09-22
JP2015186166 2015-09-22
JP2016-018265 2016-02-02
JP2016018265A JP6701767B2 (ja) 2015-09-22 2016-02-02 半導体装置

Publications (1)

Publication Number Publication Date
WO2017051688A1 true WO2017051688A1 (ja) 2017-03-30

Family

ID=58386535

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/075924 WO2017051688A1 (ja) 2015-09-22 2016-09-05 半導体装置

Country Status (1)

Country Link
WO (1) WO2017051688A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600536A (zh) * 2019-09-20 2019-12-20 中国电子科技集团公司第十三研究所 增强型异质结场效应晶体管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359256A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd 電界効果型化合物半導体装置
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2010135824A (ja) * 2010-02-01 2010-06-17 Panasonic Corp 半導体装置及びその製造方法
JP2012178464A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013062494A (ja) * 2011-08-24 2013-04-04 Sanken Electric Co Ltd 窒化物半導体装置
JP2014022745A (ja) * 2012-07-19 2014-02-03 Samsung Electronics Co Ltd 高電子移動度トランジスタ及びその製造方法
JP2014078537A (ja) * 2011-02-15 2014-05-01 Sharp Corp 横型半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359256A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd 電界効果型化合物半導体装置
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2010135824A (ja) * 2010-02-01 2010-06-17 Panasonic Corp 半導体装置及びその製造方法
JP2014078537A (ja) * 2011-02-15 2014-05-01 Sharp Corp 横型半導体装置
JP2012178464A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013062494A (ja) * 2011-08-24 2013-04-04 Sanken Electric Co Ltd 窒化物半導体装置
JP2014022745A (ja) * 2012-07-19 2014-02-03 Samsung Electronics Co Ltd 高電子移動度トランジスタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600536A (zh) * 2019-09-20 2019-12-20 中国电子科技集团公司第十三研究所 增强型异质结场效应晶体管

Similar Documents

Publication Publication Date Title
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
US7170111B2 (en) Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
JP5653326B2 (ja) 窒化物半導体装置
JP5534661B2 (ja) 半導体装置
US20130264578A1 (en) N-polar iii-nitride transistors
JP2015179786A (ja) 半導体装置
JP2010219117A (ja) 半導体装置
JP2007180143A (ja) 窒化物半導体素子
JP2008130655A (ja) 半導体素子
JP2015177064A (ja) 半導体装置
US20150263001A1 (en) Semiconductor device
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
US20150263155A1 (en) Semiconductor device
CN108028204B (zh) 半导体装置
JP2015173151A (ja) 半導体装置
JP2011009493A (ja) 半導体装置およびその製造方法
US20160211357A1 (en) Semiconductor device
JP2018536285A (ja) 最適化された性能及び利得を有する電界効果トランジスタ
JP2008263140A (ja) 窒化物半導体素子
JP6233088B2 (ja) 電界効果トランジスタ
JP2009278028A (ja) 半導体装置
US9887267B2 (en) Normally-off field effect transistor
JP5721782B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16848476

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15753342

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112016004276

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16848476

Country of ref document: EP

Kind code of ref document: A1