JP3555820B2

JP3555820B2 - バイポーラトランジスタおよびその製造方法

Info

Publication number: JP3555820B2
Application number: JP00611697A
Authority: JP
Inventors: 将夫近藤; 克矢小田; 栄司大植; 勝由鷲尾
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 1997-01-17
Filing date: 1997-01-17
Publication date: 2004-08-18
Anticipated expiration: 2017-01-17
Also published as: JPH10209172A

Description

【０００１】
【発明の属する技術分野】
本発明はバイポーラトランジスタを含む集積回路装置およびその製造方法に係わり、特に低電力高速動作に好適なデジタルＩＣおよびアナログＩＣに関する。
【０００２】
【従来の技術】
本発明に関連する従来技術については、特開昭６３−２８９８６３号公報に記載されており、この従来のバイポーラトランジスタを図７によって説明する。本図は従来のバイポーラトランジスタの主要部分の縦断面構造を示したものである。本図において符号３はｎ型シリコン層、５はＳｉＯ_２膜、６はＳｉ_３Ｎ_４膜、８はｐ型多結晶シリコン膜、１０はＳｉＯ_２膜、１２はｐ型単結晶ＳｉＧｅ膜、１３はｐ型多結晶ＳｉＧｅ膜、１４はｎ^＋型拡散層、１５はＳｉＯ_２膜、１６はＳｉ_３Ｎ_４膜、１７はｎ型多結晶シリコン膜である。ｎ型シリコンコレクタ層３上に、エミッタ用開口部が形成されたＳｉＯ_２膜１０、ｐ型ベース引き出し用多結晶シリコン膜８、Ｓｉ_３Ｎ_４膜６、ＳｉＯ_２膜５の４層膜を有し、かつその開口部内のｎ型半導体コレクタ層上にｐ型単結晶ＳｉＧｅ膜１２、ｐ型ベース引き出し用多結晶シリコン膜側面にｐ型多結晶ＳｉＧｅ膜１３がそれぞれ形成され、かつその開口部側壁のさらに内側にＳｉＯ_２膜１５とＳｉ_３Ｎ_４膜１６が形成されされている。その開口部は、ｎ型多結晶シリコン膜１７が埋め込まれエミッタとなっている。このバイポーラトランジスタでは、開口部側壁の前記ｐ型ベース引き出し用多結晶シリコン膜８の側面とそこに形成した前記ｐ型多結晶ＳｉＧｅ膜１３の上方のＳｉ_３Ｎ_４膜１６側壁表面との間隔ａと、前記ｐ型ＳｉＧｅ膜１３側壁表面とそこに形成したＳｉ_３Ｎ_４膜側壁表面との最小間隔ｂがほぼ同じ大きさになっている。
【０００３】
【発明が解決しようとする課題】
図７に上述の従来型のバイポーラトランジスタの主要部分の断面構造を示す。従来型のバイポーラトランジスタでは、エミッタ開口部側壁に、そこに形成されたｐ型多結晶ＳｉＧｅ膜１３の厚みｃに相当するステップが生じている。開口部側壁のＳｉＯ_２膜１５、Ｓｉ_３Ｎ_４膜１６は、ｐ型多結晶ＳｉＧｅ膜１３とエミッタのｎ型多結晶シリコン膜１７を電気的に絶縁するためのもので、Ｓｉ_３Ｎ_４膜１６の堆積後開口部側壁以外の部分は異方性ドライエッチングにより除去される。この従来型のバイポーラトランジスタでは、図８に示す問題点があった。すなわち、絶縁膜１５、１６の堆積膜厚を小さくすると、図８に示すように側壁の前記ステップの部分で膜厚が非常に薄くなり、またこの膜厚がｃよりも小さくなると穴が開いてしまう。その結果エミッタとベースがショートしたりエミッタ−ベース間容量が増大する問題があった。またこれらの問題を避けるためにこの絶縁膜１５、１６の膜厚を大きくした場合には、エミッタ拡散層１４とベース引き出しｐ型多結晶シリコン膜８の距離が大きくなりベース抵抗やベース−コレクタ間容量が増大する問題があった。
【０００４】
また、開口部側壁の前記ｐ型多結晶ＳｉＧｅ膜１３の厚みｃは制御が難しいためにばらつきが大きいという性質がある。エミッタ面積はこのｃに依存しているため、ｃのばらつきが大きいことによりエミッタ面積のばらつきも大きいという問題があった。
【０００５】
本発明の目的は、ベース引き出しのｐ型多結晶ＳｉＧｅ膜８とエミッタのｎ型多結晶シリコン膜を電気的に絶縁するための開口部側壁の絶縁膜１５、１６の膜厚を小さくしてもエミッタとベースのショートやエミッタ−ベース間容量の増大が起こらないようにしその結果、ベース抵抗やベース−コレクタ間容量を低減できるようにすることである。本発明の他の目的は、エミッタ面積のばらつきを小さくすることにある。
【０００６】
【課題を解決するための手段】
課題を解決するための手段を図２に基づいて説明する。図２は本発明の一実施例のバイポーラトランジスタの主要部分の縦断面構造を示したものである。本図における符号は前記第７図の場合と同じものを指している。上記のエミッタとベースのショートやエミッタ−ベース間容量の増大が起こらないようにするという目的を達成するために、本発明では、前記ｐ型ベース引き出し用多結晶シリコン膜８側面とそこに形成した前記ｐ型多結晶ＳｉＧｅ膜１３の上方の絶縁膜１６側壁表面との間隔ａ（図２参照）が、前記ｐ型多結晶ＳｉＧｅ膜１３側壁表面とそこに形成した絶縁膜１６側壁表面との最小間隔ｂ（図２参照）よりも大きくなるようにした。これによってエミッタ開口部側壁のステップの幅が前記ｐ型多結晶ＳｉＧｅ膜１３の厚みｃ（図２参照）よりも小さくなるので、ｐ型多結晶ＳｉＧｅ膜１３とエミッタのｎ型多結晶シリコン膜１７を電気的に絶縁するための開口部側壁の絶縁膜の膜厚１５、１６を小さくしても、エミッタ−ベース間のショートやエミッタ−ベース間寄生容量増大は起こりにくくなる。
【０００７】
また上記のエミッタ面積のばらつきを小さくするという目的を達成するために、本発明では、上記間隔ａと間隔ｂに関して、（間隔ａ−間隔ｂ）が前記ｐ型多結晶ＳｉＧｅ膜１３の厚さｃより大きくなるようにした。これによってエミッタ開口部側壁にはステップがなくなる。その結果、エミッタ寸法はエミッタ開口部側壁上部の絶縁膜１６の側壁表面の位置によって決まり、前記ｐ型多結晶ＳｉＧｅ膜１３の厚さｃには依存しなくなる。その結果ｃがばらついてもエミッタ面積がばらつかないようにできる。
【０００８】
（間隔ａ−間隔ｂ）を正の値あるいは、ｃよりも大きい値にするためには以下の方法を用いる。まず、コレクタ層３上の、絶縁膜５、６、ｐ型ベース引き出し用多結晶シリコン膜８、絶縁膜１０の多層膜の少なくとも上方２層にエミッタ用開口部を形成した後、第１の絶縁膜１１と第２の絶縁膜を堆積し、第２の絶縁膜のうちエミッタ用開口部の側壁のみを残して残りの部分を除去する。次に、第１の絶縁膜１１を第２の絶縁膜をマスクにして等方的にエッチング除去し、ｐ型ベース引き出し用多結晶シリコン膜８の少なくとも一部を露出させる。さらに、第２の絶縁膜を選択的に除去する。次に、コレクタ層上にｐ型単結晶ＳｉＧｅ層１２を、ｐ型ベース引き出し用多結晶シリコン膜上にｐ型多結晶ＳｉＧｅ膜１３を選択的に成長させる。その後、エミッタとベース引き出し用多結晶シリコン膜８を電気的に分離するための絶縁膜１５、１６を堆積し、次に異方性ドライエッチによりエミッタ用開口部の側壁以外のその絶縁膜を除去する。以上の方法により、（間隔ａ−間隔ｂ）を正の値にすることができる。また、上記第１の絶縁膜１１の厚さをｃよりも大きくすれば（間隔ａ−間隔ｂ）をｃよりも大きくすることができる。
【０００９】
（間隔ａ−間隔ｂ）を正の値あるいは、ｃよりも大きい値にするためには以下の方法を用いることもできる。まず、コレクタ層３上の、絶縁膜１０、ｐ型ベース引き出し用多結晶シリコン膜８、絶縁膜６、５の多層膜のうち絶縁膜６に達するエミッタ用開口部を形成する。次に、ｐ型ベース引き出し用多結晶シリコン膜８を等方エッチングにより後退させる。次にコレクタ層３上の絶縁膜５、６を除去した後、コレクタ層上にｐ型単結晶ＳｉＧｅ層１２を、ｐ型ベース引き出し用多結晶シリコン膜８上にｐ型多結晶ＳｉＧｅ膜１３を選択的に成長させる。その後、エミッタとベース引き出し用多結晶シリコン膜８を電気的に分離するための絶縁膜１５、１６を堆積し、次に異方性ドライエッチによりエミッタ用開口部の側壁以外のその絶縁膜を除去する。以上の方法により、（間隔ａ−間隔ｂ）を正の値にすることができる。また、上記のｐ型ベース引き出し用多結晶シリコン膜８を等方エッチングにより後退させる量をｃよりも大きくすれば、（間隔ａ−間隔ｂ）をｃよりも大きくすることができる。
【００１０】
また、上記ｐ型ベース引き出し用多結晶シリコン膜８に、結晶粒が＜１１１＞軸に優先的に配向した構造のものを用いることにより、コレクタ層上に一定の厚みの上記ｐ型単結晶ＳｉＧｅ層１２を成長させた場合の、ｐ型ベース引き出し用多結晶シリコン膜側壁上に成長するｐ型多結晶ＳｉＧｅ膜１３の厚みｃを小さくすることができる。なぜならば、＜１１１＞軸に配向した多結晶シリコン膜の側壁、すなわち＜１１１＞軸に平行な面上への単結晶ＳｉＧｅ層の成長速度は、通常用いられている（１００）基板の（１００）面上への成長速度よりも小さいからである。ｃを小さくできることによって、（間隔ａ−間隔ｂ）をｃよりも大きくするための上記第１の絶縁膜の厚みを小さくすることができる。上記第１の絶縁膜の厚みを小さくすることができれば、第１の絶縁膜のための上記等方性エッチングの時間を短くでき、トランジスタ構造の他の部分の絶縁膜の膜減りを最小限にすることが可能となる。
【００１１】
以上に説明した本発明によるバイポーラトランジスタの構成上の特徴を図２を参照してまとめると以下のとおりである。即ち、第１導電型の半導体層（コレクタ層）３の主面上に第１絶縁膜５，６、当該第１導電型とは逆の第２導電型の第１多結晶半導体膜（ベース引き出し用半導体層）８、第２絶縁膜１０をこの順に積層してなる多層膜を有し、当該多層膜には当該第１導電型の半導体層の主面を露出する開口部が形成され、且つ当該開口部には当該第１導電型の半導体層主面上に第２導電型の単結晶半導体膜（ベース領域）１２が、当該第２導電型の単結晶半導体膜１２上に第２導電型の第２多結晶半導体膜１３と第３絶縁膜１５，１６（ここには第２導電型の単結晶半導体膜に直接接合されない絶縁膜１１も含まれる）が夫々形成されてなるバイポーラトランジスタにおいて、上記第２多結晶半導体膜は上記第１多結晶半導体膜の上記開口部内壁に接合されて当該開口部を形成し、且つ上記第３絶縁膜は上記第１並びに第２多結晶半導体膜及び第２絶縁膜の上記開口部内壁に接合されて当該開口部を形成し、且つ上記第１多結晶半導体膜８と上記第３絶縁膜１１との接合面とこれに対向する当該第３絶縁膜１６の開口部壁面（内壁）との間隔ａは、上記第２多結晶半導体膜１３と上記第３絶縁膜１５との接合面とこれに対向する当該第３絶縁膜１６の開口部壁面との間隔ｂ（場合によってはその最小値）より大となる（広くして）ように構成されたものとなる。この構成を換言すれば、第２導電型の単結晶半導体膜１２の上面（第１導電型の拡散層１４が形成されている面）を露出するように上述の多層膜に形成された開口部の内壁には、さらに上述の第２多結晶半導体膜１３と第３絶縁膜１５，１６が積層され、この第３絶縁膜１６からなる内壁に接合して形成される第１導電型の領域１７により当該開口部が埋め込まれるものである。当該開口部の特徴を更に論じるならば、開口部の面積は上述の第１多結晶半導体膜壁面と第２多結晶半導体膜壁面とで段階的に制限される。そして、上述のａは第１多結晶半導体膜により面積を制限された開口領域の内壁を形成する絶縁層の厚さとして、上述のｂは第２多結晶半導体膜により面積を制限された開口領域の内壁を形成する絶縁層の厚さとして夫々定義することもできる。上述の第１導電型の半導体層３は、所謂縦型バイポーラトランジスタを順方向に形成する場合にはコレクタ層となり、逆方向に形成する場合にはエミッタ層となる。上述の第３絶縁膜が接合される第１多結晶半導体膜の開口部壁面とこの接合面に対向する当該第３絶縁膜の開口部壁面との間隔ａと、第３絶縁膜が接合される第２多結晶半導体膜の開口部壁面とこの接合面に対向する当該第３絶縁膜の開口部壁面との間隔ｂとの関係は、既に説明したように当該第１多結晶半導体膜と上記第２多結晶半導体膜との接合面（第２多結晶半導体膜が接合される第１多結晶半導体膜の開口部壁面）とこれに対向する当該第２多結晶半導体膜の開口部壁面との間隔ｃに対し、ａ−ｂ＞ｃなる関係を持たせてもよい。上述の各絶縁膜、半導体膜は単層の膜に限らず、プロセス等の要請に応じて複数の膜を積層して構成してもよい（この実施態様を含めて本発明の素子の構成上の特徴を記すに当たり、絶縁膜及び半導体膜は絶縁体領域及び半導体領域とも表現できる）。
【００１２】
【発明の実施の形態】
以下、本発明によるバイポーラトランジスタ及びその製造方法について以下に示す３つの実施例に沿って、詳細に説明する。本発明のバイポーラトランジスタの製造方法は、概ね次の２態様に分けられる。
【００１３】
その１つは、第１導電型の半導体コレクタ層３上に第１の絶縁膜５，６、当該第１導電型とは逆の第２導電型の第１多結晶半導体膜８、及び第２の絶縁膜１０をこの順に積層する第１の工程と、上記第１多結晶半導体膜及び第２の絶縁膜にエミッタ用開口部を形成する第２の工程と、上記エミッタ用開口部内壁に第３の絶縁膜１１及び第４の絶縁膜２２をこの順に堆積する第３の工程と、上記第４の絶縁膜２２のうちエミッタ用開口部の側壁のみを残して残りの部分を除去する第４の工程と、上記第３の絶縁膜１１を等方的にエッチング除去する第５の工程と、
上記第４の絶縁膜２２を除去する第６の工程と、上記エミッタ開口部において上記第５又は第６の工程において露出された上記第１導電型の半導体コレクタ層３の主面上に第２導電型の単結晶半導体膜１２を上記第１多結晶半導体膜８側面に第２導電型の第２多結晶半導体膜１３を夫々形成する第７の工程とを含むことを特徴とする（図４，５参照）。この製造方法の主な特徴は、第３の工程乃至第６の工程のプロセスフローにある。
【００１４】
もう１つは、第１導電型の半導体コレクタ層３上に第１の絶縁膜５，６、当該第１導電型とは逆の第２導電型の第１多結晶半導体膜８、及び第２の絶縁膜１０をこの順に積層する第１の工程と、上記第１多結晶半導体膜及び第２の絶縁膜にエミッタ用開口部を形成する第２の工程と、上記第１多結晶半導体膜のエミッタ用開口部内壁をエッチングにより後退させる第３の工程と、上記エミッタ開口部において上記第１導電型の半導体コレクタ層３の主面を露出させた後、第２導電型の半導体膜１２，１３を形成する第４の工程とを含むことを特徴とする（図６参照）。この製造方法の主な特徴は、第３の工程のプロセス・ステップにある。
【００１５】
これらの製造方法の特徴を含めて、以下の実施例では本発明のバイポーラトランジスタに関する詳細が説明される。
【００１６】
なお、図１乃至６における同一の記号は同一物又は類似物を示すものとする。
【００１７】
（実施例）
図１は本発明の第１の実施例を示す図であり、バイポーラトランジスタの縦断面構造を示す。本図において符号１はｐ型シリコン基板、２はｎ型シリコン埋込層、３はｎ⁻型シリコンエピタキシャル成長層、４はｎ^＋型シリコン拡散層、５はＳｉＯ_２膜、６はＳｉ_３Ｎ_４膜、７はＳｉＯ_２膜、８は結晶粒が＜１１１＞軸に優先的に配向したｐ^＋型多結晶シリコン膜、９はｎ^＋型多結晶シリコン膜、１０はＳｉＯ_２膜、１１はＳｉＯ_２膜、１２はｐ型エピタキシャルＳｉＧｅ層、１３はｐ型多結晶ＳｉＧｅ層、１４はｎ^＋型拡散層、１５はＳｉＯ_２膜、１６はＳｉ_３Ｎ_４膜、１７はｎ^＋型多結晶シリコン膜、１８はＳｉＯ_２膜、１９〜２１は金属電極となっている。ここで、１９はバイポーラトランジスタのベース電極、２０はエミッタ電極、２１はコレクタ電極となっている。図１のバイポーラトランジスタの主要部分を拡大したものが図２である。図２における数字符号は図１の場合と同じものを指している。図２におけるａは前記ｐ型ベース引き出し用多結晶シリコン膜８の側面とそこに形成した前記ｐ型多結晶ＳｉＧｅ膜の上方のＳｉ_３Ｎ_４膜１６側壁表面との間隔、ｂは前記ｐ型多結晶ＳｉＧｅ膜１３の側壁表面とそこに形成したＳｉ_３Ｎ_４膜１６側壁表面との最小間隔ｂ、ｃは前記ｐ型多結晶ＳｉＧｅ膜１３の厚みである。本実施例の場合、ａが１００ｎｍ、ｂが７０ｎｍ、ｃが４０ｎｍとなっている。開口部側壁の絶縁膜に穴が開かないようにするためには、Ｓｉ_３Ｎ_４膜１６の堆積膜厚がｃ−（ａ−ｂ）よりも大きくなければならない。
【００１８】
本実施例では、ａ−ｂ＞０となっており、従来の場合（ａ−ｂ＜０）と比較するとＳｉ_３Ｎ_４膜１６の膜厚をより小さくすることができ、その結果、エミッタとベース取り出し電極の距離を小さくでき、ベース抵抗が小さくできるという効果がある。さらに、エミッタ寸法はＳｉ_３Ｎ_４膜１６の膜厚のばらつきによってばらつくが、Ｓｉ_３Ｎ_４膜１６の膜厚が小さいほどそのばらつきの絶対値が小さくなるので、本実施例では従来の場合よりもエミッタ寸法のばらつきを小さくすることができる。また、Ｓｉ_３Ｎ_４膜１６の堆積膜厚が同じ場合には、従来の場合では側壁のステップの部分でＳｉ_３Ｎ_４膜１６の膜厚が局所的に薄くなるためエミッタ−ベース間容量Ｃ_ＴＥが大幅に増大するのに対して、本実施例の場合はＳｉ_３Ｎ_４膜１６の膜厚の減少は少なく、またｐ型ベース引き出し用多結晶シリコン膜８のエミッタ開口部側壁の上半分が厚いＳｉＯ_２膜１５によって覆われているので、Ｃ_ＴＥを従来の場合よりも小さくすることができる。
【００１９】
図３は、本発明の第２の実施例のバイポーラトランジスタの主要部分の断面構造を示す図である。図３の各符号は図１、図２の場合と同じものを指している。本実施例では、ａが１３０ｎｍ、ｂが７０ｎｍ、ｃが４０ｎｍで、ａ−ｂ＞ｃとなっており、上記第１の実施例と同じ効果の他に次の効果がある。すなわち、前記ｐ型多結晶ＳｉＧｅ膜１３がＳｉＯ_２膜１５のひさしの下に完全に隠れるため、エミッタの寸法はｐ型多結晶ＳｉＧｅ膜１３の厚さｃには無関係でｐ型ベース引き出し用多結晶シリコン膜８の開口部の寸法とＳｉＯ_２膜１５の膜厚とＳｉ_３Ｎ_４膜１６の膜厚によって決まる。従って、ｃにばらつきがある場合でもエミッタ寸法のばらつきにはつながらず、従来の場合と比較してエミッタ寸法ばらつきを小さくすることができる。
【００２０】
次に、上記第１の実施例の第１の製造方法を図４（ａ）〜（ｈ）をもとにして説明する。図４（ａ）〜（ｈ）は第１の実施例のバイポーラトランジスタの第１の製造方法における主要な工程での主要部分の縦断面構造を示したものである。図４の各符号は図１、図２の場合と同じものを指している図４（ａ）に至るまでの工程は、従来型バイポーラトランジスタの場合と同じであるので説明を省略する。ただし、ｐ型多結晶シリコン膜８は通常の化学気相成長（ＣＶＤ）法により非晶質構造で堆積しその後加熱することにより結晶粒が＜１１１＞軸に優先的に配向した構造とした。（ｂ）は（ａ）の主要部分（破線の部分）を拡大したものである。通常のホトリソグラフィと異方性ドライエッチングによってｎ⁻コレクタ層３上のＳｉＯ_２膜１０、ｐ型多結晶シリコン膜８、Ｓｉ_３Ｎ_４膜６をエッチング除去して、ＳｉＯ_２膜５に到達する開口部を形成する（ｃ）。次に、ＳｉＯ_２膜１１（膜厚３０ｎｍ）とＳｉ_３Ｎ_４膜２２を通常のＣＶＤ法により堆積した後、異方性ドライエッチングによって開口部側壁以外の部分のＳｉ_３Ｎ_４膜２２を除去する（ｄ）。次に、その側壁のＳｉ_３Ｎ_４膜２２をマスクとしてフッ酸水溶液によってＳｉＯ_２膜１１を等方的にエッチング除去し、ｐ型多結晶シリコン膜８の側面の少なくとも一部とｎ⁻コレクタ層３を露出させる（ｅ）。次に、リン酸水溶液によってＳｉ_３Ｎ_４膜２２をエッチング除去する（ｆ）。次に、通常の選択エピタキシャル成長法により、ｎ⁻コレクタ層３上に厚さ７０ｎｍのｐ型単結晶ＳｉＧｅベース層１２を成長させる。その場合に、ｐ型多結晶シリコン膜８の側面の露出した部分には厚さ４０ｎｍのｐ型多結晶ＳｉＧｅ膜１３が成長する（ｇ）。次に、ＳｉＯ_２膜１５とＳｉ_３Ｎ_４膜１６（膜厚５０ｎｍ）を堆積した後、通常のドライエッチングによって開口部側壁以外の部分のＳｉ_３Ｎ_４膜１６を除去し、さらにフッ酸水溶液によりｐ型単結晶ＳｉＧｅベース層上のＳｉＯ_２膜１５をエッチング除去する。次に、通常のＣＶＤ法によりｎ^＋型多結晶シリコン膜１７を堆積した後、ホトリソグラフィとエッチングによりその膜をエミッタとしてパターニングし、さらに加熱することによりベース層上にｎ^＋型拡散層１４を形成する（ｈ）。この後は、通常の配線層形成工程によって電極、配線を形成し図１に示すバイポーラトランジスタが形成される。この場合に前記の（間隔ａ−間隔ｂ）は３０ｎｍとなっている。
【００２１】
上記第２の実施例の製造方法は基本的に第１の実施例と同じである。ただしＳｉＯ２膜１１の堆積膜厚が６０ｎｍと第１の実施例よりも大きくなっている。この場合に前記の（間隔ａ−間隔ｂ）は６０ｎｍとなっており、ｃ（４０ｎｍ）よりも大きくなっている。
【００２２】
次に、上記第１と第２実施例の第２の製造方法を図５（ａ）〜（ｅ）をもとにして説明する。図５（ａ）〜（ｅ）は第１の実施例のバイポーラトランジスタの第２の製造方法における主要な工程での主要部分の縦断面構造を示したものである。エミッタの開口を形成するまでの工程は上記第１の製造方法と同じである。通常のホトリソグラフィと異方性ドライエッチングによってｎ⁻コレクタ層３上のＳｉＯ_２膜１０とｐ型多結晶シリコン膜８をエッチング除去して、Ｓｉ_３Ｎ_４膜６に到達する開口部を形成する（ａ）。次に、ＳｉＯ_２膜１１（膜厚５０ｎｍ）とＳｉ_３Ｎ_４膜２２を通常の化学気相成長（ＣＶＤ）法により堆積した後、異方性ドライエッチングによって開口部側壁以外の部分のＳｉ_３Ｎ_４膜２２を除去する（ｂ）。次に、その側壁のＳｉ_３Ｎ_４膜２２をマスクとしてフッ酸水溶液によってＳｉＯ_２膜１１を等方的にエッチング除去し、ｐ型多結晶シリコン膜８の側面の少なくとも一部を露出させる（ｃ）。次に、リン酸水溶液によってＳｉ_３Ｎ_４膜２２、６をエッチング除去し、さらにフッ酸水溶液によってｎ⁻コレクタ層３上のＳｉＯ_２膜５をエッチング除去する（ｄ）。次に、通常の選択エピタキシャル成長法により、ｎ⁻コレクタ層３上に厚さ７０ｎｍのｐ型単結晶ＳｉＧｅベース層１２を成長させる。その場合に、ｐ型多結晶シリコン膜８の側面の露出した部分には厚さ４０ｎｍのｐ型多結晶ＳｉＧｅ膜１３が成長する（ｅ）。この後は、第１の製造方法と同じ工程を経て図１に示すものと同様なバイポーラトランジスタが形成される。この場合に前記の（間隔ａ−間隔ｂ）は３０ｎｍとなっている。
【００２３】
上記第２の実施例も、上記第１の実施例の第２の製造方法と基本的に同じ方法により製造できる。ただしＳｉＯ_２膜１１の堆積膜厚が８０ｎｍと第１の実施例よりも大きくなっている。この場合に前記の（間隔ａ−間隔ｂ）は６０ｎｍとなっており、ｃ（４０ｎｍ）よりも大きくなっている。
【００２４】
次に本発明の第３の実施例とその製造方法を図６（ａ）〜（ｄ）をもとにして説明する。図６（ａ）〜（ｄ）は第３の実施例のバイポーラトランジスタの製造方法における主要な工程での主要領域の縦断面構造を示したものである。エミッタの開口を形成するまでの工程は上記第１の実施例の第１の製造方法と同じである。通常のホトリソグラフィと異方性ドライエッチングによってｎ⁻コレクタ層３上のＳｉＯ_２膜１０とｐ型多結晶シリコン膜８をエッチング除去して、Ｓｉ_３Ｎ_４膜６に到達する開口部を形成する（ａ）。次に、フッ硝酸により、ｐ型多結晶シリコン膜８をエッチングし開口部側壁に露出したその側面を８０ｎｍ後退させる。その後、リン酸水溶液によってＳｉ_３Ｎ_４膜６をエッチング除去する（ｂ）。次に、フッ酸水溶液によってＳｉＯ_２膜５をエッチング除去した後、通常の選択エピタキシャル成長法により、ｎ⁻コレクタ層３上に厚さ７０ｎｍのｐ型単結晶ＳｉＧｅベース層１２を成長させる。その場合に、ｐ型多結晶シリコン膜８の側面の露出した部分には厚さ４０ｎｍのｐ型多結晶ＳｉＧｅ膜１３が成長する（ｃ）。この後は、第１の製造方法と同じ工程を経て（ｄ）に示す主要領域が形成され、さらに図１に示すものと同様なバイポーラトランジスタが形成される。この場合に前記の（間隔ａ−間隔ｂ）は６０ｎｍとなっており、ｃ（４０ｎｍ）よりも大きくなっている。
【００２５】
【発明の効果】
上記説明から明らかなように、本発明を用いると、エミッタとｐ型ベース引き出し用多結晶シリコン膜を分離するための絶縁膜を従来型バイポーラトランジスタの場合と比較してより薄くしても、エミッタ開口部側壁にできたステップの部分でその絶縁膜に穴が開くことがなくなる。その絶縁膜を薄くできることによって、ベース抵抗と、ベース−コレクタ間容量を低減できる効果がある。一例として、従来の技術の項で述べた従来型バイポーラトランジスタと、本発明の第１の実施例とを比較すると、その絶縁膜に穴が開かないようにするためには、従来型バイポーラトランジスタでは上記絶縁膜の膜厚が９０ｎｍ以上必要であるのに対し、本発明の第１の実施例では、５０ｎｍ以上でよい。その結果、本発明の第１の実施例では従来型バイポーラトランジスタと比較して、ベース抵抗で２５％、ベース−コレクタ間容量で３０％低減できる。
【００２６】
また本発明によると、エミッタとｐ型ベース引き出し用多結晶シリコン膜を分離するための絶縁膜を薄くしても、ｐ型ベース引き出し用多結晶膜の側面の上半分は１００ｎｍ以上の厚い絶縁膜で覆われることになるため、その絶縁膜の一部が極端に薄くなる従来型バイポーラトランジスタと比較するとエミッタ−ベース間容量をむしろ低減することができるという効果もある。
【００２７】
また、本発明によると従来型バイポーラトランジスタと比較してエミッタ面積のばらつきを低減できる効果がある。すなわち、上記ａ、ｂ、ｃの寸法がａ−ｂ＞ｃの関係にある場合は、上記説明によりエミッタ寸法はｃのばらつきの影響をうけなくなる。その結果、従来型バイポーラトランジスタではエミッタ面積のばらつきが３σで２０％であったのが、本発明によって１％にまで低減できる。
【００２８】
また、上記ｐ型ベース引き出し用多結晶シリコン膜８に、結晶粒が＜１１１＞軸に優先的に配向した構造のものを用いることによって、上記説明により、コレクタ層上に一定の厚みの上記ｐ型単結晶ＳｉＧｅ層１２を成長させた場合の、ｐ型ベース引き出し用多結晶シリコン膜側壁上に成長するｐ型多結晶ＳｉＧｅ膜１３の厚みｃを小さくすることができる。それにより（ａ−ｂ）＞ｃとするための絶縁膜（図３符号１１）の厚みを小さくすることができる。その結果、その絶縁膜の等方性エッチングの時間を短くでき、トランジスタ構造の他の部分の絶縁膜の膜減りを最小限にすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例のバイポーラトランジスタの縦断面構造を示す図である。
【図２】本発明の第１の実施例のバイポーラトランジスタの主要部分の縦断面構造を示す図である。
【図３】本発明の第２の実施例のバイポーラトランジスタの主要部分の縦断面構造を示す図である。
【図４】本発明の第１、第２の実施例のバイポーラトランジスタの第１の製造方法における主要な工程での主要部分の断面構造を示す図である。
【図５】本発明の第１、第２の実施例のバイポーラトランジスタの第２の製造方法における主要な工程での主要部分の断面構造を示す図である。
【図６】本発明の第３の実施例のバイポーラトランジスタの製造方法における主要な工程での主要部分の断面構造を示す図である。
【図７】従来型バイポーラトランジスタの主要部分の縦断面構造を示す図である。
【図８】従来型バイポーラトランジスタの問題点を説明するための当該トランジスタの主要部分の縦断面構造を示す図である。
【符号の説明】
１…ｐ型シリコン基板、２…ｎ型シリコン埋込層、３…ｎ⁻型シリコンエピタキシャル成長層、４…ｎ^＋型シリコン拡散層、５…ＳｉＯ_２膜、６…Ｓｉ_３Ｎ_４膜、７…ＳｉＯ_２膜、８…結晶粒が＜１１１＞軸に優先的に配向したｐ^＋型多結晶シリコン膜、９…ｎ^＋型多結晶シリコン膜、１０…ＳｉＯ_２膜、１１…ＳｉＯ_２膜、１２…ｐ型エピタキシャルＳｉＧｅ層、１３…ｐ型多結晶ＳｉＧｅ層、１４…ｎ^＋型拡散層、１５…ＳｉＯ_２膜、１６…Ｓｉ_３Ｎ_４膜、１７…ｎ^＋型多結晶シリコン膜、１８…ＳｉＯ_２膜、１９〜２１…金属電極、２２…Ｓｉ_３Ｎ_４膜。

Claims

第１導電型の半導体層の主面上に第１絶縁膜、該第１導電型とは逆の第２導電型の第１多結晶半導体膜、第２絶縁膜をこの順に積層してなる多層膜を有し、該多層膜には該第１導電型の半導体層の主面を露出する開口部が形成され、且つ該開口部には該第１導電型の半導体層主面上に第２導電型の単結晶半導体膜が、該第２導電型の単結晶半導体膜上に第２導電型の第２多結晶半導体膜と第３絶縁膜が夫々形成されてなるバイポーラトランジスタにおいて、上記第２多結晶半導体膜は上記第１多結晶半導体膜の上記開口部内壁に接合されて該開口部を形成し、且つ上記第３絶縁膜は上記第１多結晶半導体膜並びに第２多結晶半導体膜及び第２絶縁膜の上記開口部内壁に接合されて該開口部を形成し、且つ上記第１多結晶半導体膜と上記第３絶縁膜との接合面と該接合面に対向する該第３絶縁膜の開口部壁面との間隔は、上記第２多結晶半導体膜と上記第３絶縁膜との接合面と該接合面に対向する該第３絶縁膜の開口部壁面との間隔より大となるように構成されており、上記第１多結晶半導体膜と上記第３絶縁膜との接合面と該接合面に対向する該第３絶縁膜の開口部壁面との間隔と上記第２多結晶半導体膜と上記第３絶縁膜との接合面と該接合面に対向する該第３絶縁膜の開口部壁面との間隔との差は、該第１多結晶半導体膜と該第２多結晶半導体膜との接合面と該接合面に対向する該第２多結晶半導体膜の開口部壁面との間隔ｃより大となるように構成されていることを特徴とするバイポーラトランジスタ。
上記第１導電型の半導体層の少なくとも一部がシリコンで、上記第１多結晶半導体膜が多結晶シリコン膜で夫々形成され、該多結晶シリコン膜の結晶粒は < １１１ > 軸に優先的に配向していることを特徴とする請求項１に記載のバイポーラトランジスタ。
第１導電型の半導体コレクタ層上に第１の絶縁膜、該第１導電型とは逆の第２導電型の第１多結晶半導体膜、及び第２の絶縁膜をこの順に積層する第１の工程と、上記第１多結晶半導体膜及び第２の絶縁膜にエミッタ用開口部を形成する第２の工程と、上記エミッタ用開口部内壁に第３の絶縁膜及び第４の絶縁膜をこの順に堆積する第３の工程と、上記第４の絶縁膜のうちエミッタ用開口部の側壁のみを残して残りの部分を除去する第４の工程と、上記第３の絶縁膜を等方的にエッチング除去する第５の工程と、上記第４の絶縁膜を除去する第６の工程と、上記エミッタ開口部において上記第５又は第６の工程において露出された上記第１導電型の半導体コレクタ層の主面上に第２導電型の単結晶半導体膜を上記第１多結晶半導体膜側面に第２導電型の第２多結晶半導体膜を夫々形成する第７の工程とを含むことを特徴としたバイポーラトランジスタの製造方法。