JPH01235353A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01235353A JPH01235353A JP6386088A JP6386088A JPH01235353A JP H01235353 A JPH01235353 A JP H01235353A JP 6386088 A JP6386088 A JP 6386088A JP 6386088 A JP6386088 A JP 6386088A JP H01235353 A JPH01235353 A JP H01235353A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- polycrystalline silicon
- oxide film
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000005530 etching Methods 0.000 description 13
- 229910021419 crystalline silicon Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229960000583 acetic acid Drugs 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000012362 glacial acetic acid Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に、半導体装
置の配線層の形成方法に関する。
置の配線層の形成方法に関する。
従来、半導体装置の集積度が高まるにつれて、半導体装
置内の素子間を配線する配線層の面積が無視出来なくな
り、配線層の設計自由度が拘束されるに至った。このよ
うな状況の中で、現在は眉間絶縁層を用いて多層配線を
行うことで、この問題を解消しつつある０例えば、能動
領域が形成された半導体基板上に絶縁膜を形成し、更に
、その上に配線層を設けるという構造がよく使われてい
る。第３図は従来の半導体素子の製造方法の一例を説明
するための半導体チップの断面図である。
置内の素子間を配線する配線層の面積が無視出来なくな
り、配線層の設計自由度が拘束されるに至った。このよ
うな状況の中で、現在は眉間絶縁層を用いて多層配線を
行うことで、この問題を解消しつつある０例えば、能動
領域が形成された半導体基板上に絶縁膜を形成し、更に
、その上に配線層を設けるという構造がよく使われてい
る。第３図は従来の半導体素子の製造方法の一例を説明
するための半導体チップの断面図である。
まず、Ｐ型シリコン基板１にイオン注入法によりＮ型埋
込層２を形成する。次に、ＣＶＤ法により、酸化膜を積
層して第１の酸化膜３を形成する０次に、ホトリングラ
フィ法により選択的に第１の酸化膜３を除去し、開口部
４を形成する０次に、ＣＶＤ法によりＰ型不ｗＡ物を添
加し、Ｐ型多結晶シリコン層５を成長させる。次に、Ｐ
型多結晶シリコン層５の上に、第２の酸化膜７を形成す
る０次に、第２図（ｂ）に示すように、第２の酸化膜７
を選択的にエツチングにより除去して、マスクに使用す
るように第２の酸化膜７を形成する。次に、第２図（ｃ
）に示すように、ぶつ酸、硝酸、ヨウ素、及び氷酢酸を
主成分とするエツチング液に浸し、第２の酸化膜７ｔ！
−マスクにして、Ｐ型子結晶シリコン層５をエツチング
する。次に、第２の酸化膜７を除去した後、Ｐ型子結晶
シリコン層５の−Ｆに交叉するように、金属蒸着法によ
りアルミニウムの配線層８を形成する。
込層２を形成する。次に、ＣＶＤ法により、酸化膜を積
層して第１の酸化膜３を形成する０次に、ホトリングラ
フィ法により選択的に第１の酸化膜３を除去し、開口部
４を形成する０次に、ＣＶＤ法によりＰ型不ｗＡ物を添
加し、Ｐ型多結晶シリコン層５を成長させる。次に、Ｐ
型多結晶シリコン層５の上に、第２の酸化膜７を形成す
る０次に、第２図（ｂ）に示すように、第２の酸化膜７
を選択的にエツチングにより除去して、マスクに使用す
るように第２の酸化膜７を形成する。次に、第２図（ｃ
）に示すように、ぶつ酸、硝酸、ヨウ素、及び氷酢酸を
主成分とするエツチング液に浸し、第２の酸化膜７ｔ！
−マスクにして、Ｐ型子結晶シリコン層５をエツチング
する。次に、第２の酸化膜７を除去した後、Ｐ型子結晶
シリコン層５の−Ｆに交叉するように、金属蒸着法によ
りアルミニウムの配線層８を形成する。
１述した半導体装置の製造方法では、金属蒸着法で、Ｐ
型子結晶シリコン層５に交叉するような配線層８を形成
した場合、■〕型型詰結晶９９１７層５１！！す面が急
峻な垂直面であるため、側面の配線層８は薄く、平面は
厚く形成される。従って、Ｐ型子結晶シリコン層５の角
部では配線層８の厚さの不連続部を作ることになり、配
線層８がこの不連続部分で破断されやすいという問題が
ある。
型子結晶シリコン層５に交叉するような配線層８を形成
した場合、■〕型型詰結晶９９１７層５１！！す面が急
峻な垂直面であるため、側面の配線層８は薄く、平面は
厚く形成される。従って、Ｐ型子結晶シリコン層５の角
部では配線層８の厚さの不連続部を作ることになり、配
線層８がこの不連続部分で破断されやすいという問題が
ある。
本発明の目的は、多結晶シリコン層に交叉する配線層の
断線を起さない半導体装置の製造方法を提供することに
ある。
断線を起さない半導体装置の製造方法を提供することに
ある。
１課題を解決するための手段〕
本発明の半導体装置の製造方法は、−導体型半導体基板
上に逆導電型導電層を形成し前記逆導電型導電層上に絶
縁膜を形成する工程と、前記絶縁膜を選択的に除去して
開口部を形成する工程と、前記開口部に所要の一導電型
不純物濃度をもつ多結晶層を形成する工程と、前記多結
晶層上に前記多結晶層の不純物濃度より濃い濃度の一導
電型多結晶層を形成する工程とを含んで構成される。
上に逆導電型導電層を形成し前記逆導電型導電層上に絶
縁膜を形成する工程と、前記絶縁膜を選択的に除去して
開口部を形成する工程と、前記開口部に所要の一導電型
不純物濃度をもつ多結晶層を形成する工程と、前記多結
晶層上に前記多結晶層の不純物濃度より濃い濃度の一導
電型多結晶層を形成する工程とを含んで構成される。
（実施例〕
次に、本発明の実施例について図面を参照して説明する
。第１図（ａ）〜（ｄ）は本発明による一実施例を説明
するための工程順に示す半導体チップの断面図である。
。第１図（ａ）〜（ｄ）は本発明による一実施例を説明
するための工程順に示す半導体チップの断面図である。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
上に、従来例と同じように、Ｎ型埋込層２及び開口部４
をもつ第１の酸化膜３を形成する。次に、ＣＶＤ法によ
り、例えば、濃度５ Ｘ １０”０／ ｃ ｍ”のＰ型
不純物を添加し７て多結晶シリコンを成長させ、２００
ｎｍ程度の厚さのＰ型子結晶シリコン層５を形成する。
上に、従来例と同じように、Ｎ型埋込層２及び開口部４
をもつ第１の酸化膜３を形成する。次に、ＣＶＤ法によ
り、例えば、濃度５ Ｘ １０”０／ ｃ ｍ”のＰ型
不純物を添加し７て多結晶シリコンを成長させ、２００
ｎｍ程度の厚さのＰ型子結晶シリコン層５を形成する。
引続き、ＣＶＤ法により、Ｐ型子結晶シリコン層５より
濃い、例えば、濃度２Ｘ１０”／ｃｍ２のＰ型不Ｍ物を
添加して、多結晶シリコンを成長させ、５０ｎｍ程度の
厚さの２１型多結晶キリコン層６を形成する。次に、Ｃ
ＶＤ法により、第２の酸化膜７を積層する。次に、第１
図（ｂ）に示すように、ホ１〜リソグラフィ法により、
第２の酸化膜７を選択的に除去して、マスクとなる第２
の酸化膜７分形成する。次に、第１図（ｃ）に示すよう
に、ぶつ酸、硝酸、よう素及び氷酢酸を主成分とするエ
ツチング液に浸し、これらＰ型多結晶シリコンＭ５及び
６をエツチングする。このエツチング方法は等方性エツ
チングであることと、Ｐ＋型多結晶９９３７層６におけ
るエツチング速度はＰ型子結晶シリコン層５のエツチン
グ速度の１゜５〜２倍程度早いことにより、この二層の
Ｐ型多結晶シリコン層の横方向のエツチング速度は、縦
方向のエツチング速度より早くなるので、エツチングさ
れた側面が緩やかな傾斜面に形１友される。
濃い、例えば、濃度２Ｘ１０”／ｃｍ２のＰ型不Ｍ物を
添加して、多結晶シリコンを成長させ、５０ｎｍ程度の
厚さの２１型多結晶キリコン層６を形成する。次に、Ｃ
ＶＤ法により、第２の酸化膜７を積層する。次に、第１
図（ｂ）に示すように、ホ１〜リソグラフィ法により、
第２の酸化膜７を選択的に除去して、マスクとなる第２
の酸化膜７分形成する。次に、第１図（ｃ）に示すよう
に、ぶつ酸、硝酸、よう素及び氷酢酸を主成分とするエ
ツチング液に浸し、これらＰ型多結晶シリコンＭ５及び
６をエツチングする。このエツチング方法は等方性エツ
チングであることと、Ｐ＋型多結晶９９３７層６におけ
るエツチング速度はＰ型子結晶シリコン層５のエツチン
グ速度の１゜５〜２倍程度早いことにより、この二層の
Ｐ型多結晶シリコン層の横方向のエツチング速度は、縦
方向のエツチング速度より早くなるので、エツチングさ
れた側面が緩やかな傾斜面に形１友される。
次に、従来例と同様に、第２の酸化膜７を除去した後、
第１図（ｄ）に示すように、金属蒸着法により、配線層
８を形成する。この配線層８はＰ型多結晶シリコ層５及
び６の側面が緩やかな傾斜面であるため、比較的に厚さ
が−様な金属蒸着層が得られる。
第１図（ｄ）に示すように、金属蒸着法により、配線層
８を形成する。この配線層８はＰ型多結晶シリコ層５及
び６の側面が緩やかな傾斜面であるため、比較的に厚さ
が−様な金属蒸着層が得られる。
以上説明したように、配線層が交叉する場合の下地層で
ある多結晶シリコン層を、上層をエツチング速度の早い
多結晶層で、下層は遅いエツチング速度をもつ多結晶層
で形成させて、多結晶層の側面をエツチングによって緩
やかな傾斜をもつ形状にするこにより、断線が起らない
配線層が得られるという効果がある。
ある多結晶シリコン層を、上層をエツチング速度の早い
多結晶層で、下層は遅いエツチング速度をもつ多結晶層
で形成させて、多結晶層の側面をエツチングによって緩
やかな傾斜をもつ形状にするこにより、断線が起らない
配線層が得られるという効果がある。
第１図（ａ）〜（ｄ）は本発明による一実施例を説明す
るための工程順に示す半導体チップの断面図、第２図は
従来の半導体素子の製造方法の一例を説明するための半
導体チ・・Ｉブの断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込層、３・
・・第１の酸化膜、４・・・開口部、５・・Ｐ型多結晶
シリコン層、６・・・Ｐ＋型多結晶シリコン層、７・・
・第２の酸化膜、８・・・配線層。
るための工程順に示す半導体チップの断面図、第２図は
従来の半導体素子の製造方法の一例を説明するための半
導体チ・・Ｉブの断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込層、３・
・・第１の酸化膜、４・・・開口部、５・・Ｐ型多結晶
シリコン層、６・・・Ｐ＋型多結晶シリコン層、７・・
・第２の酸化膜、８・・・配線層。
Claims (1)
- 一導体型半導体基板上に逆導電型導電層を形成し前記
逆導電型導電層上に絶縁膜を形成する工程と、前記絶縁
膜を選択的に除去して開口部を形成する工程と、前記開
口部に所要の一導電型不純物濃度をもつ多結晶層を形成
する工程と、前記多結晶層上に前記多結晶層の不純物濃
度より濃い濃度の一導電型多結晶層を形成する工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6386088A JPH01235353A (ja) | 1988-03-16 | 1988-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6386088A JPH01235353A (ja) | 1988-03-16 | 1988-03-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01235353A true JPH01235353A (ja) | 1989-09-20 |
Family
ID=13241506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6386088A Pending JPH01235353A (ja) | 1988-03-16 | 1988-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01235353A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348247U (ja) * | 1989-09-19 | 1991-05-08 | ||
| JPH04112534A (ja) * | 1990-08-31 | 1992-04-14 | Mitsubishi Electric Corp | 半導体装置 |
-
1988
- 1988-03-16 JP JP6386088A patent/JPH01235353A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348247U (ja) * | 1989-09-19 | 1991-05-08 | ||
| JPH04112534A (ja) * | 1990-08-31 | 1992-04-14 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04334030A (ja) | 薄層ｓｏｉ型絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH01235353A (ja) | 半導体装置の製造方法 | |
| JPH01259546A (ja) | 半導体装置の製造方法 | |
| JP3109549B2 (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP3555820B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| RU795311C (ru) | Способ изготовлени транзисторных структур | |
| JPS58199869A (ja) | エツチング方法 | |
| JPH01304781A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH056344B2 (ja) | ||
| JPH01147864A (ja) | 半導体装置 | |
| JPS58194356A (ja) | 半導体集積回路装置 | |
| JPH0284741A (ja) | 半導体装置の製造方法 | |
| JPH0349268A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPS6345865A (ja) | 浮遊ゲ−ト型ｍｏｓ半導体装置 | |
| KR950021519A (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법 | |
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPS6150385B2 (ja) | ||
| JPS63152170A (ja) | 半導体装置の製造方法 | |
| JPS587867A (ja) | 半導体装置の製造方法 |