KR950021519A - 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법 - Google Patents
동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR950021519A KR950021519A KR1019930026312A KR930026312A KR950021519A KR 950021519 A KR950021519 A KR 950021519A KR 1019930026312 A KR1019930026312 A KR 1019930026312A KR 930026312 A KR930026312 A KR 930026312A KR 950021519 A KR950021519 A KR 950021519A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film
- etching
- insulating
- insulating film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 8
- 239000010408 film Substances 0.000 claims abstract 37
- 239000010409 thin film Substances 0.000 claims abstract 25
- 238000005530 etching Methods 0.000 claims abstract 12
- 238000000034 method Methods 0.000 claims abstract 8
- 239000004065 semiconductor Substances 0.000 claims abstract 8
- 239000002184 metal Substances 0.000 claims abstract 6
- 238000000151 deposition Methods 0.000 claims abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 3
- 239000010703 silicon Substances 0.000 claims abstract 3
- 230000001590 oxidative effect Effects 0.000 claims abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 229910014299 N-Si Inorganic materials 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000010365 information processing Effects 0.000 abstract 2
- 230000010354 integration Effects 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 고속정보처리 시스템에서 사용 가능한 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법에 관한 것으로서; 종래의 이종접합소자는 베이스의 기생저항이 크고, 소자공정이 복잡한 문제점을 해결하기 위하여 본 발명에서는 컬렉터용 규소박막층(50) (51)를 형성하고, 국부적으로 절연막(53)을 형성하고 그위에 반도체 박막 (55), 베이스 전극용 박막(56), 절연막(57, 58)을 형성하는 공정(a)과, 상기 절연막(57. 58), 금속성 베이스 전극용 박막(56)을 식각하는 공정 (b, c)과. 상기 노출된 반도체 박막(55)을 국부열산화시켜 산화막 (59)을 형성하는 공정(d)과, 상기 절연막(57, 58)과 산화막(59)을 제거하고, 베이스 박막(60)을 성장하고 절연막(11)을 증착하는 공정(e)과, 상기 절연막(53)상부의 박막(55, 56, 60, 61)을 식각하고, 베이스 전극부분을 격리시키기 위해서 측면절연막(62)을 형성하는 공정 (f)과, 에미터 영역을 정의하기 위해서 절연막(61)을 식각하고 에미터 박막(63)을 형성하는 공정 (g)과, 이 위에 소자를 보호하는 절연막(64)을 도포하고(공정 h) , 금속접촉영역을 정의하기 위해 절연막(61, 64)을 식각한 후에 금속(65)을 증착하는 공정 (i)을 제공하여 소자의 공정을 간단화함으로써 초고집적화가 가능하고, 고속정보 처리 및 저전력을 요하는 고속컴퓨터, 통신기기등에서 넓은 응용범위를 갖는 것이 가능하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 완성된 동종접합 및 이종접합 쌍극자 소자의 단면도.
Claims (6)
- 컬렉터용 규소박막층 (N+Si) (50)위에 규소박막층 (N-Si) (51)을 형성한 후, 국부적으로 절연막(53)을 형성하여 활성 영역과 비활성 영역을 격리시키고, 컬렉터를 금속접촉시키기 위한 연결부분 (54)을 불순물 이온주입으로 형성한 다음, 반도체 박막(55)을 성장하고, 그 위에 베이스 전극용 박막(56)을 형성하고서 그 위에 절연막(57,58)을 증착하는 공정(a)과, 상기 절연막(57, 58)을 식각하고, 금속성 베이스젼극용 박막(56)을 식각하며, 상기 노출된 반도체 박막(55)을 국부열산화시켜 그 위에 산화막(59)을 형성하는 공정(b, c. d)고, 상기 절연막(57, 58) , 산화막(59)을 식각으로 제거한 후, 베이스 박막 (60)을 성장한 위에 절연막 (61)을 증착하는 공정 (e)과, 상기 공정 (e) 후에 상기 절연막(53) 상부의 중앙으로부터 우측부분의 반도체 박막(55), 베이스 전극용 박막(56), 베이스 박막(60) , 절연막(61)을 식각한 후 베이스 전극부분을 격리시키기 위해서 비등방성식각으로 측면절연막(62)을 도포하는 공정 (f)과 상기 절연막 (61)을 에미 터 영역을 정의하기 위해서 식각하고 에미터 박막 (63)을 성장하고 불순물 이온을 에미 터 박막 (63)에 주입한 후 식각하는 정종 (g)과, 상기 공정 (g)한 위에 소자를 보호하는 절연막 (64)을 도포하고(공정 h), 금속접촉 영역을 정의하기 위해서 상기 절연막(61, 64)을 식각한 후에 금속(65)을 증착하여 마스크로 하여 배선을 정의해서 금속 (55)을 식각하는 공정 (i)을 포함하는 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 공정(k)은 선택적 박막성장법으로 에미터에 단결정 반도체 박막(66)을 삽입하고, 그 위에 다결정 반도체 박막 (67)을 형성하여 에미터를 형성하는 동종접합 및 이종접합 쌍극자 트랜지스터의 제조 방법.
- 제1항에 있어서, 상기 공정 (a∼d)들은 베이스 전극용 박막(56)을 식각하고 반도체 박막(55)을 국부열산화 한 후 식각에 의해서 산화막 (59)과 절연막 (57, 58)을 제거함으로써 소자의 활성 영역을 보호하며 베이스 전극부분을 정의하는 것을 특징으로 하는 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 공정(j, k)은상기 공정(f)에서 측면절연막(62)을 헝성하지 않는 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 공정(e)의 절연막(61)대신에 산화규소막, 질화막, 다결정규소 박막을 순서적으로 형성하고 식각하여 에미터 영역을 정의하는 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 공정(e)의 절연막(61)대신에 산화규소막, 질화막, 산화규소막을 형성하고 식각하여 에미터 영역을 정의하는 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026312A KR0128037B1 (ko) | 1993-12-03 | 1993-12-03 | 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026312A KR0128037B1 (ko) | 1993-12-03 | 1993-12-03 | 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021519A true KR950021519A (ko) | 1995-07-26 |
| KR0128037B1 KR0128037B1 (ko) | 1998-04-02 |
Family
ID=19369775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026312A KR0128037B1 (ko) | 1993-12-03 | 1993-12-03 | 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0128037B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394747B1 (ko) * | 2001-08-27 | 2003-08-14 | 주식회사 케이이씨 | 이종접합 바이폴라 소자 |
-
1993
- 1993-12-03 KR KR1019930026312A patent/KR0128037B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394747B1 (ko) * | 2001-08-27 | 2003-08-14 | 주식회사 케이이씨 | 이종접합 바이폴라 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0128037B1 (ko) | 1998-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845046A (en) | Process for producing semiconductor devices by self-alignment technology | |
| JP2913785B2 (ja) | 半導体装置の製造方法 | |
| JP2599550B2 (ja) | 横型バイポーラ・トランジスタの製造方法 | |
| JPH01124261A (ja) | 半導体素子の製造方法 | |
| EP0236687B1 (en) | Self-aligned p contact diffusion | |
| JP2601136B2 (ja) | 半導体装置の製造方法 | |
| CA1154543A (en) | Mesh gate v-mos power fet | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| KR950021519A (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법 | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| GB2057760A (en) | Integrated circuit device and method of making the same | |
| JP2869653B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| KR0161197B1 (ko) | 자기정렬 바이폴러 트랜지스터의 제조공정 | |
| KR940010915B1 (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| KR960006749B1 (ko) | 수직구조 쌍극자 트랜지스터의 제조방법 | |
| KR0135051B1 (ko) | 이종접합 측면 쌍극자 트랜지스터 장치의 제조방법 | |
| KR0161200B1 (ko) | 바이폴러 트랜지스터의 제조방법 | |
| KR940010517B1 (ko) | 단일 다결정 시리콘을 이용한 고속 바이폴라 소자 제조방법 | |
| JP2765864B2 (ja) | 半導体装置の製造方法 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| KR960013942B1 (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| KR0128038B1 (ko) | 이종접합 쌍극자 트랜지스터의 제조방법 | |
| JPS6393150A (ja) | 半導体装置及びその製造方法 | |
| JPS6214103B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041001 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |