KR960006749B1 - 수직구조 쌍극자 트랜지스터의 제조방법 - Google Patents

Abstract

내용 없음

Description

수직구조 쌍극자 트랜지스터의 제조방법

제1도는 선택적 박막성장법에 의해 제조된 종래의 초자기 정렬 이종접합 쌍극자 트랜지스터 소자의 단면도.

제2도는 본 발명에 의해 완성된 수직구조 초자기정렬 이종접합 쌍극자 트랜지스터 소자의 단면도.

제3도의 (a) 내지 (i)는 본 발명의 실시예에 따른 제조공정 순서별 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : N＋매몰층 2,4,5,6,16 : 절연막

3,10,12 : 다결정 규소막 8 : 컬렉터층

13 : 베이스층(p＋SiGe층) 15 : 에미터층

17 : 전극

본 발명은 컴퓨터나 통신기기 등과 같은 차세대 고속 정보처리 시스템에서 사용될 수 있는 수직구조 고속 쌍극자 트랜지스터(high speed bipo1ar transistor)의 제조방법에 관한 것이다.

동종접합 쌍극자 트랜지스터(H0mojunction Bipo1ar transistor) 소자의 크기가 작아지면서 동작 속도가 개선되는 잇점이 있지만, 에미터(Emitter)와 베이스(Base)의 불순물(Dopin) 농도가 증가되어야 하므로 종래의 구조를 이용하여 소자 특성을 향상시키는 데에는 한계가 있다.

이 문제를 해결하기 위하여 제시된 것이 이종접합(Hetero-junction) 쌍극자 소자이다.

이종접합 소자의 구조적 특징은 에미터 에너지띠 간격(Energy bandgap)이 베이스 에너지띠 간격보다 크다는 것이며, 이로 인하여 소자의 성능과 설계상에 많은 잇점을 얻을 수 있는 것으로, 종래의 규소 쌍극자 소자 공정에서 베이스 규소(Si)층에 저매늄(Ge)을 첨가하여 에너지띠 간격을 감소시키는 방법이 최근에 와서 집중 연구중에 있다.

이와같이, 종래의 동충접합 쌍극자 트랜지스터와는 달리, 에미터(Emitter)와 베이스(Base)를 각각 다른물질을 사용하여 에너지띠 간격 격차(Energy bandgap difference)를 이용하는 이종접합 쌍극자 소자는 차세대 고속 쌍극자 소자로서 집중연구중에 있으며, 또한 소자 설계상에 있어서 중요한 마스크 오정렬(Maskmisa1ignmet)에 의한 기생 저항(Parasitic resistance) 및 기생 용량(Parasitic capacitance)을 감소시키는 방법에 대한 집중적인 연구가 진행중이다.

최근에 개시된 이종접합 쌍극자 소자들은 일반적인 규소 쌍극자 소자와 같이 다결정 규소(Po1ysi1icon)를 에미터와 베이스 전극 및 확산원(Diffusion source)로 동시에 사용함으로써 수평 및 수직방향의 소자크기가 축소된 구조를 갖는다.

또한, 베이스는 규소 대신 규소저매늄(SiGe)을 사용하여 에미터와 베이스간의 에너지띠 간격 격차를 생기게하여 에미터의 주입 효율(InJection efficiency)을 증가시키고, 베이스를 고불순물 농도 초미세 박막으로 성장시켜 소자의 전류 증폭이득(current gain) 및 동작속도를 크게 향상시켜 왔다.

대표적인 자기정렬 이종접합 소자의 예를 제1도에 나타내었다.

제1도는 초자기정렬 선택적 베이스 성장법(Super se1f-a1igned se1ective1y grown base)로 n-p-n 이종접합 쌍극자 소자를 제조한 것으로, 기체원 분자선 결정성장법(Gas Source Mo1ecu1ar Beam Epitaxy)을 사용하여 규소(Si)와 다결정 규소(P1oysi1icon)가 노출된 부분에만 선택적으로 규소저매늄(SiGe) 베이스(1-2)를 성감한 후에, 다결정 규소나 다결정성 규소저메늄 부분에만 선택적으로 다결정 규소(1-6)를 성장시켜 잔여 빈공간을 채움으로써 베이스 전극용 다결정 규소(1-4)와 규소저매늄 베이스(1-2)와의 접속을 완전하게 하였다.

다음 단계로 초미세 박막인 규소저매늄 베이스(1-2)를 보호하면서 절연막을 비등방적(anisotropic)로 전식식각(Dry etch)하여 측면 절연막(1-7)을 형성하므로써 베이스 전극용 다결정 규소(1-4)와 다결정 규소로 된 에미터 부분(1-1)dmf 자기정렬 하였다.

또한, 다결정 규소 에미터와 금속간의 접촉저항을 줄이기 위해 텅스텐층(1-8)을 CVD(Chemica1 Vapor Deposidon)로 증착하여 에미터와 금속 사이에 삽입하였다.

그러나 이와같은 종래의 기술에서는 규소저매늄(1-2)과 다결정 규소(1-6)를 선택적으로 성장시켜 측면빈공간을 채움으로써 채우고자 하는 측면홈(또는, 측면공간) 부분을 형성하기 위한 습식식각(Wet etch) 공정이 완벽해야 하며 그렇지 않은 경우 소자의 성능에 치명적이고, 비교적 힘든 선택적 박막성장 공정을 규소저매늄과 다결정 규소박막성장에 두번이나 응용함으로써 소자나 IC의 수율(Yie1d)을 감소시키며, 측면홈부분을 채울 때 선택적으로 성창시킬 다결정 규소의 두께 조절 또한 정확해야 하는 여려움이 있었다.

그리고 측면절연막(1-7)의 형성시 측면홈이 완전히 채워지지 않는 경우 공동(cavity)이 생길 우려가 있으며, 초박막 베이스 상에서 측면절연막(1-7)을 형성하기 위하여 절연막의 비등방성 식각시 베이스 박막이손상될 우려가 크므로 이를 조절하기가 매우 까다로운 문제가 있었다.

본 발명의 목적은 종래의 공정상의 난점들올 극복하고 공정의 안정성과 재현성을 증가시키기 위해 쌍극자 트랜지스터의 구조적 단점을 보완하여 소자 동작특성을 개선하는 것이다.

이상과 같은 목적을 달성하기 위하여 본 발명에서는 기체원 분자선 결정성장법(Gas Source Molecular Beam Epitaxy)을 이용하여 컬렉터와 배이스 및 베이스가 수직구조를 이루도록 한다.

본 발명은 n＋ 매립층위에 제1절연막 및 베이스전극을 위한 다결정 규소막을 형성하고, 그 다결정 규소막을 패터닝한후 제2-제4절연막을 순차로 형성하며, 에미터영역의 상기 절연막들 및 다결정 규소막을 식각한후 그 위에 제1측면막을 위한 절연막올 형성하고, 그 제1측면막을 위한 절연막 및 상기 제1절연막을 식각하여 제1측면막을 형성함과 아울러 노출되는 상기 매립층의 표면에 선택적으로 컬랙터층을 성장시키고, 이후 열산화에 의해 제1산화막을 형성하며, 제1측면막을 식각하여 제2다결정 규소막을 증착한후 이를 열산화시켜 제2산화막을 형성하고, 그 상기 제2산화막과 상기 제1산화막을 제거하여 베이스전극과 배이스층을 연결시키기 위한 제3다결정 규소막을 형성하고, 그후 베이스층을 상기한 컬렉터층 위에 성장시키며, 이어서 선택적 식각으로 상기 제3절연막을 제거한 후 제2측면막을 형성하고, 다결정 규소를 성장시켜 에미터를 정의하여 수직구조 쌍극자 트랜지스터를 제조함에 특징이 있다.

이하, 첨부된 제2도 및 제3도를 참조하면서 본 발명에 대해 상세히 기술하겠다.

제2도는 본 발명에 따른 수직구조 초자기정렬 이종접합 쌍극자 트랜지스터의 단면도로서, 종래의 기술(제1도 참조)에서는 측면홈 부분을 정의할 때 습식식각을 사용하기 때문에 홈 깊이의 조절이 어려워 베이스와 컬렉터간의 기생접합 용량이 발생되는 문제가 있었는데 반해, 본 발명(제2도 참조)에서는 컬렉터(8), 베이스(13) 및, 에미터(15)가 수직적 구조로 되어 있고 베이스전극용 다결정 규소(3)가 측면방향으로 베이스(13)와 저항성 접촉을 이루면서 컬렉터(8)와 베이스전극용 다결정 규소(3), 또 베이스 전극용 다결정 규소(3)와 에미터(8) 다결정 규소(15)가 자기정렬되므로 소자의 활성영역 외의 비활성 영역이 거의없고 기생용량이 크게 감소된다.

따라서 기생용량에 따라 크게 좌우되는 차단주파수 특성 및 최대진동 주파수 특성을 향상시킬 수 있다.

그후의 공정은 종래기술(제1도)에서와 동일하게 베이스 부분에 측면 절연막(14)을 형성하여 다음 단계에 증착될 다결정 규소 에미터(15)와 격리시킨 다음 절연막(16)을 도포하고 금속배선을 위해 다결정 규소에미터 부분에 접점을 형성한다.

그런뒤 금속배선(17)을하여 소자를 완성한다.

이와같은 구조의 본 발명(제2도)은 종래구조(제1도)의 소자에 비해서 기생용량이 크게 줄어 동작속도가 더욱 향상되며 동작주파수도 더욱 증가하게 된다.

제3도의 (a) 내지 (i)는 본 발명의 일 실시예의 제조공정 순서도로서, 이를 참조하여 본 발명의 제조방법을 상세히 설명하면 다음과 같다.

제3도 (a)는 소자의 활성영역을 정의하는 공정으로서, p-형 규소 기판에 불순물(Dopant) 이온을 주입하여 컬렉터와 금속간의 연결을 위한 n＋ 매몰층(1)을 형성한 후에, 제1절연막(2) 및 베이스전극을 위한 불순물이 주입된 다결정 규소막(3)을 순차적으로 형성한다.

이어서 다결정 규소막(3)을 패터닝한후, 그 위에 제2, 제3, 재4절연막(4),(5),(6)을 순차로 도포하고, 제4, 제3, 제2절연막(6),(5),(4)과 다결정 규소막(3)을 식각한후, 그 식각된 소자의 위에 절연막을 형성하고, 이후 그 절연막 및 제2절연막(2)을 식각하여 제1측면막(7)을 형성함과 아울러 n＋매몰층1)이 노출되게 한다.

3도 (b)는, 노출된 매립층(1)의 표면에만 선택적으로 규소 컬렉터층(8)df 성장시킨 후에 이를 열산화시켜 규소산화막(9)을 형성하는 공정이다.

제3도 (c)는 상기한 측면막(7)을 식각으로 제거하고 다결정 규소막(10)을 도포하는 공정이다.

제3도 (d)는 도포된 다결정 규소막(10)을 열산화하여 산화 규소막(11)을 형성하는 공정이다. 이때 열산화의 깊이를 조절하여 베이스전극과 베이스층을 연결시키기 위한 부분은 열산화되지 않고 남도록 조절한다.

제3도 (e)는 다결정 규소막(10)중 열산화된 부분인 산화 규소막(11)과 절연막(6)을 식각으로 제거하여 상기한 제2다결정 규소막(10)증 열산화되지 않은 남은 부분인 베이스전극인 제1다결정 규소층(3)과 연결된 부분을 다결정 규소막(12)로 정의하고, 베이스층(13)을 선택적으로 성장시킨다.

제3도 (f)는 절연막을 도포하고 비등방성 식각을하여 제2측면막(14)을 형성하며, 제3도 (h)는 에미터를 위한 다결정 규소를 도포한 후에 마스크 작업과 식각공정으로에미터(15)를 정의하여 형성한다. 이때 에미터(15)로서 단결정 규소박막을 사용할 수도 있다.

상기 에미터(15)를 정의한 후에 절연막(16)을 도포하고 마스크 작업과 식각공정을하여 에미터, 베이스, 컬렉터 영역에 접점을 만들고 금속(17)을 증착하여 마스크로 배선을 정의하여 금속을 식각하며, 제3도 (i)는 완성된 소자공정 단면도이다.

그러므로, 본 발명은 제1측면막(7)을 이용하여 다결정 규소막(3)에 절연막이 감싸진채로 컬렉터층(8)을성장시키고, 이후 그 제1측면막(7) 식각한후 베이스전극인 다결정 규소막(3)과 베이스층(13)을 연결하는 제2다결정 규소막(12)을 형성하며, 그 제2다결정 규소막과 연결되게 베이스층(13)을 형성하며, 제2측면막을 이용하여 에미터층을 형성시키는 제조방법이 특징이 있다.

상기에서는 일 실시예의 제조공정을 설명하였으나 본 발명의 사상에 벗어남이 없이 다르게 실시할 수도있음은 이 분야에 통상적인 지식을 가진자는 쉽게 알 수 있을 것이다.

이상과 같이 본 발명에서는 기계원 분자선 결정박막 성장법을 이용하여 초고집적화가 가능한 자기정렬쌍극자 소자를 제조하고, 또한 이종접합 쌍극자 소자도 동시에 가능하게 되므로 규소 쌍극자 소자의 동작속도의 한계를 뛰어넘어서 새로운 초고속 소자의 영역을 개발하였다.

그 결과 고속정보 처리 및 저전력을 요하는 고속컴퓨터, 통신기기등 정보처리 시스템에서 규소 쌍극자소자의 한계를 대폭 확장시켜서 규소소자의 응용범위가 화합물 고속소자의 영역까지 확장되게 된다.

물론 화합물 고속소자의 전 범위를 포함하는 것은 아니지만 값싸고 공정의 재현성이 크며 집적화가 용이한 규소 고속소자가 앞으로 어느 정도 화합물 고속소자를 대체하게 될 것이다.

Claims (1)

1. 쌍극자 트랜지스터를 제조하는 방법에 있어서, p형 규소기판에 불순물을 주입하여 매몰층(D을 형성한후 그 위에 제1절연막(2)과 제1다결정 규소막(3)을 순차로 형성하는 단계와, 상기 제1다결정 규소막(3)을 패터닝한 후 제2 내지 제4절연막(4),(5),(6)을 순차로 도포하고, 상기 제4 내지 제2절연막(6),(5),(4) 및 상기제1다결정 규소막(3)을 순차로 식각하고, 이에 절연막을 도포한후 이를 식각하여 제1측면막(7)을 형성하는단졔와, 상기 측면막(7)의 내측에 노출된 상기 제1절연막(2)을 식각하여 노출되는 상기 매립층(1)의 상면에 다결정실리콘으로 컬렉터층(8)을 성장시킨후 그 컬렉터층(8)의 상면을 열산화시켜 제1산화막(9)을 형성하는단계와, 상기 제1측면막(7)을 식각하고 다결정 규소막(10)을 성장시킨후 그 다결정 규소막(10)을 상기 제1산화막(9) 부분까지 열산화시켜 산화 규소막인 제2산화막(11)을 형성하는 단계와, 상기 제2산화막(11) 및 상기 제4절연막(6)을 제거하여 상기 다결정 규소막(10)의 열산화되지 않고 남은 부분을 제2다결정 규소막(12)로정의하고, p＋SiGe 베이스층(13)을 선택적으로 성장시키는 단졔와, 선택적 식각으로 상기 제3절연막(5)을제거한 후 상기 베이스층(13)의 상면 측부에 제2측면막(14)을 형성하는 단계와, 그 제2측면막(14) 및 상기베이스층(9)의 상부에 다결정 규소를 성장한후 마스크 작업과 식각공정으로 에미터(15)를 정의하는 단계를 포함하는 것을 특징으로 하는 수직구조 쌍극자 트랜지스터의 제조방법.