JP3319153B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は素子分離された半導体装
置の製造方法に関するもので、特に高耐圧な素子分離に
関するものである。

【０００２】

【従来の技術】半導体集積回路の素子間を絶縁分離する
方法として、図１０に示すように、第１の半導体基板１
０１と第２の半導体基板１０２との間にサンドイッチ状
の埋め込み酸化膜１０３を有するＳＯＩ（Ｓilicon Ｏ
n Ｉnsulator）構造基板を用い、第２の半導体基板１０
２の主面から埋め込み酸化膜１０２に到るトレンチ（分
離溝）を形成し、しかる後、そのトレンチ内壁を熱酸化
法等を用いて酸化膜１０４で覆い、さらにその内部を埋
め込み部材１０５で埋設し表面を平坦化するようにした
ものが種々提案されている。この埋め込み部材１０５と
してはシリコン基板との熱膨張係数を考慮して多結晶シ
リコンが多く用いられているがＣＶＤによる酸化シリコ
ン等を用いることもできる。

【０００３】この方法によれば、逆バイアスされたＰＮ
接合を用いて素子間を分離する方法に比べて、リーク電
流がなくかつ電圧極性の依存性がなくかつ耐圧の高い確
実な分離を行うことができる。しかしながら、この方法
の第１の問題点は、トレンチ内部の酸化時にトレンチ底
部コーナにおいて、２次元形状からくる制約のため、図
１０の○印で示すくびれ（エッジ部）が生ずることであ
る。このくびれが生ずる過程は次のように説明できる。
すなわち、トレンチ底部コーナの酸化においては、トレ
ンチ側壁から壁に対して垂直方向に成長する酸化膜と、
トレンチ底面から上方へ成長する酸化膜とがコーナ部に
おいて出会うため、その場所で互いに他の酸化膜の成長
が妨げられ体積膨張ができず、その結果くびれが生ずる
のである。このくびれの先端は鋭いエッジ形状となると
ころから、電界集中がおこり耐圧の低下を招くので問題
である。

【０００４】また、第２の問題点は、トレンチ底部コー
ナにおいて酸化の進行に伴い応力集中が起こることであ
る。この理由も先と同様、２次元形状の制約からくるも
のである。応力集中が起きるとそれが原因となって結晶
欠陥が発生し素子の電気特性の低下を招くので問題であ
る。また、同じくＳＯＩ基板にトレンチを形成して素子
間を絶縁分離する他の分離方法として特公平５−８０１
４８号公報に開示された方法がある。

【０００５】この方法は、図１１に示すように埋め込み
酸化膜１０３に到達するようにトレンチ１０６を形成
（図１１（ａ））した後に、エッチングに用いた絶縁膜
よりなるマスクおよび埋め込み酸化膜を等方性エッチン
グを用いて適当な量だけエッチングしてトレンチ上部お
よび底部コーナーのシリコンを露出させ（図１１
（ｂ））、さらに露出した部分のシリコンを等方的にエ
ッチングし（図１１（ｃ））、しかる後、熱酸化法でト
レンチ内壁に酸化膜を形成（図１１（ｄ））するもので
ある。この方法ではトレンチコーナ部が丸められる結
果、結晶欠陥の発生が抑制されるという効果がある。

【０００６】しかしながら、この方法においても図１１
（ｄ）に○印で示すように、えぐれた埋め込み酸化膜の
コーナのところから成長した酸化膜がトレンチ底部から
成長した酸化膜と出会うところで、先ほどの図１０で示
したのと同様な鋭いエッジ形状が形成される。従って、
このものにおいても先と同様電界集中が起こり耐圧の低
下を招くことになる。

【０００７】

【発明が解決しようとする課題】本発明は上記問題に鑑
みてなされたもので、上記くびれによる分離耐圧の低下
を軽減または防ぎ、もって高耐圧の素子分離された半導
体装置を製造する方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するため、請求項１に記載の発明においては、第１の半
導体基板の表面上に第１の絶縁膜を介して第２の半導体
基板を接合する工程と、前記第２の半導体基板の表面上
にマスクを形成する工程と、前記マスクを用いて前記第
２の半導体基板をエッチングし、前記第１の絶縁膜に達
する分離溝を形成する工程と、引き続き前記マスクを用
いて前記分離溝内の前記第１の絶縁膜を前記第１の半導
体基板に達するまでエッチングする工程と、引き続き前
記マスクを用いて前記分離溝内の前記第１の半導体基板
をエッチングする工程と、熱酸化法により前記分離溝内
の前記第２の半導体基板の側壁表面および前記第１の半
導体基板の表面を酸化して前記分離溝の内壁部に前記第
１の絶縁膜と接する第２の絶縁膜を形成し、前記第２の
半導体基板に前記分離溝によって絶縁分離された素子形
成領域を形成する工程とを有し、 前記マスクは、前記第
２の半導体基板をエッチングする際に用いる最上層と、
前記分離溝内の前記第１の絶縁膜をエッチングする際に
用いる中間層と、前記分離溝内の前記第１の半導体基板
をエッチングする際に用いる最下層からなる３層膜で構
成されていることを特徴としている。

【０００９】請求項２に記載の発明においては、第１の
半導体基板の表面上に第１の絶縁膜を介して第２の半導
体基板を接合する工程と、前記第２の半導体基板の表面
上にマスクを形成する工程と、前記マスクを用いて前記
第２の半導体基板をエッチングし、前記第１の絶縁膜に
達する分離溝を形成する工程と、引き続き前記マスクを
用いて前記分離溝内の前記第１の絶縁膜を前記第１の半
導体基板に達するまでエッチングする工程と、熱酸化法
により前記分離溝内の前記第２の半導体基板の側壁表面
および前記第１の半導体基板の表面を酸化して前記分離
溝の内壁部に前記第１の絶縁膜と接する第２の絶縁膜を
形成し、前記第２の半導体基板に前記分離溝によって絶
縁分離された素子形成領域を形成する工程とを有し、 前
記マスクは、前記第２の半導体基板をエッチングする際
に用いる最上層と、前記分離溝内の前記第１の絶縁膜を
エッチングする際に用いるシリコンで構成された中間層
と、前記中間層と前記第２の半導体層との境界を区別す
るための最下層からなる３層膜で構成されていることを
特徴としている。

【００１０】請求項３に記載の発明では、請求項１に記
載のマスクに代えて、前記第２の半導体基板をエッチン
グする際に用いる上層と、前記分離溝内の前記第１の絶
縁膜および前記第１の半導体基板をエッチングする際に
用いる下層からなる２層膜で構成されたマスクを用いる
ことを特徴としている。 請求項４に記載の発明において
は、請求項２に記載のマスクに代えて、前記第２の半導
体基板をエッチングする際に用いる上層と、前記分離溝
内の前記第１の絶縁膜をエッチングする際に用いる下層
からなる２層膜で構成されたマスクを用いることを特徴
としている。

【００１１】請求項５に記載の発明においては、第１の
絶縁膜を介して第１の半導体基板と第２の半導体基板が
接合形成されるともに、前記第２の半導体基板の表面か
ら少なくとも前記第１の絶縁膜に達するまでの分離溝が
形成されており、該分離溝内の前記第２の半導体基板の
側壁表面に第２の絶縁膜が形成されて、前記第１の絶縁
膜との間にエッジ部を形成してなる半導体基板を用意す
る工程と、前記エッジ部の曲率半径を大きくする工程
と、この工程により前記エッジ部の曲率半径を大きくし
た状態で前記分離溝内に埋め込み部材を充填する工程と
を有することを特徴としている。

【００１２】請求項６に記載の発明では、請求項５に記
載の発明において、前記半導体基板を用意する工程は、
前記第１の半導体基板の表面上に第１の絶縁膜を介して
第２の半導体基板を接合する工程と、前記第２の半導体
基板の表面より該第２の半導体基板および少なくとも前
記第１の絶縁膜に達するまでの分離溝を形成する工程
と、熱酸化法により前記分離溝内の前記第２の半導体基
板の側壁表面および前記第１の半導体基板の表面を酸化
して前記分離溝の内壁部に前記第１の絶縁膜と接する前
記第２の絶縁膜を形成する工程とを有することを特徴と
している。

【００１３】請求項７に記載の発明では、請求項５又は
６に記載の発明において、前記エッジ部の曲率半径を大
きくする工程は、前記分離溝内にエッチングを施す工程
であることを特徴としている。請求項８に記載の発明で
は、請求項５又は６に記載の発明において、前記エッジ
部の曲率半径を大きくする工程は、前記分離溝内に多結
晶シリコンを堆積し、それを酸化する工程であることを
特徴としている。

【００１４】請求項９に記載の発明では、請求項７に記
載の発明において、前記分離溝内の多結晶シリコンの酸
化はその一部分のみ行うものであることを特徴としてい
る。請求項１０に記載の発明では、請求項５又は６に記
載の発明において、前記エッジ部の曲率半径を大きくす
る工程は、前記分離溝内に窒化膜を形成する工程である
ことを特徴としている。請求項１１に記載の発明では、
第１の半導体基板の表面上に第１の絶縁膜を介して第２
の半導体基板を接合する工程と、 前記第２の半導体基板
の表面上にマスクを形成する工程と、 前記マスクを用い
て前記第２の半導体基板をエッチングし、前記第１の絶
縁膜に達する分離溝を形成する工程と、 引き続き前記マ
スクを用いて前記分離溝内の前記第１の絶縁膜を前記第
１の半導体基板に達するまでエッチングする工程と、 引
き続き前記マスクを用いて前記分離溝内の前記第１の半
導体基板をエッチングする工程と、 熱酸化法により前記
分離溝内の前記第２の半導体基板の側壁表面および前記
第１の半導体基板の表面を酸化して前記分離溝の内壁部
に前記第１の絶縁膜と接する第２の絶縁膜を形成し、前
記第２の半導体基板に前記分離溝によって絶縁分離され
た素子形成領域を形成する工程とを有し、 前記マスク
は、少なくとも前記第２の半導体基板をエッチングする
工程と、前記分離溝内の前記第１の絶縁膜および前記第
１の半導体基板をエッチングする工程において異なるマ
スクとなるように複数のマスク層から構成されているこ
とを特徴としている。 請求項１２に記載の発明では、第
１の半導体基板の表面上に第１の絶縁膜を介して第２の
半導体基板を接合する工程と、 前記第２の半導体基板の
表面上にマスクを形成する工程と、 前記マスクを用いて
前記第２の半導体基板をエッチングし、前記第１の絶縁
膜に達する分離溝を形成する工程と、 引き続き前記マス
クを用いて前記分離溝内の前記第１の絶縁膜を前記第１
の半 導体基板に達するまでエッチングする工程と、 熱酸
化法により前記分離溝内の前記第２の半導体基板の側壁
表面および前記第１の半導体基板の表面を酸化して前記
分離溝の内壁部に前記第１の絶縁膜と接する第２の絶縁
膜を形成し、前記第２の半導体基板に前記分離溝によっ
て絶縁分離された素子形成領域を形成する工程とを有
し、 前記マスクは、少なくとも前記第２の半導体基板を
エッチングする工程と、前記分離溝内の前記第１の絶縁
膜をエッチングする工程において異なるマスクとなるよ
うに複数のマスク層から構成されていることを特徴とし
ている。

【００１５】

【発明の作用効果】請求項１、３、１１に記載の発明に
おいては、第１の半導体基板と第２の半導体基板が第１
の絶縁膜を介して接合され、この第２の半導体基板の表
面上にマスクを形成する。そして、このマスクを用いて
第２の半導体基板、第１の絶縁膜、さらに第１の半導体
基板をエッチングする。そして、熱酸化法により分離溝
内の第２の半導体基板の側壁表面および第１の半導体基
板の表面を酸化して分離溝の内壁部に第１の絶縁膜と接
する第２の絶縁膜を形成する。このことによって、第２
の半導体基板に分離溝によって絶縁分離された素子形成
領域が形成される。

【００１６】従って、第１の半導体基板内にまで形成さ
れた分離溝を酸化することにより、分離溝内に形成され
る第２の絶縁膜が第１の絶縁膜に滑らかに覆いかぶさる
ように形成される。その結果、上述したくびれに基づく
鋭いエッジが形成されず、よって耐圧の低下を防ぐこと
が可能となる。請求項２、４、１２に記載の発明におい
ては、第２の半導体基板の表面より第１の絶縁膜を介し
て、第１の半導体基板に達するまでの分離溝を形成し、
その分離溝内の第２の半導体基板の側壁表面および第１
の半導体基板の表面を酸化して分離溝の内壁部に第１の
絶縁膜と接する第２の絶縁膜を形成するようにしてい
る。

【００１７】従って、第１の半導体に達するまで形成さ
れた分離溝を酸化することにより、第２の半導体基板の
側壁表面に形成される酸化膜は、第１の絶縁膜に接する
部分で第１の絶縁膜に滑らかに覆いかぶさるように形成
される。この場合、第１半導体基板の表面に形成される
酸化膜は上方の空間へ向かって成長し第１の絶縁膜との
間でくびれに基づく鋭いエッジが形成されるのである
が、このエッジは第２の半導体基板のコーナおよび底部
からは少なくとも第１の絶縁膜の厚みに等しい距離以上
離れているので、耐圧低下に及ぼす影響を抑えることが
できる。

【００１８】請求項５乃至１０に記載の発明において
は、分離溝内の第２の半導体基板の側壁表面に側壁酸化
膜が形成されて、第１の絶縁膜との間にエッジ部を有し
てなる半導体基板に対し、そのエッジ部の曲率半径を大
きくする工程を設け、この工程によりエッジ部の曲率半
径を大きくした状態で分離溝内に埋め込み部材を充填す
るようにしている。

【００１９】従って、上述した従来の方法のように丸め
処理した後の酸化ではなく、酸化により側壁酸化膜等を
形成した後に、エッジ部の曲率半径を大きくし埋め込み
部材の充填を行うようにしているから、分離溝内のエッ
ジ部による電界集中を緩和し高耐圧化を図ることができ
る。

【００２０】

【実施例】以下、図面を参照して本発明の実施例を説明
する。 （第１実施例）図１は本発明の第１実施例に係わる半導
体装置の製造方法を示す工程ごとの断面図である。

【００２１】まず、図１（ａ）に示すように、シリコン
支持基板１（第１の半導体基板）と素子形成用のシリコ
ン基板２（第２の半導体基板）を埋め込み酸化膜３（第
１の絶縁膜）を介して直接接合法により接合する。埋め
込み酸化膜３は、その接合に先立ち、素子形成用基板２
または支持基板１の両方もしくはいずれか一方の基板表
面に例えば熱酸化法等により予め形成しておく。その
後、シリコン基板２の素子形成用主面上に熱酸化法また
はＣＶＤ法等により酸化膜４を形成する。この酸化膜４
を所定形状にパターニングし、これをマスクとして反応
性イオンエッチング法を用いたトレンチエッチング技術
によりシリコン基板２を埋め込み酸化膜３に到るまで深
溝状（例えば幅略２μｍ、深さ略１０μｍ）にエッチン
グ除去し、トレンチ５を形成する。

【００２２】次に、図１（ｂ）に示すように、今度は反
応ガスを酸化膜の異方性エッチング用に切り替えて引き
続き異方性エッチングを行い、トレンチ５の底部６が支
持基板１に到達するようにする。次に、図１（ｃ）に示
すように、再び反応ガスをシリコントレンチエッチング
用に切り替えてエッチングを継続し、トレンチ底部６が
支持基板１と埋め込み酸化膜３の界面７より下になるよ
うにする。

【００２３】以上のエッチング過程を通じて酸化膜４を
シリコン基板２上に所定形状を保って残留するように酸
化膜４の膜厚 t_oxm を設定する。すなわち、トレンチエ
ッチングにおけるシリコンと酸化膜の選択比をｒ（単位
時間当たりのシリコンのエッチング量／単位時間当たり
の酸化膜のエッチング量）、シリコン基板２の厚みをt
_soi 、埋め込み酸化膜の厚みを t_box 、支持基板１のエ
ッチング深さを t_ovrとすると、

【００２４】

【数１】 t_oxm ≧（ t_soi / ｒ）＋ t_box ＋（ t_ovr / ｒ） となるように酸化膜４の膜厚 t_oxm を設定する。これは
トレンチエッチングにより埋め込み酸化膜３に到るまで
酸化膜４をマスクとしてシリコン基板２をエッチング
し、次にエッチングガスを切り替えて埋め込み酸化膜３
をエッチング除去し、再び反応ガスをシリコンのトレン
チエッチング用ガスに切り替えて、シリコン基板２上に
残った酸化膜４よりなるマスクをそのままマスクとして
用い支持基板１を所定量だけオーバエッチし得るに足る
最低限の膜厚である。

【００２５】次に、エッチングを終了した基板を洗浄し
て、トレンチ５側壁の反応生成物を除去すると同時にマ
スク材としての酸化膜４を除去し、その後、熱酸化法に
よりシリコン基板２の表面および溝底部に露出した支持
基板１の表面に酸化膜８（第２の絶縁膜）を埋め込み酸
化膜３に接するように形成する（図１（ｄ））。なお、
マスク材については、工程を簡略化する場合、マスク材
の除去を行わずそのまま酸化膜８を形成するようにして
もよい。

【００２６】このようにして、トレンチ５の側壁に形成
された酸化膜８は埋め込み酸化膜３に接する部分９およ
び１０で埋め込み酸化膜３端部に滑らかに覆いかぶさる
ように形成される。この結果、図１０に○印で示したよ
うな従来技術において電界集中を引き起こすので問題で
あった酸化膜のくびれに基づく鋭いエッジ形状が形成さ
れることがなくなり耐圧の低下を防ぐことが可能とな
る。

【００２７】この後、図１（ｅ）に示すように、トレン
チ５内部を多結晶シリコン１１で埋設、平坦化して通常
のデバイス工程によりシリコン基板２中に素子を形成し
て、個別素子毎もしくはブロック毎に埋め込み酸化膜３
とトレンチ５内部の酸化膜８で絶縁分離され、所期の絶
縁分離耐圧を持つ絶縁体分離半導体装置を得る。なお、
上記実施例においては、トレンチエッチングのマスクと
して用いる絶縁膜として、酸化膜４よりなる単層膜を用
いたが、２つ以上の絶縁膜からなる多層のマスク層を用
い、複数のエッチングに対応して使用するマスクが異な
るようにしてもよい。

【００２８】例えば、最上層がシリコン酸化膜またはシ
リコン窒化膜、中間層がシリコン、最下層がシリコン酸
化膜またはシリコン窒化膜からなる３層膜を用いること
ができる。ここで、シリコン酸化膜またはシリコン窒化
膜からなる最上層はシリコンのエッチングに対する選択
比が大きな膜であり、シリコン基板２をエッチングする
際のマスクとして用いられる。また、中間層として用い
るシリコンは埋め込み酸化膜３をエッチングする際のマ
スクの役割をするものであり、シリコン（多結晶シリコ
ンもしくは非晶質シリコン）を用いるのは酸化膜に対す
る選択比を大きく設定することができるからである。最
下層に用いるシリコン酸化膜またはシリコン窒化膜は、
支持基板１をエッチングする際のマスクとなるものであ
る。

【００２９】なお、上記最上層および最下層に用いるマ
スク材料としては、シリコンに対するトレンチエッチン
グの選択比が高いものであれば上記の材料に限定される
ものではない。同様に中間層として用いるマスク材料は
酸化膜に対するエッチングの選択比が高いものであれば
上記の材料に限定されるものではない。また、２層膜を
マスクとして用いた場合にあっては、上層がシリコン酸
化膜、下層がシリコン窒化膜からなる２層膜で構成され
る。上層のシリコン酸化膜は選択比の関係からシリコン
基板２をトレンチエッチングする最のマスクとして、下
層のシリコン窒化膜は埋め込み酸化膜３と支持基板１を
エッチングする際のマスクとして用いるものである。 （第２実施例）図２に本発明の第２実施例を示す。この
第２実施例においては、図１に示す第１実施例と異な
り、図１（ｂ）において酸化膜４をマスクとして支持基
板１に到達するまで埋め込み酸化膜３をエッチングした
後、図１（ｃ）に示したような支持基板１のエッチング
は行わず、直ちに図１（ｄ）に示したのと同様な側壁酸
化工程を行うものである。

【００３０】この結果、トレンチ５内部の形状は図２に
示すようになる。すなわち、シリコン基板２の表面に酸
化膜８が埋め込み酸化膜３に接するように形成される。
このようにしてトレンチ５側壁に形成された酸化膜８は
埋め込み酸化膜３に接する部分９では第１実施例と同
様、埋め込み酸化膜３端部に滑らかに覆いかぶさるよう
に形成されるが、底部コーナ部分１２では埋め込み酸化
膜３端部の下へ潜り込むような形状となる。その結果、
底部コーナ部分１２では埋め込み酸化膜３のくびれに基
づく鋭いエッジが形成されるのであるが、トレンチ５底
部が埋め込み酸化膜３を取り除き支持基板１に到達する
ように形成されているので、上記エッジは素子形成用シ
リコン基板２のコーナおよび底部からは少なくとも埋め
込み酸化膜３の厚みに等しい距離以上離れている。従っ
て、この第２実施例によれば耐圧低下におよぼす影響を
最小限に抑えることができる。

【００３１】なお、上記第２実施例にあってはトレンチ
エッチングのマスクとして用いる絶縁膜として、酸化膜
４よりなる単層膜を用いたが、多層膜で最上層がシリコ
ン酸化膜またはシリコン窒化膜、中間層がシリコン、最
下層がシリコン窒化膜からなる３層膜か、もしくは上層
がシリコン酸化膜、下層がシリコン窒化膜からなる２層
膜を用いるというように、複数のエッチングに対応して
使用するマスクが異なるようにしてもよい。

【００３２】すなわち、最上層のシリコン酸化膜または
シリコン窒化膜をマスクとしてシリコン基板２のトレン
チエッチングを行い、次に中間層のシリコン（多結晶シ
リコンもしくは非晶質シリコン）をマスクとして埋め込
み酸化膜３のエッチングを行う。最下層のシリコン窒化
膜は、シリコン基板２と、マスクとして用いたシリコン
の境界を区別するために挿入したものであって、埋め込
み酸化膜３のエッチングが終了した後に、シリコン窒化
膜が露出するように多層膜の膜厚を設定しておく。こう
することによって埋め込み酸化膜３のエッチングが終了
した後、シリコン窒化膜をリン酸等を用いて選択的にエ
ッチング除去することにより、所期の形状を得る。

【００３３】また、２層膜を用いた場合にあっては、上
層のシリコン酸化膜をマスクとしてシリコン基板２のト
レンチエッチングを行い、下層のシリコン窒化膜をマス
クとして埋め込み酸化膜３のエッチングを行う。この
後、シリコン窒化膜をリン酸等を用いて選択的にエッチ
ング除去することにより、所期の形状を得る。なお、こ
の第２実施例において用いられるマスク材料は上記第１
実施例のところで述べたのと同様の基準に基づいて選択
されるものであって、被エッチング対象に対する選択比
が高くいものであれば上記実施例に記載された材料に限
定されるものではない。 （第３実施例）次に、上述した埋め込み酸化膜３のくび
れに基づく鋭いエッジに対し、そのエッジ部の曲率半径
を増加させるようにして絶縁耐圧を向上させるようにし
た第３実施例について説明する。

【００３４】図３に第３実施例の製造方法を示す。ま
ず、図３（ａ）に示すように、支持基板１と素子形成用
のシリコン基板２を埋め込み酸化膜３を介して直接接合
法により接合し、酸化膜４を形成した後、この酸化膜４
を所定形状にパターニングし、これをマスクとして反応
性イオンエッチング法を用いたトレンチエッチング技術
によりシリコン基板２を埋め込み酸化膜３に到るまで深
溝状にエッチング除去し、トレンチ５を形成する。

【００３５】次に、マスク材としての酸化膜４を除去し
た後、熱酸化法等を用いて、トレンチ５側壁に酸化膜８
を形成し、図３（ｂ）の構成を得る。この状態において
は、トレンチ５の底部形状は図に示すように鋭いエッジ
部（このエッジ部が形成されている部分を凸部空洞部と
いう）を有するものとなっている。次に、希ＨＦ溶液
で、エッチングし、図３（ｃ）に示すように、上記エッ
ジの曲率半径を大きくし、最後に図１（ｅ）と同様、ト
レンチ５内を多結晶シリコン１１で埋設、平坦化する
（図３（ｄ））。

【００３６】ここで、上記図３（ｂ）に示すエッジ部の
曲率半径は０．０２μｍ程度であるが、この状態から図
３（ｃ）に示すようにＨＦエッチングを行うことによ
り、トレンチ５内は等方的にエッチングされるので、凸
状空洞部の曲率半径は、もともとの曲率半径０．０２μ
ｍ程度＋ＨＦエッチング量の和となる。また、ＨＦエッ
チング量はＨＦエッチング時間に比例するので、ＨＦ溶
液の濃度をパラメータとして、曲率半径とエッチング時
間は図４に示す関係となる。

【００３７】ここで、ＨＦエッチング条件を変え、曲率
半径を変化させたときの破壊強度（＝絶縁耐圧／側壁酸
化膜厚×２）を実際に測定した結果を図５に示す。曲率
半径が小さくなるにつれ破壊強度が低下することがわか
る。側壁酸化膜８の膜厚は、エッチングにより、エッチ
ングする前の酸化膜厚−ＨＦエッチング量となるから、
絶縁耐圧は、破壊強度×（エッチングする前の酸化膜厚
−ＨＦエッチング量）×２となる。

【００３８】従って、破壊強度を図５から求めることに
より、絶縁耐圧を予想することができる。例えば、エッ
チングする前の酸化膜厚を０．７μｍとした場合、凸状
空洞部の曲率半径と絶縁耐圧の関係は図６に示すように
なる。この図から、ＨＦエッチングにより曲率半径を約
０．０７μｍにした場合、絶縁耐圧が従来構造（曲率半
径が約０．０２μｍの場合）より約１０％向上すること
がわかる。さらに、曲率半径を０．０５〜０．１０μｍ
にすることにより、耐圧が５％向上し、０．０４〜０．
１３μｍにすることで、耐圧が３％向上する。

【００３９】この第３実施例においては、従来技術のよ
うにトレンチ内のエッジの丸め処理を行った後に側壁酸
化膜の形成を行うものでなく、側壁酸化膜８の形成後に
トレンチ内のエッジ部の曲率半径の増加を行うものであ
るため、最終的に鋭いエッジ形状が形成されず、従って
電界集中による耐圧の低下といった問題を解消すること
ができる。 （第４実施例）この第４実施例は、図３（ｂ）に示す側
壁酸化膜８の形成後、多結晶シリコンを推積し、それを
酸化してトレンチ５内の酸化膜を厚くするようにしたも
のである。

【００４０】すなわち、図３（ｂ）に示す、側壁酸化膜
８の形成後、トレンチ５内に多結晶シリコン１３を推積
させる（図７（ａ））。多結晶シリコン１３は減圧ＣＶ
Ｄを用いることによりカバレッジ性が良好となり、すき
まなく推積することが可能である。この多結晶シリコン
１３をすべて熱酸化させることにより、図７（ｂ）のよ
うに凸部空洞部の曲率半径を大きくすることができ、そ
の結果電界集中が低減し、絶縁耐圧を向上させることが
できる。最後に図１（ｅ）と同様、トレンチ５内を多結
晶シリコン１１で埋設、平坦化する。

【００４１】この実施例によれば、凸部空洞部の曲率半
径を大きくするのみならず、側壁酸化膜厚自体も厚くな
るので、電界集中の緩和と酸化膜厚の増加との２つのす
ぐれた効果がある。例えば、多結晶シリコン１３を０．
０５μｍ以上推積させ、この多結晶シリコン１３を酸化
させた場合、破壊強度（多結晶シリコン酸化膜厚を考慮
して算出した）が大きくなることが確認できた。これ
は、酸化膜厚の増加のみならず、凸状空洞部の曲率半径
が大きくなったため電界集中が緩和された効果によるも
のといえる。 （第５実施例）上記第４実施例では、多結晶シリコン１
３を全て熱酸化させるようにするものを示したが、多結
晶シリコン１３の一部のみ酸化するようにしてもよい。
すなわち、図３（ｂ）に示す側壁酸化膜８の形成後、多
結晶シリコン１３を推積し、その一部のみ酸化して多結
晶シリコン酸化膜１３ａを形成し、図８に示す構成を得
る。この後、図１（ｅ）と同じくトレンチ５内に多結晶
シリコン１１を推積させる。

【００４２】この場合も上記第４実施例と同様、トレン
チ５内の全体の酸化膜を厚くして絶縁耐圧を向上させる
ことができる。この場合、多結晶シリコン１３の熱酸化
する膜厚は、電界集中による絶縁耐圧の低下分を補う分
あればよい。例えば、凸状空洞部の曲率半径が０．０２
μｍ、側壁酸化膜８の膜厚が０．７μｍの場合、絶縁耐
圧＝破壊強度×（側壁酸化膜厚×２）であるから、絶縁
耐圧は約５３０Ｖとなる。多結晶シリコン酸化膜１３ａ
の膜厚の破壊強度が約５MV/CM とすると、多結晶シリコ
ン酸化膜１３ａの膜厚が約０．１８μｍ以上であれば凸
状空洞部での電界集中を補うことができる。

【００４３】この第５実施例では、耐圧を向上させるこ
とができるのみならず、以下に示すような効果がある。
第１に、同じ酸化膜厚であってもデバイスを形成するＳ
ｉ（シリコン基板２）に与える応力を低減することがで
きることである。一般に、シリコン酸化膜（ＳｉＯ₂ ）
とＳｉとの間にはその膨張係数の差から応力が残留して
いる。この応力によりＳｉに欠陥が発生し、デバイス性
能を劣化させるといった問題を引き起こしている。この
実施例では、絶縁耐圧を受け持つ酸化膜厚は側壁酸化膜
８と多結晶シリコン酸化膜１３ａの合計の膜厚となる
が、Ｓｉに応力を発生させる酸化膜は側壁酸化膜８のみ
となり、耐圧を確保しながら、Ｓｉに発生する欠陥を少
なくすることができる。

【００４４】第２に、この実施例では耐圧を側壁酸化膜
８と多結晶シリコン酸化膜１３ａの２つで受け持つた
め、どちらか一方の酸化膜が絶縁破壊したとしても、も
う一方の酸化膜で耐圧を確保することが出来る。従っ
て、第４実施例のような１つの酸化膜により耐圧を持た
せるものより、絶縁破壊の起こる確率を小さくすること
ができる。 （第６実施例）この実施例は、上記第４実施例の多結晶
シリコン１３の堆積の代わりに、図９に示すように窒化
膜（ＳｉＮ膜）１４を堆積させるようにしたものであ
る。この実施例においても上記第４実施例と同じく凸状
空洞部にＳｉＮ膜１４が埋め込まれ電界集中が緩和され
ることになる。ＳｉＮ膜１４は絶縁体であるので、この
方法では電界集中の緩和のみならず絶縁体の膜厚（Ｓｉ
Ｏ₂ 膜厚＋ＳｉＮ膜厚）の増加による絶縁耐圧の向上と
いう効果を有する。

【００４５】なお、上記第３実施例以降の実施例におい
ては、上記したような、支持基板１と素子形成用のシリ
コン基板２を埋め込み酸化膜３を介して接合し、その後
に分離溝および側壁酸化膜８を形成するものに限らず、
特開平２ー９６６３５０号公報に示すように、予め素子
形成用のシリコン基板に分離溝を形成するとともにそれ
に酸化膜を形成し、その後に支持基板１と接合して図３
（ｂ）に示すような半導体基板を形成するようにしたも
のを用いるようにしてもよい。

【００４６】さらに、それらの実施例において、分離溝
を埋め込み酸化膜３に達するものについて示したが、そ
れに限らず埋め込み酸化膜３内にまで分離溝を形成する
ようにしたものであってもよい。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す各工程毎の断面図で
ある。

【図２】本発明の第２実施例を示す断面図である。

【図３】本発明の第３実施例を示す各工程毎の断面図で
ある。

【図４】凸状空洞部の曲率半径とエッチング時間との関
係を示す特性図である。

【図５】凸状空洞部の曲率半径と破壊強度との関係を示
す特性図である。

【図６】凸状空洞部の曲率半径と絶縁耐圧との関係を示
す特性図である。

【図７】本発明の第４実施例を示す部分的工程の断面図
である。

【図８】本発明の第５実施例を示す断面図である。

【図９】本発明の第６実施例を示す断面図である。

【図１０】従来の半導体装置の構成を示す断面図であ
る。

【図１１】従来の半導体装置を製造する方法を示す工程
毎の断面図である。

【符号の説明】

１ シリコン支持基板（第１の半導体基板） ２ シリコン基板（第２の半導体基板） ３ 埋め込み酸化膜（第１の絶縁膜） ４ 酸化膜（マスク） ５ トレンチ（分離溝） ８ 酸化膜（第２の絶縁膜） １１ 多結晶シリコン（埋め込み部材）

フロントページの続き (56)参考文献 特開 平３−76249（ＪＰ，Ａ) 特開 平４−123456（ＪＰ，Ａ) 特開 平４−88657（ＪＰ，Ａ) 特開 平１−302741（ＪＰ，Ａ) 特開 昭60−83331（ＪＰ，Ａ) 特開 平５−206421（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/76 - 21/764

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】 第１の半導体基板の表面上に第１の絶縁
   膜を介して第２の半導体基板を接合する工程と、 前記第２の半導体基板の表面上にマスクを形成する工程
   と、 前記マスクを用いて前記第２の半導体基板をエッチング
   し、前記第１の絶縁膜に達する分離溝を形成する工程
   と、 引き続き前記マスクを用いて前記分離溝内の前記第１の
   絶縁膜を前記第１の半導体基板に達するまでエッチング
   する工程と、 引き続き前記マスクを用いて前記分離溝内の前記第１の
   半導体基板をエッチングする工程と、 熱酸化法により前記分離溝内の前記第２の半導体基板の
   側壁表面および前記第１の半導体基板の表面を酸化して
   前記分離溝の内壁部に前記第１の絶縁膜と接する第２の
   絶縁膜を形成し、前記第２の半導体基板に前記分離溝に
   よって絶縁分離された素子形成領域を形成する工程とを
   有し、 前記マスクは、前記第２の半導体基板をエッチングする
   際に用いる最上層と、前記分離溝内の前記第１の絶縁膜
   をエッチングする際に用いる中間層と、前記分離溝内の
   前記第１の半導体基板をエッチングする際に用いる最下
   層からなる３層膜で構成されている ことを特徴とする半
   導体装置の製造方法。
2. 【請求項２】 第１の半導体基板の表面上に第１の絶縁
   膜を介して第２の半導体基板を接合する工程と、 前記第２の半導体基板の表面上にマスクを形成する工程
   と、 前記マスクを用いて前記第２の半導体基板をエッチング
   し、前記第１の絶縁膜に達する分離溝を形成する工程
   と、 引き続き前記マスクを用いて前記分離溝内の前記第１の
   絶縁膜を前記第１の半導体基板に達するまでエッチング
   する工程と、 熱酸化法により前記分離溝内の前記第２の半導体基板の
   側壁表面および前記第１の半導体基板の表面を酸化して
   前記分離溝の内壁部に前記第１の絶縁膜と接する第２の
   絶縁膜を形成し、前記第２の半導体基板に前記分離溝に
   よって絶縁分離された素子形成領域を形成する工程とを
   有し、 前記マスクは、前記第２の半導体基板をエッチングする
   際に用いる最上層と、前記分離溝内の前記第１の絶縁膜
   をエッチングする際に用いるシリコンで構成された中間
   層と、前記中間層と前記第２の半導体層との境界を区別
   するための最下層からなる３層膜で構成されている こと
   を特徴とする半導体装置の製造方法。
3. 【請求項３】 第１の半導体基板の表面上に第１の絶縁
   膜を介して第２の半導体基板を接合する工程と、 前記第２の半導体基板の表面上にマスクを形成する工程
   と、 前記マスクを用いて前記第２の半導体基板をエッチング
   し、前記第１の絶縁膜に達する分離溝を形成する工程
   と、 引き続き前記マスクを用いて前記分離溝内の前記第１の
   絶縁膜を前記第１の半導体基板に達するまでエッチング
   する工程と、 引き続き前記マスクを用いて前記分離溝内の前記第１の
   半導体基板をエッチングする工程と、 熱酸化法により前記分離溝内の前記第２の半導体基板の
   側壁表面および前記第１の半導体基板の表面を酸化して
   前記分離溝の内壁部に前記第１の絶縁膜と接する第２の
   絶縁膜を形成し、前記第２の半導体基板に前記分離溝に
   よって絶縁分離された素子形成領域を形成する工程とを
   有し、 前記マスクは、 前記第２の半導体基板をエッチングする
   際に用いる上層と、前記分離溝内の前記第１の絶縁膜お
   よび前記第１の半導体基板をエッチングする際に用いる
   下層からなる２層膜で構成されていることを特徴とする
   半導体装置の製造方法。
4. 【請求項４】 第１の半導体基板の表面上に第１の絶縁
   膜を介して第２の半導体基板を接合する工程と、 前記第２の半導体基板の表面上にマスクを形成する工程
   と、 前記マスクを用いて前記第２の半導体基板をエッチング
   し、前記第１の絶縁膜に達する分離溝を形成する工程
   と、 引き続き前記マスクを用いて前記分離溝内の前記第１の
   絶縁膜を前記第１の半導体基板に達するまでエッチング
   する工程と、 熱酸化法により前記分離溝内の前記第２の半導体基板の
   側壁表面および前記第１の半導体基板の表面を酸化して
   前記分離溝の内壁部に前記第１の絶縁膜と接する第２の
   絶縁膜を形成し、前記第２の半導体基板に前記分離溝に
   よって絶縁分離された素子形成領域を形成する工程とを
   有し、 前記マスクは、 前記第２の半導体基板をエッチングする
   際に用いる上層と、前記分離溝内の前記第１の絶縁膜を
   エッチングする際に用いる下層からなる２層膜で構成さ
   れていることを特徴とする半導体装置の製造方法。
5. 【請求項５】 第１の絶縁膜を介して第１の半導体基板
   と第２の半導体基板が接合形成されるともに、前記第２
   の半導体基板の表面から少なくとも前記第１の絶縁膜に
   達するまでの分離溝が形成されており、該分離溝内の前
   記第２の半導体基板の側壁表面に第２の絶縁膜が形成さ
   れて、前記第１の絶縁膜との間にエッジ部を形成してな
   る半導体基板を用意する工程と、 前記エッジ部の曲率半径を大きくする工程と、 この工程により前記エッジ部の曲率半径を大きくした状
   態で前記分離溝内に埋め込み部材を充填する工程とを有
   することを特徴とする半導体装置の製造方法。
6. 【請求項６】 前記半導体基板を用意する工程は、 前記第１の半導体基板の表面上に第１の絶縁膜を介して
   第２の半導体基板を接合する工程と、 前記第２の半導体基板の表面より該第２の半導体基板お
   よび少なくとも前記第１の絶縁膜に達するまでの分離溝
   を形成する工程と、 熱酸化法により前記分離溝内の前記第２の半導体基板の
   側壁表面および前記第１の半導体基板の表面を酸化して
   前記分離溝の内壁部に前記第１の絶縁膜と接する前記第
   ２の絶縁膜を形成する工程とを有することを特徴とする
   請求項５に記載の半導体装置の製造方法。
7. 【請求項７】 前記エッジ部の曲率半径を大きくする工
   程は、前記分離溝内にエッチングを施す工程であること
   を特徴とする請求項５又は６に記載の半導体装置の製造
   方法。
8. 【請求項８】 前記エッジ部の曲率半径を大きくする工
   程は、前記分離溝内に多結晶シリコンを堆積し、それを
   酸化する工程であることを特徴とする請求項５又は６に
   記載の半導体装置の製造方法。
9. 【請求項９】 前記分離溝内の多結晶シリコンの酸化は
   その一部分のみ行うものであることを特徴とする請求項
   ７に記載の半導体装置の製造方法。
10. 【請求項１０】 前記エッジ部の曲率半径を大きくする
    工程は、前記分離溝内に窒化膜を形成する工程であるこ
    とを特徴とする請求項５又は６に記載の半導体装置の製
    造方法。
11. 【請求項１１】 第１の半導体基板の表面上に第１の絶
    縁膜を介して第２の半導体基板を接合する工程と、 前記第２の半導体基板の表面上にマスクを形成する工程
    と、 前記マスクを用いて前記第２の半導体基板をエッチング
    し、前記第１の絶縁膜に達する分離溝を形成する工程
    と、 引き続き前記マスクを用いて前記分離溝内の前記第１の
    絶縁膜を前記第１の半導体基板に達するまでエッチング
    する工程と、 引き続き前記マスクを用いて前記分離溝内の前記第１の
    半導体基板をエッチングする工程と、 熱酸化法により前記分離溝内の前記第２の半導体基板の
    側壁表面および前記第１の半導体基板の表面を酸化して
    前記分離溝の内壁部に前記第１の絶縁膜と接する第２の
    絶縁膜を形成し、前記第２の半導体基板に前記分離溝に
    よって絶縁分離された素子形成領域を形成する工程とを
    有し、 前記マスクは、少なくとも前記第２の半導体基板をエッ
    チングする工程と、前記分離溝内の前記第１の絶縁膜お
    よび前記第１の半導体基板をエッチングする工程におい
    て異なるマスクとなるように複数のマスク層から構成さ
    れていることを特徴とする半導体装置の製造方法。
12. 【請求項１２】 第１の半導体基板の表面上に第１の絶
    縁膜を介して第２の半導体基板を接合する工程と、 前記第２の半導体基板の表面上にマスクを形成する工程
    と、 前記マスクを用いて前記第２の半導体基板をエッチング
    し、前記第１の絶縁膜に達する分離溝を形成する工程
    と、 引き続き前記マスクを用いて前記分離溝内の前記第１の
    絶縁膜を前記第１の半導体基板に達するまでエッチング
    する工程と、 熱酸化法により前記分離溝内の前記第２の半導体基板の
    側壁表面および前記第１の半導体基板の表面を酸化して
    前記分離溝の内壁部に前記第１の絶縁膜と接する第２の
    絶縁膜を形成し、前記第２の半導体基板に前記分離溝に
    よって絶縁分離された素子形成領域を形成する工程とを
    有し、 前記マスクは、少なくとも前記第２の半導体基板をエッ
    チングする工程と、前記分離溝内の前記第１の絶縁膜を
    エッチングする工程において異なるマスクとなるように
    複数のマスク層から構成されていることを特徴とする半
    導体装置の製造方法。