JPH11274548A - 半導体リレー - Google Patents
半導体リレーInfo
- Publication number
- JPH11274548A JPH11274548A JP7864298A JP7864298A JPH11274548A JP H11274548 A JPH11274548 A JP H11274548A JP 7864298 A JP7864298 A JP 7864298A JP 7864298 A JP7864298 A JP 7864298A JP H11274548 A JPH11274548 A JP H11274548A
- Authority
- JP
- Japan
- Prior art keywords
- photovoltaic element
- flexible substrate
- led
- light emitting
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【課題】 従来よりも実装工程を容易にし、発光素子と
光起電力素子との光結合のための位置合わせの工程を容
易にし小型化を容易にする。 【解決手段】 半導体リレーの構成素子であるＬＥＤ１
１、光起電力素子１２及びＭＯＳＦＥＴ１３，１４に対
して、これらの実装用で長方形状に形成され、光起電力
素子１２の実装面に貫通孔Ａを有し、この貫通孔Ａを介
してＬＥＤ１１と光起電力素子１２とが光結合可能とな
るように、破線Ｂ１の４か所で折り曲げ可能になってい
るフレキシブル基板１０を使用する。
光起電力素子との光結合のための位置合わせの工程を容
易にし小型化を容易にする。 【解決手段】 半導体リレーの構成素子であるＬＥＤ１
１、光起電力素子１２及びＭＯＳＦＥＴ１３，１４に対
して、これらの実装用で長方形状に形成され、光起電力
素子１２の実装面に貫通孔Ａを有し、この貫通孔Ａを介
してＬＥＤ１１と光起電力素子１２とが光結合可能とな
るように、破線Ｂ１の４か所で折り曲げ可能になってい
るフレキシブル基板１０を使用する。
Description
【０００１】
【発明の属する技術分野】本発明は、電気的アイソレー
ションに優れた光結合型の半導体リレーに関するもので
ある。
ションに優れた光結合型の半導体リレーに関するもので
ある。
【０００２】
【従来の技術】従来より、電気的アイソレーションに優
れた光結合型の半導体リレーが、種々提案され、また種
々の用途に採用されている。図９は、従来の半導体リレ
ーの内部構造を示す図で、リードフレーム１には、ＬＥ
Ｄ（発光ダイオード）１１が、ダイボンド（ダイボンデ
ィング工程）により固定され、ワイヤボンド（ワイヤボ
ンディング工程）によるＡｕワイヤ３で配線されて実装
されている。同様に、リードフレーム２には、光起電力
素子１２及びＭＯＳＦＥＴ（Metal Oxide Semiconducto
r Field Effect Transistor ）１３，１４がダイボンド
及びワイヤボンドによって実装されている。
れた光結合型の半導体リレーが、種々提案され、また種
々の用途に採用されている。図９は、従来の半導体リレ
ーの内部構造を示す図で、リードフレーム１には、ＬＥ
Ｄ（発光ダイオード）１１が、ダイボンド（ダイボンデ
ィング工程）により固定され、ワイヤボンド（ワイヤボ
ンディング工程）によるＡｕワイヤ３で配線されて実装
されている。同様に、リードフレーム２には、光起電力
素子１２及びＭＯＳＦＥＴ（Metal Oxide Semiconducto
r Field Effect Transistor ）１３，１４がダイボンド
及びワイヤボンドによって実装されている。
【０００３】また、室Ｃは、ＬＥＤ１１と光起電力素子
１２とを光学的に結合（光結合）させるために設けられ
ており、この室Ｃ内には透光性の樹脂（カップリング樹
脂）が充填されている。さらに、室Ｃの周囲は、例えば
トランスファモールド法により不透光性の樹脂で封止さ
れている。図１０は、上記半導体リレーの回路例を示す
図で、この図を用いて上記半導体リレーについて更に説
明すると、この半導体リレーは、一対の制御端子Ｔｃ間
に入力される外部信号に応じて光の照射を行うＬＥＤ１
１、この光の照射に応じて電力を発生させる光起電力素
子（ダイオードアレイ）１２、及びこの光起電力素子１
２による電力に応じてオン／オフになり、一対のスイッ
チ端子Ｔｓｗ間の接続／遮断をそれぞれ行う一対のＭＯ
ＳＦＥＴ１３等により構成されている。
１２とを光学的に結合（光結合）させるために設けられ
ており、この室Ｃ内には透光性の樹脂（カップリング樹
脂）が充填されている。さらに、室Ｃの周囲は、例えば
トランスファモールド法により不透光性の樹脂で封止さ
れている。図１０は、上記半導体リレーの回路例を示す
図で、この図を用いて上記半導体リレーについて更に説
明すると、この半導体リレーは、一対の制御端子Ｔｃ間
に入力される外部信号に応じて光の照射を行うＬＥＤ１
１、この光の照射に応じて電力を発生させる光起電力素
子（ダイオードアレイ）１２、及びこの光起電力素子１
２による電力に応じてオン／オフになり、一対のスイッ
チ端子Ｔｓｗ間の接続／遮断をそれぞれ行う一対のＭＯ
ＳＦＥＴ１３等により構成されている。
【０００４】これら一対のＭＯＳＦＥＴ１３は、ともに
Ｎチャネル・エンハンスメント型であり、両ドレインが
それぞれ両スイッチ端子Ｔｓｗに接続されている一方、
ソース同士及びゲート同士がそれぞれ接続されている。
そして、各ＭＯＳＦＥＴ１３は、ともにＭＯＳＦＥＴ１
４によってオン／オフされるようになっている。このＭ
ＯＳＦＥＴ１４は、Ｎチャネル・ディプレッション型で
あり、ドレイン及びゲートがそれぞれ光起電力素子１２
のアノード及びカソードに接続され、ゲート及びソース
が抵抗Ｒ１の両端に接続され、ドレイン及びソースが各
ＭＯＳＦＥＴ１３のゲート及びソースにそれぞれ接続さ
れている。
Ｎチャネル・エンハンスメント型であり、両ドレインが
それぞれ両スイッチ端子Ｔｓｗに接続されている一方、
ソース同士及びゲート同士がそれぞれ接続されている。
そして、各ＭＯＳＦＥＴ１３は、ともにＭＯＳＦＥＴ１
４によってオン／オフされるようになっている。このＭ
ＯＳＦＥＴ１４は、Ｎチャネル・ディプレッション型で
あり、ドレイン及びゲートがそれぞれ光起電力素子１２
のアノード及びカソードに接続され、ゲート及びソース
が抵抗Ｒ１の両端に接続され、ドレイン及びソースが各
ＭＯＳＦＥＴ１３のゲート及びソースにそれぞれ接続さ
れている。
【０００５】また、端子Ｔｃｏｍには、ＭＯＳＦＥＴ１
４及び一対のＭＯＳＦＥＴ１３の各ソースが共通接続さ
れている。なお、ＭＯＳＦＥＴは、Ｎチャネル・エンハ
ンスメント型である場合、ゲートに電圧が印加されなけ
ればドレイン電流が流れないオフ状態であり、ゲートに
正電圧が印加されると、Ｎチャネルが形成されてドレイ
ン電流が流れる（オンになる）一方、Ｎチャネル・ディ
プレッション型である場合、ゲートに電圧が印加されて
なければドレイン電流が流れるオン状態であり、ゲート
に負電圧が印加されるとドレイン電流が流れなくなる
（オフになる）。
４及び一対のＭＯＳＦＥＴ１３の各ソースが共通接続さ
れている。なお、ＭＯＳＦＥＴは、Ｎチャネル・エンハ
ンスメント型である場合、ゲートに電圧が印加されなけ
ればドレイン電流が流れないオフ状態であり、ゲートに
正電圧が印加されると、Ｎチャネルが形成されてドレイ
ン電流が流れる（オンになる）一方、Ｎチャネル・ディ
プレッション型である場合、ゲートに電圧が印加されて
なければドレイン電流が流れるオン状態であり、ゲート
に負電圧が印加されるとドレイン電流が流れなくなる
（オフになる）。
【０００６】また、図１０では、ＭＯＳＦＥＴ１３が２
チップ実装されるので、直流・交流の双方に使用可能で
あるが、ＭＯＳＦＥＴ１３を１チップにすると、ＭＯＳ
ＦＥＴ１３のダイオード特性により直流用のみしか使用
できない。次に、上記回路構成の半導体リレーの動作に
ついて説明すると、外部から両制御端子Ｔｃ間にオン制
御信号が入力されると、ＬＥＤ１１から光が照射され、
この光の照射に応じて光起電力素子１２に電力が発生す
る。
チップ実装されるので、直流・交流の双方に使用可能で
あるが、ＭＯＳＦＥＴ１３を１チップにすると、ＭＯＳ
ＦＥＴ１３のダイオード特性により直流用のみしか使用
できない。次に、上記回路構成の半導体リレーの動作に
ついて説明すると、外部から両制御端子Ｔｃ間にオン制
御信号が入力されると、ＬＥＤ１１から光が照射され、
この光の照射に応じて光起電力素子１２に電力が発生す
る。
【０００７】この電力により、光起電力素子１２のカソ
ード、抵抗Ｒ１、オン状態のＭＯＳＦＥＴ１４のソー
ス、そのドレイン及び光起電力素子１２のアノードによ
り形成される閉ループに電流が流れる。この電流によ
り、抵抗Ｒ１に電圧が発生してＭＯＳＦＥＴ１４がオフ
になる。なお、抵抗Ｒ１に発生する電圧は、オン制御信
号に応じたものであるから、ＭＯＳＦＥＴ１４のスレッ
ショルド電圧を越えるものとなる。
ード、抵抗Ｒ１、オン状態のＭＯＳＦＥＴ１４のソー
ス、そのドレイン及び光起電力素子１２のアノードによ
り形成される閉ループに電流が流れる。この電流によ
り、抵抗Ｒ１に電圧が発生してＭＯＳＦＥＴ１４がオフ
になる。なお、抵抗Ｒ１に発生する電圧は、オン制御信
号に応じたものであるから、ＭＯＳＦＥＴ１４のスレッ
ショルド電圧を越えるものとなる。
【０００８】ＭＯＳＦＥＴ１４がオフになると、各ＭＯ
ＳＦＥＴ１３は、ゲート・ソース間が光起電力素子１２
からの電流により充電され、この充電による電圧が自己
のスレッショルド電圧を越えるとオンになり、これによ
り、両スイッチ端子Ｔｓｗ間の接続が行われる。一方、
ＭＯＳＦＥＴ１４のドレイン・ソース間を介して抵抗Ｒ
１に電流が僅かに流れてバイアス電圧が生じ、これによ
り、ＭＯＳＦＥＴ１４は高インピーダンス状態に保持さ
れる。なお、抵抗Ｒ１を流れる電流が僅かでも、抵抗Ｒ
１の値を上げれば、ＭＯＳＦＥＴ１４がオフ状態を保持
するのに十分なバイアス電圧が得られる。
ＳＦＥＴ１３は、ゲート・ソース間が光起電力素子１２
からの電流により充電され、この充電による電圧が自己
のスレッショルド電圧を越えるとオンになり、これによ
り、両スイッチ端子Ｔｓｗ間の接続が行われる。一方、
ＭＯＳＦＥＴ１４のドレイン・ソース間を介して抵抗Ｒ
１に電流が僅かに流れてバイアス電圧が生じ、これによ
り、ＭＯＳＦＥＴ１４は高インピーダンス状態に保持さ
れる。なお、抵抗Ｒ１を流れる電流が僅かでも、抵抗Ｒ
１の値を上げれば、ＭＯＳＦＥＴ１４がオフ状態を保持
するのに十分なバイアス電圧が得られる。
【０００９】この後、両制御端子Ｔｃ間へのオン制御信
号の入力がなくなると、ＬＥＤ１１から光が照射されな
くなり、光起電力素子１２に電力が発生しなくなる。こ
の電力の発生停止により、ＭＯＳＦＥＴ１４は、ゲート
・ソース間の電圧が下がりオンになる。ＭＯＳＦＥＴ１
４がオンになると、各ＭＯＳＦＥＴ１３は、ゲート・ソ
ースが短絡され、これらの間に蓄積されていた電荷が急
速に放電されてオフになり、これにより、両スイッチ端
子Ｔｓｗ間が遮断される。
号の入力がなくなると、ＬＥＤ１１から光が照射されな
くなり、光起電力素子１２に電力が発生しなくなる。こ
の電力の発生停止により、ＭＯＳＦＥＴ１４は、ゲート
・ソース間の電圧が下がりオンになる。ＭＯＳＦＥＴ１
４がオンになると、各ＭＯＳＦＥＴ１３は、ゲート・ソ
ースが短絡され、これらの間に蓄積されていた電荷が急
速に放電されてオフになり、これにより、両スイッチ端
子Ｔｓｗ間が遮断される。
【００１０】以上のように、外部信号に応じて一対のス
イッチ端子Ｔｓｗ間の接続／遮断が行われる。なお、特
開平４−３５５９７７号公報には、一体に構成されたリ
ードフレーム上に発光素子と受光素子（光起電力素子）
をマウントした後、これらのいずれか一方がマウントさ
れた部分を折り曲げて発光素子と受光素子とを対向させ
た半導体装置が開示されている。
イッチ端子Ｔｓｗ間の接続／遮断が行われる。なお、特
開平４−３５５９７７号公報には、一体に構成されたリ
ードフレーム上に発光素子と受光素子（光起電力素子）
をマウントした後、これらのいずれか一方がマウントさ
れた部分を折り曲げて発光素子と受光素子とを対向させ
た半導体装置が開示されている。
【００１１】また、特開平６−２８３７５１号公報に
は、フィルム基材を発光部領域と受光部領域との間で屈
曲させて、発光素子と受光素子とを対向させた光半導体
装置が開示されている。
は、フィルム基材を発光部領域と受光部領域との間で屈
曲させて、発光素子と受光素子とを対向させた光半導体
装置が開示されている。
【００１２】
【発明が解決しようとする課題】図９に示した半導体リ
レーの構造では、２つのリードフレームに各素子が実装
されており、またそれぞれのリードフレームが対抗配置
されるので、小型化が難しく工程が複雑であった。すな
わち、各リードフレームに素子を実装しなければなら
ず、また２つのリードフレームを対向配置させる必要が
あるために工程が複雑で、半導体リレーを小型化する場
合、対向配置の位置合わせの工程がさらに複雑乃至困難
となるなどの問題があった。
レーの構造では、２つのリードフレームに各素子が実装
されており、またそれぞれのリードフレームが対抗配置
されるので、小型化が難しく工程が複雑であった。すな
わち、各リードフレームに素子を実装しなければなら
ず、また２つのリードフレームを対向配置させる必要が
あるために工程が複雑で、半導体リレーを小型化する場
合、対向配置の位置合わせの工程がさらに複雑乃至困難
となるなどの問題があった。
【００１３】本発明は、上記事情に鑑みてなされたもの
であり、従来よりも実装工程が容易で、発光素子と光起
電力素子との光結合のための位置合わせの工程が容易と
なって小型化が容易となる半導体リレーを提供すること
を目的とする。
であり、従来よりも実装工程が容易で、発光素子と光起
電力素子との光結合のための位置合わせの工程が容易と
なって小型化が容易となる半導体リレーを提供すること
を目的とする。
【００１４】
【課題を解決するための手段】上記課題を解決するため
の本発明は、外部信号に応じて光の照射を行う発光素子
と、前記光の照射に応じて電力を発生させる光起電力素
子と、前記電力に応じてオン／オフになるＭＯＳＦＥＴ
と、前記発光素子、光起電力素子及びＭＯＳＦＥＴが実
装され、前記発光素子と前記光起電力素子とが光結合可
能に折り曲げられてなるフレキシブル基板とを備えたも
のである。
の本発明は、外部信号に応じて光の照射を行う発光素子
と、前記光の照射に応じて電力を発生させる光起電力素
子と、前記電力に応じてオン／オフになるＭＯＳＦＥＴ
と、前記発光素子、光起電力素子及びＭＯＳＦＥＴが実
装され、前記発光素子と前記光起電力素子とが光結合可
能に折り曲げられてなるフレキシブル基板とを備えたも
のである。
【００１５】この構造では、一枚のフレキシブル基板に
発光素子、光起電力素子及びＭＯＳＦＥＴが実装される
ので、従来よりも実装工程が容易になるとともに、フレ
キシブル基板を折り曲げることで、発光素子と光起電力
素子とが光結合可能になるので、これらの位置合わせの
工程が容易になって小型化が容易となる。なお、前記フ
レキシブル基板は、前記光起電力素子の実装面に貫通孔
を有し、この貫通孔を介して前記発光素子と前記光起電
力素子とが光結合可能に折り曲げられてなるものでもよ
い。この構造によれば、従来よりも実装工程が容易にな
るとともに、発光素子と光起電力素子との光結合のため
の位置合わせの工程が容易になって小型化が容易とな
る。
発光素子、光起電力素子及びＭＯＳＦＥＴが実装される
ので、従来よりも実装工程が容易になるとともに、フレ
キシブル基板を折り曲げることで、発光素子と光起電力
素子とが光結合可能になるので、これらの位置合わせの
工程が容易になって小型化が容易となる。なお、前記フ
レキシブル基板は、前記光起電力素子の実装面に貫通孔
を有し、この貫通孔を介して前記発光素子と前記光起電
力素子とが光結合可能に折り曲げられてなるものでもよ
い。この構造によれば、従来よりも実装工程が容易にな
るとともに、発光素子と光起電力素子との光結合のため
の位置合わせの工程が容易になって小型化が容易とな
る。
【００１６】また、前記フレキシブル基板に実装される
光反射用の反射板をさらに備え、前記フレキシブル基板
は、前記光起電力素子と前記反射板とが対向するととも
にこれら光起電力素子と反射板との間に前記発光素子が
介在するように折り曲げられてなるものでもよい。この
構造によれば、従来よりも実装工程が容易になるととも
に、発光素子と光起電力素子との光結合のための位置合
わせの工程が容易になって小型化が容易となる他、光起
電力素子は、発光素子から直接到来する光に加えて、こ
の到来光とは逆方向に伝播する光も反射板を介して受光
することが可能になるので、光起電力素子の電力発生効
率が向上するようになる。
光反射用の反射板をさらに備え、前記フレキシブル基板
は、前記光起電力素子と前記反射板とが対向するととも
にこれら光起電力素子と反射板との間に前記発光素子が
介在するように折り曲げられてなるものでもよい。この
構造によれば、従来よりも実装工程が容易になるととも
に、発光素子と光起電力素子との光結合のための位置合
わせの工程が容易になって小型化が容易となる他、光起
電力素子は、発光素子から直接到来する光に加えて、こ
の到来光とは逆方向に伝播する光も反射板を介して受光
することが可能になるので、光起電力素子の電力発生効
率が向上するようになる。
【００１７】また、前記フレキシブル基板は、前記発光
素子と前記光起電力素子とが対向するように折り曲げら
れてなるものでもよい。この構造によれば、従来よりも
実装工程が容易になるとともに、発光素子と光起電力素
子との光結合のための位置合わせの工程が容易になって
小型化が容易となる。さらに、前記フレキシブル基板
は、前記発光素子と前記光起電力素子とが光結合可能に
サイコロ状に折り曲げられてなるものでもよい。この構
造によれば、従来よりも実装工程が容易になるととも
に、発光素子と光起電力素子との光結合のための位置合
わせの工程が容易になって小型化が容易となる。
素子と前記光起電力素子とが対向するように折り曲げら
れてなるものでもよい。この構造によれば、従来よりも
実装工程が容易になるとともに、発光素子と光起電力素
子との光結合のための位置合わせの工程が容易になって
小型化が容易となる。さらに、前記フレキシブル基板
は、前記発光素子と前記光起電力素子とが光結合可能に
サイコロ状に折り曲げられてなるものでもよい。この構
造によれば、従来よりも実装工程が容易になるととも
に、発光素子と光起電力素子との光結合のための位置合
わせの工程が容易になって小型化が容易となる。
【００１８】
【発明の実施の形態】図１は、本発明の第１実施形態に
係る半導体リレーに使用されるＬＥＤ、光起電力素子、
ＭＯＳＦＥＴ及びフレキシブル基板を示す平面図で、以
下この図を用いて本発明の第１実施形態について説明す
る。第１実施形態の半導体リレーは、従来と同様に、外
部信号に応じて光の照射を行うＬＥＤ（発光素子）１１
と、このＬＥＤ１１の光の照射に応じて電力を発生させ
る光起電力素子１２と、この光起電力素子１２による電
力に応じてオン／オフになるＭＯＳＦＥＴ１３，１４と
を備えている他、図９の従来のリードフレーム１，２に
代わるものとして１枚のフレキシブル基板１０を備えて
いる。
係る半導体リレーに使用されるＬＥＤ、光起電力素子、
ＭＯＳＦＥＴ及びフレキシブル基板を示す平面図で、以
下この図を用いて本発明の第１実施形態について説明す
る。第１実施形態の半導体リレーは、従来と同様に、外
部信号に応じて光の照射を行うＬＥＤ（発光素子）１１
と、このＬＥＤ１１の光の照射に応じて電力を発生させ
る光起電力素子１２と、この光起電力素子１２による電
力に応じてオン／オフになるＭＯＳＦＥＴ１３，１４と
を備えている他、図９の従来のリードフレーム１，２に
代わるものとして１枚のフレキシブル基板１０を備えて
いる。
【００１９】このフレキシブル基板１０は、ＬＥＤ１
１、光起電力素子１２及びＭＯＳＦＥＴ１３，１４の実
装用で長方形状に形成され、光起電力素子１２の実装面
に貫通孔Ａを有し、この貫通孔Ａを介してＬＥＤ１１と
光起電力素子１２とが光結合可能となるように、破線Ｂ
１の４か所で折り曲げ可能になっている。次に、ＬＥＤ
１１、光起電力素子１２及びＭＯＳＦＥＴ１３，１４の
フレキシブル基板１０への実装手順の一例について簡単
に説明する。
１、光起電力素子１２及びＭＯＳＦＥＴ１３，１４の実
装用で長方形状に形成され、光起電力素子１２の実装面
に貫通孔Ａを有し、この貫通孔Ａを介してＬＥＤ１１と
光起電力素子１２とが光結合可能となるように、破線Ｂ
１の４か所で折り曲げ可能になっている。次に、ＬＥＤ
１１、光起電力素子１２及びＭＯＳＦＥＴ１３，１４の
フレキシブル基板１０への実装手順の一例について簡単
に説明する。
【００２０】まず、フレキシブル基板１０の上面の右側
にＬＥＤ１１を載置してダイボンドにより固定し、この
後、ＬＥＤ１１の端子をワイヤボンドによるＡｕワイヤ
３でフレキシブル基板１０のリードに電気的に接続す
る。次いで、ＩＬＢ（Inner Lead Bonding）工程で、フ
レキシブル基板１０の上面にバンプ（金属突起）４を介
して左から順番にＭＯＳＦＥＴ１３、光起電力素子１２
及びＭＯＳＦＥＴ１４の各チップを載置し、これらの各
チップの各端子（電極）をバンプ４によりフレキシブル
基板１０のリードに電気的に接続する。この後、樹脂塗
布工程で、各接続部に樹脂５を塗布する。これにより、
各接続部が保護される。
にＬＥＤ１１を載置してダイボンドにより固定し、この
後、ＬＥＤ１１の端子をワイヤボンドによるＡｕワイヤ
３でフレキシブル基板１０のリードに電気的に接続す
る。次いで、ＩＬＢ（Inner Lead Bonding）工程で、フ
レキシブル基板１０の上面にバンプ（金属突起）４を介
して左から順番にＭＯＳＦＥＴ１３、光起電力素子１２
及びＭＯＳＦＥＴ１４の各チップを載置し、これらの各
チップの各端子（電極）をバンプ４によりフレキシブル
基板１０のリードに電気的に接続する。この後、樹脂塗
布工程で、各接続部に樹脂５を塗布する。これにより、
各接続部が保護される。
【００２１】以上により、ＬＥＤ１１、光起電力素子１
２及びＭＯＳＦＥＴ１３，１４のフレキシブル基板１０
への実装が完了する。次に、この実装完了後に行われる
ＬＥＤ１１と光起電力素子１２との光結合のための位置
合わせの工程について簡単に説明すると、例えば、フレ
キシブル基板１０の右側の破線Ｂ１から順番に時計回り
に当該フレキシブル基板１０を折り曲げていく。これに
より、図２に示すように、ＬＥＤ１１と光起電力素子１
２とが貫通孔Ａを介して光結合可能に配置され、位置合
わせの工程が完了する。
２及びＭＯＳＦＥＴ１３，１４のフレキシブル基板１０
への実装が完了する。次に、この実装完了後に行われる
ＬＥＤ１１と光起電力素子１２との光結合のための位置
合わせの工程について簡単に説明すると、例えば、フレ
キシブル基板１０の右側の破線Ｂ１から順番に時計回り
に当該フレキシブル基板１０を折り曲げていく。これに
より、図２に示すように、ＬＥＤ１１と光起電力素子１
２とが貫通孔Ａを介して光結合可能に配置され、位置合
わせの工程が完了する。
【００２２】以上、第１実施形態によれば、一枚のフレ
キシブル基板１０にＬＥＤ１１、光起電力素子１２及び
ＭＯＳＦＥＴ１３，１４が実装されるので、従来よりも
実装工程を容易にすることが可能になるとともに、ＬＥ
Ｄ１１と光起電力素子１２との光結合のための位置合わ
せの工程を容易にすることが可能になって小型化を容易
にすることが可能になる。
キシブル基板１０にＬＥＤ１１、光起電力素子１２及び
ＭＯＳＦＥＴ１３，１４が実装されるので、従来よりも
実装工程を容易にすることが可能になるとともに、ＬＥ
Ｄ１１と光起電力素子１２との光結合のための位置合わ
せの工程を容易にすることが可能になって小型化を容易
にすることが可能になる。
【００２３】図３は、本発明の第２実施形態に係る半導
体リレーに使用されるＬＥＤ、光起電力素子、ＭＯＳＦ
ＥＴ及びフレキシブル基板等を示す平面図で、以下この
図を用いて本発明の第２実施形態について説明する。第
２実施形態の半導体リレーは、第１実施形態と同様に、
ＬＥＤ１１、光起電力素子１２及びＭＯＳＦＥＴ１３，
１４を備えている他、第１実施形態とは異なる部材とし
て光反射用の反射板１５とフレキシブル基板２０とを備
えている。
体リレーに使用されるＬＥＤ、光起電力素子、ＭＯＳＦ
ＥＴ及びフレキシブル基板等を示す平面図で、以下この
図を用いて本発明の第２実施形態について説明する。第
２実施形態の半導体リレーは、第１実施形態と同様に、
ＬＥＤ１１、光起電力素子１２及びＭＯＳＦＥＴ１３，
１４を備えている他、第１実施形態とは異なる部材とし
て光反射用の反射板１５とフレキシブル基板２０とを備
えている。
【００２４】このフレキシブル基板２０は、ＬＥＤ１
１、光起電力素子１２、ＭＯＳＦＥＴ１３，１４及び反
射板１５の実装用で十字状に形成され、光起電力素子１
２と反射板１５とが対向するとともにこれら光起電力素
子１２と反射板１５との間にＬＥＤ１１が介在するよう
に、Ｂ２線の４か所でサイコロ状に折り曲げ可能になっ
ている。
１、光起電力素子１２、ＭＯＳＦＥＴ１３，１４及び反
射板１５の実装用で十字状に形成され、光起電力素子１
２と反射板１５とが対向するとともにこれら光起電力素
子１２と反射板１５との間にＬＥＤ１１が介在するよう
に、Ｂ２線の４か所でサイコロ状に折り曲げ可能になっ
ている。
【００２５】次に、ＬＥＤ１１、光起電力素子１２、Ｍ
ＯＳＦＥＴ１３，１４及び反射板１５のフレキシブル基
板２０への実装について説明すると、まず、ＬＥＤ１
１、光起電力素子１２、ＭＯＳＦＥＴ１３，１４及び反
射板１５の全てをダイボンドによりフレキシブル基板２
０に固定する。この後、ＬＥＤ１１、光起電力素子１２
及びＭＯＳＦＥＴ１３，１４の各端子をワイヤボンドに
よるＡｕワイヤ３でフレキシブル基板２０のリードに電
気的に接続する。これにより実装が完了する。
ＯＳＦＥＴ１３，１４及び反射板１５のフレキシブル基
板２０への実装について説明すると、まず、ＬＥＤ１
１、光起電力素子１２、ＭＯＳＦＥＴ１３，１４及び反
射板１５の全てをダイボンドによりフレキシブル基板２
０に固定する。この後、ＬＥＤ１１、光起電力素子１２
及びＭＯＳＦＥＴ１３，１４の各端子をワイヤボンドに
よるＡｕワイヤ３でフレキシブル基板２０のリードに電
気的に接続する。これにより実装が完了する。
【００２６】次に、この実装完了後に行われるＬＥＤ１
１と光起電力素子１２との光結合のための位置合わせの
工程例について簡単に説明すると、まず、フレキシブル
基板２０の上側の部分をＢ２線で谷折にして中央の部材
に対して立設させる。次いでこれと同様に、フレキシブ
ル基板２０の左右及び下側の部材をそれぞれＢ２線で谷
折にして中央の部材に対して立設させる。これにより、
図４に示すように、ＬＥＤ１１と光起電力素子１２とが
光結合可能に配置され、位置合わせの工程が完了する。
１と光起電力素子１２との光結合のための位置合わせの
工程例について簡単に説明すると、まず、フレキシブル
基板２０の上側の部分をＢ２線で谷折にして中央の部材
に対して立設させる。次いでこれと同様に、フレキシブ
ル基板２０の左右及び下側の部材をそれぞれＢ２線で谷
折にして中央の部材に対して立設させる。これにより、
図４に示すように、ＬＥＤ１１と光起電力素子１２とが
光結合可能に配置され、位置合わせの工程が完了する。
【００２７】以上、第２実施形態によれば、従来よりも
実装工程を容易にすることが可能になるとともに、ＬＥ
Ｄ１１と光起電力素子１２との光結合のための位置合わ
せの工程を容易にすることが可能になって小型化を容易
にすることが可能になる。また、第２実施形態によれ
ば、光起電力素子１２は、ＬＥＤ１１から直接到来する
光に加えて、この到来光とは逆方向に伝播する光も反射
板１５を介して受光することが可能となるので、光起電
力素子１２の電力発生効率を向上させることが可能にな
る。
実装工程を容易にすることが可能になるとともに、ＬＥ
Ｄ１１と光起電力素子１２との光結合のための位置合わ
せの工程を容易にすることが可能になって小型化を容易
にすることが可能になる。また、第２実施形態によれ
ば、光起電力素子１２は、ＬＥＤ１１から直接到来する
光に加えて、この到来光とは逆方向に伝播する光も反射
板１５を介して受光することが可能となるので、光起電
力素子１２の電力発生効率を向上させることが可能にな
る。
【００２８】図５は、本発明の第３実施形態に係る半導
体リレーに使用されるＬＥＤ、光起電力素子、ＭＯＳＦ
ＥＴ及びフレキシブル基板を示す平面図で、以下この図
を用いて本発明の第３実施形態について説明する。第３
実施形態の半導体リレーは、第１実施形態と同様に、Ｌ
ＥＤ１１、光起電力素子１２及びＭＯＳＦＥＴ１３，１
４を備えている他、第１実施形態とは異なる部材として
フレキシブル基板３０を備えている。
体リレーに使用されるＬＥＤ、光起電力素子、ＭＯＳＦ
ＥＴ及びフレキシブル基板を示す平面図で、以下この図
を用いて本発明の第３実施形態について説明する。第３
実施形態の半導体リレーは、第１実施形態と同様に、Ｌ
ＥＤ１１、光起電力素子１２及びＭＯＳＦＥＴ１３，１
４を備えている他、第１実施形態とは異なる部材として
フレキシブル基板３０を備えている。
【００２９】このフレキシブル基板３０は、ＬＥＤ１
１、光起電力素子１２及びＭＯＳＦＥＴ１３，１４の実
装用で長方形状に形成され、ＬＥＤ１１と光起電力素子
１２とが対向するように破線Ｂ３の２か所で折り曲げ可
能になっている。次に、ＬＥＤ１１、光起電力素子１２
及びＭＯＳＦＥＴ１３，１４のフレキシブル基板３０へ
の実装手順の一例について簡単に説明する。
１、光起電力素子１２及びＭＯＳＦＥＴ１３，１４の実
装用で長方形状に形成され、ＬＥＤ１１と光起電力素子
１２とが対向するように破線Ｂ３の２か所で折り曲げ可
能になっている。次に、ＬＥＤ１１、光起電力素子１２
及びＭＯＳＦＥＴ１３，１４のフレキシブル基板３０へ
の実装手順の一例について簡単に説明する。
【００３０】まず、フレキシブル基板３０の上面の所定
位置にＬＥＤ１１及び光起電力素子１２を載置してダイ
ボンドにより固定し、この後、ＬＥＤ１１及び光起電力
素子１２の各端子をワイヤボンドによるＡｕワイヤ３で
フレキシブル基板３０のリードに電気的に接続する。次
いで、ＩＬＢ工程で、フレキシブル基板３０の上面の所
定位置にバンプ４を介してＭＯＳＦＥＴ１３，１４の各
チップを載置し、これらの各チップの各端子をバンプ４
によりフレキシブル基板３０のリードに電気的に接続す
る。この後、樹脂塗布工程で、各接続部に樹脂５を塗布
する。
位置にＬＥＤ１１及び光起電力素子１２を載置してダイ
ボンドにより固定し、この後、ＬＥＤ１１及び光起電力
素子１２の各端子をワイヤボンドによるＡｕワイヤ３で
フレキシブル基板３０のリードに電気的に接続する。次
いで、ＩＬＢ工程で、フレキシブル基板３０の上面の所
定位置にバンプ４を介してＭＯＳＦＥＴ１３，１４の各
チップを載置し、これらの各チップの各端子をバンプ４
によりフレキシブル基板３０のリードに電気的に接続す
る。この後、樹脂塗布工程で、各接続部に樹脂５を塗布
する。
【００３１】以上により、ＬＥＤ１１、光起電力素子１
２及びＭＯＳＦＥＴ１３，１４のフレキシブル基板３０
への実装が完了する。次に、この実装完了後に行われる
ＬＥＤ１１と光起電力素子１２との光結合のための位置
合わせの工程について簡単に説明すると、例えば、フレ
キシブル基板３０の右側の破線Ｂ３から順番に反時計回
りに当該フレキシブル基板３０を折り曲げていく。これ
により、図６に示すように、ＬＥＤ１１と光起電力素子
１２とが光結合可能に配置され、位置合わせの工程が完
了する。
２及びＭＯＳＦＥＴ１３，１４のフレキシブル基板３０
への実装が完了する。次に、この実装完了後に行われる
ＬＥＤ１１と光起電力素子１２との光結合のための位置
合わせの工程について簡単に説明すると、例えば、フレ
キシブル基板３０の右側の破線Ｂ３から順番に反時計回
りに当該フレキシブル基板３０を折り曲げていく。これ
により、図６に示すように、ＬＥＤ１１と光起電力素子
１２とが光結合可能に配置され、位置合わせの工程が完
了する。
【００３２】以上、第３実施形態によれば、従来よりも
実装工程を容易にすることが可能になるとともに、ＬＥ
Ｄ１１と光起電力素子１２との光結合のための位置合わ
せの工程を容易にすることが可能になって小型化を容易
にすることが可能になる。図７は、本発明の第４実施形
態に係る半導体リレーに使用されるＬＥＤ、光起電力素
子、ＭＯＳＦＥＴ及びフレキシブル基板を示す平面図
で、以下この図を用いて本発明の第４実施形態について
説明する。
実装工程を容易にすることが可能になるとともに、ＬＥ
Ｄ１１と光起電力素子１２との光結合のための位置合わ
せの工程を容易にすることが可能になって小型化を容易
にすることが可能になる。図７は、本発明の第４実施形
態に係る半導体リレーに使用されるＬＥＤ、光起電力素
子、ＭＯＳＦＥＴ及びフレキシブル基板を示す平面図
で、以下この図を用いて本発明の第４実施形態について
説明する。
【００３３】第４実施形態の半導体リレーは、第１実施
形態と同様に、ＬＥＤ１１、光起電力素子１２及びＭＯ
ＳＦＥＴ１３，１４を備えている他、第１実施形態とは
異なる部材としてフレキシブル基板４０を備えている。
このフレキシブル基板４０は、ＬＥＤ１１、光起電力素
子１２及びＭＯＳＦＥＴ１３，１４の実装用でＴ字状に
形成され、ＬＥＤ１１と光起電力素子１２とが光結合可
能にＢ４線の３か所でサイコロ状に折り曲げ可能になっ
ている。
形態と同様に、ＬＥＤ１１、光起電力素子１２及びＭＯ
ＳＦＥＴ１３，１４を備えている他、第１実施形態とは
異なる部材としてフレキシブル基板４０を備えている。
このフレキシブル基板４０は、ＬＥＤ１１、光起電力素
子１２及びＭＯＳＦＥＴ１３，１４の実装用でＴ字状に
形成され、ＬＥＤ１１と光起電力素子１２とが光結合可
能にＢ４線の３か所でサイコロ状に折り曲げ可能になっ
ている。
【００３４】次に、ＬＥＤ１１、光起電力素子１２及び
ＭＯＳＦＥＴ１３，１４のフレキシブル基板４０への実
装手順について簡単に説明すると、まず、ＬＥＤ１１、
光起電力素子１２及びＭＯＳＦＥＴ１３，１４の各チッ
プをフレキシブル基板４０の所定位置に載置してダイボ
ンドにより固定し、次いで、各チップの各端子をワイヤ
ボンドによるＡｕワイヤ３でフレキシブル基板４０のリ
ードに電気的に接続する。これにより、各チップのフレ
キシブル基板４０への実装が完了する。
ＭＯＳＦＥＴ１３，１４のフレキシブル基板４０への実
装手順について簡単に説明すると、まず、ＬＥＤ１１、
光起電力素子１２及びＭＯＳＦＥＴ１３，１４の各チッ
プをフレキシブル基板４０の所定位置に載置してダイボ
ンドにより固定し、次いで、各チップの各端子をワイヤ
ボンドによるＡｕワイヤ３でフレキシブル基板４０のリ
ードに電気的に接続する。これにより、各チップのフレ
キシブル基板４０への実装が完了する。
【００３５】次に、この実装完了後に行われるＬＥＤ１
１と光起電力素子１２との光結合のための位置合わせの
工程例について簡単に説明すると、第２実施形態と同様
に、フレキシブル基板４０の上及び左右側の部分をそれ
ぞれＢ４線で谷折にして中央の部材に対して立設させ
る。これにより、図８に示すように、ＬＥＤ１１と光起
電力素子１２とが光結合可能に配置され、位置合わせの
工程が完了する。
１と光起電力素子１２との光結合のための位置合わせの
工程例について簡単に説明すると、第２実施形態と同様
に、フレキシブル基板４０の上及び左右側の部分をそれ
ぞれＢ４線で谷折にして中央の部材に対して立設させ
る。これにより、図８に示すように、ＬＥＤ１１と光起
電力素子１２とが光結合可能に配置され、位置合わせの
工程が完了する。
【００３６】以上、第４実施形態によれば、従来よりも
実装工程を容易にすることが可能になるとともに、ＬＥ
Ｄ１１と光起電力素子１２との光結合のための位置合わ
せの工程を容易にすることが可能になって小型化を容易
にすることが可能になる。なお、上記第１〜第４実施形
態では、ＬＥＤ１１は、ダイボンド及びワイヤボンドに
よってフレキシブル基板に実装されるが、横向き実装用
のワイヤボンドレスタイプのものでもよい。また、全素
子に対して実装法を統一すれば実装工程がさらに容易と
なる。
実装工程を容易にすることが可能になるとともに、ＬＥ
Ｄ１１と光起電力素子１２との光結合のための位置合わ
せの工程を容易にすることが可能になって小型化を容易
にすることが可能になる。なお、上記第１〜第４実施形
態では、ＬＥＤ１１は、ダイボンド及びワイヤボンドに
よってフレキシブル基板に実装されるが、横向き実装用
のワイヤボンドレスタイプのものでもよい。また、全素
子に対して実装法を統一すれば実装工程がさらに容易と
なる。
【００３７】また、上記第２及び第４実施形態のサイコ
ロ状に折り曲げられるフレキシブル基板では、各面に１
素子実装される構造になっているが、これに限らず、１
面に複数の素子を実装してもかまわない。例えば、上記
実施形態では説明を省略したが、図１０の抵抗Ｒ１をＭ
ＯＳＦＥＴ１４と同一の面に実装するようにしてもよ
い。
ロ状に折り曲げられるフレキシブル基板では、各面に１
素子実装される構造になっているが、これに限らず、１
面に複数の素子を実装してもかまわない。例えば、上記
実施形態では説明を省略したが、図１０の抵抗Ｒ１をＭ
ＯＳＦＥＴ１４と同一の面に実装するようにしてもよ
い。
【００３８】さらに、上記第１〜第４実施形態では、直
流用に特化してＭＯＳＦＥＴ１３が１チップ実装される
構造になっているが、これに限らず、図１０の回路と同
様にＭＯＳＦＥＴ１３が２チップ実装される構造でもよ
い。すなわち、第１実施形態の場合には、例えば、図２
に示した構造のフレキシブル基板に対して、折り曲げ可
能の基板部材を図２の紙面に対して正面側乃至背面側に
位置するように追加して図１０の回路になるようにすれ
ばよい。
流用に特化してＭＯＳＦＥＴ１３が１チップ実装される
構造になっているが、これに限らず、図１０の回路と同
様にＭＯＳＦＥＴ１３が２チップ実装される構造でもよ
い。すなわち、第１実施形態の場合には、例えば、図２
に示した構造のフレキシブル基板に対して、折り曲げ可
能の基板部材を図２の紙面に対して正面側乃至背面側に
位置するように追加して図１０の回路になるようにすれ
ばよい。
【００３９】また、第２実施形態の場合には、例えば、
図４に示した構造のフレキシブル基板に対して、折り曲
げ可能の基板部材を図４の紙面に対して正面側に位置す
るように追加して図１０の回路になるようにすればよ
い。この場合、ＬＥＤ１１に対向する位置に光起電力素
子１２が位置するようにしてもよい。また、第３実施形
態の場合には、例えば、図６に示した構造のフレキシブ
ル基板に対して、ＭＯＳＦＥＴ１３の左方に基板部材を
追加して図１０の回路になるようにすればよい。
図４に示した構造のフレキシブル基板に対して、折り曲
げ可能の基板部材を図４の紙面に対して正面側に位置す
るように追加して図１０の回路になるようにすればよ
い。この場合、ＬＥＤ１１に対向する位置に光起電力素
子１２が位置するようにしてもよい。また、第３実施形
態の場合には、例えば、図６に示した構造のフレキシブ
ル基板に対して、ＭＯＳＦＥＴ１３の左方に基板部材を
追加して図１０の回路になるようにすればよい。
【００４０】さらに、第４実施形態の場合には、例え
ば、図７に示した構造のフレキシブル基板を図３と同様
の十字状にすればよい。なお、上記第１〜第４実施形態
の構成では、接続乃至遮断が行われるスイッチ端子は、
図１０の例えば下側のＭＯＳＦＥＴ１３が省略されたも
のであると考えると、上側のスイッチ端子Ｔｓｗと下側
の端子Ｔｃｏｍとなる。
ば、図７に示した構造のフレキシブル基板を図３と同様
の十字状にすればよい。なお、上記第１〜第４実施形態
の構成では、接続乃至遮断が行われるスイッチ端子は、
図１０の例えば下側のＭＯＳＦＥＴ１３が省略されたも
のであると考えると、上側のスイッチ端子Ｔｓｗと下側
の端子Ｔｃｏｍとなる。
【００４１】
【発明の効果】以上のことから明らかなように、請求項
１、２、４及び５記載の発明によれば、従来よりも実装
工程を容易にすることが可能になるとともに、発光素子
と光起電力素子との光結合のための位置合わせの工程を
容易にすることが可能になって小型化を容易にすること
が可能になる。
１、２、４及び５記載の発明によれば、従来よりも実装
工程を容易にすることが可能になるとともに、発光素子
と光起電力素子との光結合のための位置合わせの工程を
容易にすることが可能になって小型化を容易にすること
が可能になる。
【００４２】請求項３記載の発明によれば、発光素子と
光起電力素子との光結合のための位置合わせの工程を容
易にすることが可能になって小型化を容易にすることが
可能になる他、光起電力素子の電力発生効率を向上させ
ることが可能になる。
光起電力素子との光結合のための位置合わせの工程を容
易にすることが可能になって小型化を容易にすることが
可能になる他、光起電力素子の電力発生効率を向上させ
ることが可能になる。
【図１】本発明の第１実施形態に係る半導体リレーに使
用されるＬＥＤ、光起電力素子、ＭＯＳＦＥＴ及びフレ
キシブル基板を示す平面図である。
用されるＬＥＤ、光起電力素子、ＭＯＳＦＥＴ及びフレ
キシブル基板を示す平面図である。
【図２】図１のフレキシブル基板の折り曲げ後の様子を
示す平面図である。
示す平面図である。
【図３】本発明の第２実施形態に係る半導体リレーに使
用されるＬＥＤ、光起電力素子、ＭＯＳＦＥＴ及びフレ
キシブル基板等を示す平面図である。
用されるＬＥＤ、光起電力素子、ＭＯＳＦＥＴ及びフレ
キシブル基板等を示す平面図である。
【図４】図３のフレキシブル基板の折り曲げ後の様子を
示す平面図である。
示す平面図である。
【図５】本発明の第３実施形態に係る半導体リレーに使
用されるＬＥＤ、光起電力素子、ＭＯＳＦＥＴ及びフレ
キシブル基板を示す平面図である。
用されるＬＥＤ、光起電力素子、ＭＯＳＦＥＴ及びフレ
キシブル基板を示す平面図である。
【図６】図５のフレキシブル基板の折り曲げ後の様子を
示す平面図である。
示す平面図である。
【図７】本発明の第４実施形態に係る半導体リレーに使
用されるＬＥＤ、光起電力素子、ＭＯＳＦＥＴ及びフレ
キシブル基板を示す平面図である。
用されるＬＥＤ、光起電力素子、ＭＯＳＦＥＴ及びフレ
キシブル基板を示す平面図である。
【図８】図７のフレキシブル基板の折り曲げ後の様子を
示す平面図である。
示す平面図である。
【図９】従来の半導体リレーの内部構造を示す図であ
る。
る。
【図１０】図９の半導体リレーの回路例を示す図であ
る。
る。
１０，２０，３０，４０ フレキシブル基板 １１ ＬＥＤ １２ 光起電力素子 １３，１４ ＭＯＳＦＥＴ １５ 反射板 Ａ 貫通孔
Claims (5)
- 【請求項１】 外部信号に応じて光の照射を行う発光素
子と、 前記光の照射に応じて電力を発生させる光起電力素子
と、 前記電力に応じてオン／オフになるＭＯＳＦＥＴと、 前記発光素子、光起電力素子及びＭＯＳＦＥＴが実装さ
れ、前記発光素子と前記光起電力素子とが光結合可能に
折り曲げられてなるフレキシブル基板とを備えたことを
特徴とする半導体リレー。 - 【請求項２】 前記フレキシブル基板は、前記光起電力
素子の実装面に貫通孔を有し、この貫通孔を介して前記
発光素子と前記光起電力素子とが光結合可能に折り曲げ
られてなることを特徴とする請求項１記載の半導体リレ
ー。 - 【請求項３】 前記フレキシブル基板に実装される光反
射用の反射板をさらに備え、前記フレキシブル基板は、
前記光起電力素子と前記反射板とが対向するとともにこ
れら光起電力素子と反射板との間に前記発光素子が介在
するように折り曲げられてなることを特徴とする請求項
１記載の半導体リレー。 - 【請求項４】 前記フレキシブル基板は、前記発光素子
と前記光起電力素子とが対向するように折り曲げられて
なることを特徴とする請求項１記載の半導体リレー。 - 【請求項５】 前記フレキシブル基板は、前記発光素子
と前記光起電力素子とが光結合可能にサイコロ状に折り
曲げられてなることを特徴とする請求項１記載の半導体
リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7864298A JPH11274548A (ja) | 1998-03-26 | 1998-03-26 | 半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7864298A JPH11274548A (ja) | 1998-03-26 | 1998-03-26 | 半導体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274548A true JPH11274548A (ja) | 1999-10-08 |
Family
ID=13667530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7864298A Withdrawn JPH11274548A (ja) | 1998-03-26 | 1998-03-26 | 半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11274548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351630A (ja) * | 2005-06-13 | 2006-12-28 | Aoi Electronics Co Ltd | 光検出半導体装置およびその製造方法 |
-
1998
- 1998-03-26 JP JP7864298A patent/JPH11274548A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351630A (ja) * | 2005-06-13 | 2006-12-28 | Aoi Electronics Co Ltd | 光検出半導体装置およびその製造方法 |
| JP4694276B2 (ja) * | 2005-06-13 | 2011-06-08 | アオイ電子株式会社 | 光検出半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI539561B (zh) | 半導體裝置 | |
| US6791172B2 (en) | Power semiconductor device manufactured using a chip-size package | |
| US10504823B2 (en) | Power semiconductor device with small contact footprint and the preparation method | |
| JP2002057282A (ja) | 半導体装置およびそれを用いたインバータ回路 | |
| JPH11274548A (ja) | 半導体リレー | |
| JPH10270805A (ja) | 半導体レーザ装置 | |
| US6201263B1 (en) | Semiconductor device | |
| JP3242476B2 (ja) | 光半導体装置 | |
| JP3505986B2 (ja) | 半導体リレー | |
| JPH05268042A (ja) | ソリッドステートリレー | |
| JP4337237B2 (ja) | 半導体リレー | |
| JP3415369B2 (ja) | 光結合型リレー装置 | |
| TWI551045B (zh) | 光繼電器 | |
| JPH11163392A (ja) | 半導体リレー | |
| JP2002359392A (ja) | 半導体リレー | |
| JP3622460B2 (ja) | 半導体リレー | |
| JPH11274549A (ja) | 半導体リレー | |
| EP1357594A1 (en) | Power semiconductor device manufactured using a chip-size package | |
| JPH11163394A (ja) | 半導体リレー | |
| JPH06837Y2 (ja) | 固体素子リレ− | |
| JPH0645357U (ja) | 光電気的に隔絶された固体リレー | |
| JPH1126805A (ja) | 光結合型半導体リレー | |
| JP2002359393A (ja) | 半導体リレー | |
| JP2011166077A (ja) | 半導体リレー | |
| JPH11284221A (ja) | 半導体リレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |