WO2022030375A1 - 半導体リレーモジュール - Google Patents

半導体リレーモジュール Download PDF

Info

Publication number
WO2022030375A1
WO2022030375A1 PCT/JP2021/028262 JP2021028262W WO2022030375A1 WO 2022030375 A1 WO2022030375 A1 WO 2022030375A1 JP 2021028262 W JP2021028262 W JP 2021028262W WO 2022030375 A1 WO2022030375 A1 WO 2022030375A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor relay
mosfet
output
housing
emitting element
Prior art date
Application number
PCT/JP2021/028262
Other languages
English (en)
French (fr)
Inventor
大祐 北原
直樹 牛山
真祐 高
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021120201A external-priority patent/JP2022031157A/ja
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to EP21854522.6A priority Critical patent/EP4195300A4/en
Priority to CN202180059073.6A priority patent/CN116235304A/zh
Priority to US18/001,861 priority patent/US20230335666A1/en
Publication of WO2022030375A1 publication Critical patent/WO2022030375A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Definitions

  • This disclosure relates to a semiconductor relay module.
  • Patent Document 1 an output circuit composed of a light receiving device, a gate charging / discharging circuit, and a MOS type field effect transistor (Metal Oxide Semiconductor Field Effect Transistor; hereinafter referred to as MOSFET) for one light emitting element.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • Patent Document 2 discloses a semiconductor relay module in which two sets of semiconductor relays are integrated in one package. Each of the semiconductor relays is provided with one light emitting element, one light receiving device, and one output circuit. Further, the semiconductor relay module includes a pair of output terminals and a common external input terminal drawn out from the connection point of each output circuit to the outside of the package.
  • the semiconductor relay module includes a first semiconductor relay, a second semiconductor relay, a housing covering the first semiconductor relay and the second semiconductor relay, and a first input terminal exposed from the housing.
  • the housing is covered with a second input terminal exposed from the housing, a first output terminal exposed from the housing, a second output terminal exposed from the housing, and a third input terminal exposed from the housing.
  • the first semiconductor relay includes an input connection line and an output connection line coated on the housing, and the first semiconductor relay has a first light emitting element and a first light receiving device that receives an optical signal of the first light emitting element.
  • a first MOS type field effect transistor that opens and closes between the first optical coupling unit and the first output end of the first semiconductor relay and the second output end of the first semiconductor relay according to the output signal of the first light receiving device.
  • the second semiconductor relay has a first switching unit having a (PWM), and the second semiconductor relay has a second optical coupling unit having a second light emitting element and a second light receiving device that receives an optical signal of the second light emitting element.
  • a second switching unit having a second MOSFET that opens and closes between the first output end of the second semiconductor relay and the second output end of the second semiconductor relay according to the output signal of the second light receiving device.
  • the first input terminal is connected to the anode of the first light emitting element
  • the second input terminal is connected to the cathode of the second light emitting element, and the first light emitting of the first semiconductor relay.
  • the cathode of the element and the anode of the second light emitting element of the second semiconductor relay are connected via the input connection line
  • the first output terminal is connected to the first output end of the first semiconductor relay.
  • the second output terminal is connected to the second output end of the second semiconductor relay, and the second output end of the first semiconductor relay and the first output end of the second semiconductor relay are the outputs. It is connected via a connection line, and the third input terminal is connected to the input connection line.
  • a plurality of semiconductor relays can be independently inspected, and the withstand voltage between the output terminals can be increased.
  • FIG. It is a perspective view of the semiconductor relay module which concerns on Embodiment 1.
  • FIG. It is a top view of the semiconductor relay module which concerns on Embodiment 1.
  • FIG. It is a side view of the semiconductor relay module which concerns on Embodiment 1.
  • FIG. It is a circuit diagram of the semiconductor relay module which concerns on Embodiment 1.
  • FIG. It is a top view of the semiconductor relay module when inspecting the first semiconductor relay. It is a top view of the semiconductor relay module when inspecting the second semiconductor relay. It is a figure which shows a part of the manufacturing process of a semiconductor relay module. It is a figure which shows a part of another manufacturing process of a semiconductor relay module. It is a top view of the semiconductor relay module manufactured through the process shown in FIG.
  • FIG. It is a circuit diagram of a semiconductor relay module for comparison. It is a top view of the semiconductor relay module which concerns on modification 1.
  • FIG. It is a top view of the semiconductor relay module which concerns on modification 2.
  • FIG. It is a perspective view of the semiconductor relay module which concerns on modification 3.
  • FIG. It is a top view of the semiconductor relay module which concerns on modification 3.
  • FIG. It is a top view of the semiconductor relay module which concerns on Embodiment 2.
  • FIG. It is a top view of the semiconductor relay module which concerns on modification 4.
  • FIG. It is a circuit diagram of the semiconductor relay module which concerns on modification 5.
  • FIG. 1A is a perspective view of the semiconductor relay module 1000 according to the first embodiment
  • FIG. 1B is a plan view of the semiconductor relay module 1000 according to the first embodiment
  • FIG. 1C is a plan view of the semiconductor relay module 1000 according to the first embodiment.
  • the side views seen from the output terminal side are shown respectively.
  • FIG. 2 shows a circuit diagram of the semiconductor relay module 1000.
  • the outlines of the housing 500, the first translucent portion 521, and the second translucent portion 522 are shown by broken lines in FIGS. 1A to 1C. Further, in FIG. 1C, the metal wire 600 is not shown.
  • the arrangement direction of the first to fourth input terminals 310, 320, 330, 340 is referred to as the Y direction (first direction), and the arrangement direction of the first optical coupling unit 110 and the first switching unit 150.
  • the arrangement direction of the second optical coupling unit 210 and the second switching unit 250 is called the X direction (second direction), and the direction intersecting both the Y direction and the X direction is called the Z direction (third direction).
  • the side where the first to fourth input terminals 310, 320, 330, 340 are arranged is called the left or the left side
  • the side where the first output terminal 410 and the second output terminal 420 are arranged is called the right or the right side. May be called.
  • the side where the first LED (Light Emitting Diode) 120 and the second LED 220 are arranged is called the upper or upper side or the upper side
  • the side where the first light receiving device 130 and the second light receiving device 230 are arranged is called the lower or lower side. Or it may be called downward.
  • the semiconductor relay module 1000 includes a first semiconductor relay 100, a second semiconductor relay 200, a housing 500, first to fourth input terminals 310, 320, 330, 340, and a first output terminal 410. And a second output terminal 420.
  • the first semiconductor relay 100 is composed of a first optical coupling unit 110 and a first switching unit 150.
  • the first light coupling unit 110 includes a first light emitting element 120, a first light receiving device 130, and a first light transmitting unit 521.
  • the first light emitting element 120 is composed of one or a plurality of light emitting diodes (hereinafter referred to as LEDs). In the following description, the first light emitting element 120 will be referred to as a first LED 120.
  • the first LED 120 is connected to the die pad 360 provided at the inner end of the housing 500 in the third input terminal 330 by a conductive adhesive material such as silver paste (not shown), and the cathode is connected to the anode.
  • a conductive adhesive material such as silver paste (not shown)
  • the cathode is connected to the anode.
  • One end of the metal wire 600 is connected to the metal wire 600. Further, the other end of the metal wire 600 is connected to the first input terminal 310.
  • a gold wire is used as the metal wire 600.
  • the first light receiving element 131 (see FIG. 2) and the first control circuit 132 (see FIG. 2) are formed on one semiconductor substrate (not shown), or one mounting substrate is used. It is implemented or configured (not shown).
  • the first light receiving element 131 is composed of a photodiode array (hereinafter referred to as PDA). In the following description, the first light receiving element 131 will be referred to as a first PDA 131.
  • the first light receiving device 130 is mounted on the surface of the die pad 140 with a conductive adhesive such as silver paste. Further, the first control circuit 132 is electrically connected to the die pad 140. The source of the first light receiving device 130 is connected to the die pad 140 by a metal wire 600.
  • the first translucent portion 521 is made of an insulating translucent resin, and is arranged so as to cover between the first LED 120, the first light receiving device 130, and the like.
  • the first translucent unit 521 is configured as an optical coupling space between the first LED 120 and the first light receiving device 130.
  • the first translucent portion 521 is formed so as to cover the first switching portion 150 as well.
  • the first switching unit 150 has a MOSFET 161 and a MOSFET 162, and each of the MOSFET 161 and the MOSFET 162 has a gate (G) electrode (see FIG. 2, hereinafter simply referred to as a gate (G)) and a source (S) on the surface thereof.
  • G gate
  • S source
  • D drain
  • the sources (S) are electrically connected to each other in the first semiconductor relay 100, and the MOSFET 161 and the MOSFET 162 are connected in series. The specific connection relationship will be further described.
  • the gate (G) of the MOSFET 161 is connected to the first control circuit 132 via the metal wire 600.
  • the gate (G) of the MOSFET 162 is connected to the first control circuit 132 via the metal wire 600.
  • the source (S) of the MOSFET 161 and the source (S) of the MOSFET 162 are connected to the die pad 140 on which the first light receiving device 130 is mounted via the metal wire 600. That is, the source (S) of the MOSFET 161 and the source (S) of the MOSFET 162 are electrically connected to the first control circuit 132 via the metal wire 600 and the die pad 140.
  • the drain (D) of the MOSFET 161 is connected to the surface of the die pad 460 by a conductive adhesive such as silver paste, and similarly, the drain (D) of the MOSFET 162 is connected to the surface of the die pad 470.
  • the second semiconductor relay 200 is composed of a second optical coupling unit 210 and a second switching unit 250.
  • the second light coupling unit 210 includes a second light emitting element 220, a second light receiving device 230, and a second light transmitting unit 522.
  • the second light emitting element 220 is composed of one or a plurality of light emitting diodes (hereinafter referred to as LEDs). In the following description, the second light emitting element 220 will be referred to as a second LED 220.
  • the cathode of the second LED 220 is connected to the die pad 370 provided at the inner end of the housing 500 in the second input terminal 320 by a conductive adhesive material such as silver paste (not shown), and the anode is used.
  • a conductive adhesive material such as silver paste (not shown)
  • One end of the metal wire 600 is connected to the metal wire 600. Further, the other end of the metal wire 600 is connected to the fourth input terminal 340.
  • the second light receiving element 231 (see FIG. 2) and the second control circuit 232 (see FIG. 2) are formed on one semiconductor substrate (not shown), or one mounting substrate is used. It is implemented or configured (not shown).
  • the second light receiving element 231 is composed of a PDA. In the following description, the second light receiving element 231 will be referred to as a second PDA231.
  • the second light receiving device 230 is mounted on the surface of the die pad 240 with a conductive adhesive such as silver paste. Further, the second control circuit 232 is electrically connected to the die pad 240. The source of the second light receiving device 230 is connected to the die pad 240 by the metal wire 600.
  • the second translucent portion 522 is made of an insulating translucent resin like the first translucent portion 521, and is arranged so as to cover between the second LED 220, the second light receiving device 230, and the like.
  • the second translucent portion 522 is configured as an optical coupling space between the second LED 220 and the second light receiving device 230.
  • the second translucent portion 522 is formed so as to cover the second switching portion 250 as well. Further, the first translucent portion 521 and the second translucent portion 522 are arranged at predetermined intervals in the Y direction.
  • the second switching unit 250 has a MOSFET 261 and a MOSFET 262, and each of the MOSFET 261 and the MOSFET 262 is a vertical N-channel MOSFET having a known configuration, like the MOSFET 161 and the MOSFET 162.
  • the MOSFET 261 and the MOSFET 262 are connected in series in the second semiconductor relay 200, and their connection relationship is the same as that of the MOSFET 161 and the MOSFET 162 of the first semiconductor relay 100.
  • the gate (G) of the MOSFET 261 is connected to the second control circuit 232 via the metal wire 600.
  • the gate (G) of the MOSFET 262 is connected to the second control circuit 232 via the metal wire 600.
  • the source (S) of the MOSFET 262 and the source (S) of the MOSFET 262 are connected to the die pad 240 on which the second light receiving device 230 is mounted via the metal wire 600. That is, the source (S) of the MOSFET 261 and the source (S) of the MOSFET 262 are electrically connected to the second control circuit 232 via the metal wire 600 and the die pad 240.
  • the drain (D) of the MOSFET 261 is connected to the surface of the die pad 480 by a conductive adhesive such as silver paste, and similarly, the drain (D) of the MOSFET 262 is connected to the surface of the die pad 490.
  • the MOSFET 161 of the first switching unit 150 and the MOSFET 261 of the second switching unit 250 have the same arrangement direction of the source (S) and the drain (D) along the Y direction. It is arranged like this.
  • the MOSFET 162 of the first switching unit 150 and the MOSFET 262 of the second switching unit 250 are arranged so that the arrangement directions of the source (S) and the drain (D) are the same along the Y direction.
  • the housing 500 is an insulating resin structure having the above-mentioned first translucent portion 521, second translucent portion 522, and light-shielding portion 510. Further, the first semiconductor relay 100 and the second semiconductor relay 200, a part of each of the first to fourth input terminals 310, 320, 330, 340 and one of the first output terminal 410 and the second output terminal 420, respectively. The portion is covered with the housing 500.
  • the light-shielding portion 510 is made of an insulating light-shielding resin, and includes a first light-coupled portion 110 including a first light-transmitting portion 521, a first switching portion 150, and a second light-shielding portion 210 including a second light-transmitting portion 522. It is provided so as to cover the second switching unit 250. Further, the light-shielding portion 510 is arranged so as to fill the space between the first translucent portion 521 and the second translucent portion 522.
  • the optical signal of the first LED 120 provided in the first semiconductor relay 100 is the second semiconductor. It is possible to prevent the light from being incident on the second PDA 231 provided in the relay 200. Similarly, it is possible to prevent the optical signal of the second LED 220 provided in the second semiconductor relay 200 from being incident on the first PDA 131 provided in the first semiconductor relay 100. Further, it is possible to prevent the optical signals of the first LED 120 and the second LED 220 from leaking to the outside of the housing 500.
  • each of the first to fourth input terminals 310, 320, 330, 340 is pulled out from the vertical intermediate portion of the housing 500 to the outside of the housing 500, bent, and the side surface of the housing 500. Extends downward along, further bent, and extends along the lower surface of the housing 500 substantially parallel to the lower surface. Further, each of the first to fourth input terminals 310, 320, 330, 340 is bent inside the housing 500 and extends upward, and further bent and extends substantially parallel to the upper surface of the housing 500. The portions of the second input terminal 320 and the third input terminal 330 extending substantially parallel to the upper surface of the housing 500 are further bent in the Y direction. A die pad 360 and a second die pad 370 are provided at the inner ends of the housing 500 in each of the second input terminal 320 and the third input terminal 330, respectively.
  • the first input terminal 310 is connected to the anode of the first LED 120 via a metal wire 600, and the third input terminal 330 is electrically connected to the cathode of the first LED 120 via a die pad 360 provided at the inner end of the housing 500. Is connected.
  • the fourth input terminal 340 is connected to the anode of the second LED 220 via a metal wire 600, and the second input terminal 320 is electrically connected to the cathode of the second LED 220 via a die pad 370 provided at the inner end of the housing 500. Is connected.
  • the third input terminal 330 and the fourth input terminal 340 are connected to each other by the input connection line 350.
  • the input connection line 350 extends along the Y direction, and its surface is covered with a light-shielding portion 510 of the housing 500. Further, the input connection line 350 is connected to each of the third input terminal 330 and the fourth input terminal 340 before being bent upward inside the housing 500. Further, the output connection line 450 is provided so as to be located at the same height as the input connection line 350 along the Z direction from the lower surface of the housing 500.
  • parallel or “same” means parallel or the same, including the manufacturing tolerance of each component constituting the semiconductor relay module 1000 and the assembly tolerance between the components. It does not mean that the comparison targets are strictly parallel or the same.
  • each of the first output terminal 410 and the second output terminal 420 is pulled out from the vertical intermediate portion of the housing 500 to the outside of the housing 500, bent, and along the side surface of the housing 500. It extends downwards, is further bent, and extends along the lower surface of the housing 500 substantially parallel to the lower surface. Further, the first output terminal 410 and the second output terminal 420 are bent inside the housing 500 and extend downward, and further bent and extend substantially parallel to the lower surface of the housing 500.
  • a die pad 460 and a die pad 490 are provided at the ends inside the housing 500 of the first output terminal 410 and the second output terminal 420, respectively.
  • the first to fourth input terminals 310, 320, 330, 340 and the first output terminal 410 and the second output terminal 420 have the above-mentioned shapes, respectively, and the semiconductor relay module 1000 has a SOP (Small Outline Package). It constitutes a package.
  • a portion extending substantially parallel to the lower surface of the housing 500 is a connection portion with a mounting board (not shown). Will be.
  • the outer ends of the housing 500 at each of the first to fourth input terminals 310, 320, 330, 340 and the first output terminal 410 and the second output terminal 420 can be brought close to the housing 500 with respect to the mounting board.
  • the mounting area of the semiconductor relay module 1000 can be reduced.
  • the first output terminal 410 is electrically connected to the drain (D) of the MOSFET 161 of the first switching unit 150 via a die pad 460 provided at the inner end of the housing 500, and the second output terminal 420 is connected to the drain (D) of the MOSFET 161 of the first switching unit 150. It is electrically connected to the drain (D) of the MOSFET 262 of the second switching unit 250 via a die pad 490 provided at the inner end of the housing 500.
  • the MOSFET 162 of the first switching unit 150 is mounted on the die pad 470, and the MOSFET 261 of the second switching unit 250 is mounted on the die pad 480.
  • the die pads 140 and 240 arranged in the first optical coupling unit 110 and the second optical coupling unit 210, and the die pads 460, 470, 480, 490 arranged in the first switching unit 150 and the second switching unit 250, respectively. Is provided so as to be located at the same height from the lower surface of the housing 500 along the Z direction.
  • the die pad 470 provided with the MOSFET 162 of the first switching unit 150 and the die pad 480 provided with the MOSFET 261 of the second switching unit 250 are connected to each other by the output connection line 450. There is. That is, the drain (D) of the MOSFET 162 of the first switching unit 150 and the drain (D) of the MOSFET 261 of the second switching unit 250 are electrically connected.
  • the output connection line 450 has a first portion 450a extending along the Y direction, and its surface is covered with a light-shielding portion 510 of the housing 500. Further, the output connection line 450 is bent to the left in the X direction at both ends of the first portion 450a, and is connected to the die pad 470 and the die pad 480, respectively.
  • the drain (D) of the MOSFET 161 or the die pad 460 having the same potential may be referred to as the first output end of the first semiconductor relay 100.
  • the drain (D) of the MOSFET 162 or the die pad 470 having the same potential as the drain (D) may be referred to as a second output end of the first semiconductor relay 100.
  • drain (D) of the MOSFET 261 or the die pad 480 having the same potential as the drain (D) may be referred to as the first output end of the second semiconductor relay 200.
  • the drain (D) of the MOSFET 262 or the die pad 490 having the same potential as the drain (D) may be referred to as a second output end of the second semiconductor relay 200.
  • the first LED 120 and the second LED 220 emit light, respectively, and output an optical signal.
  • the first PDA 131 of the first light receiving device 130 receives this optical signal and outputs a signal according to the intensity of the optical signal.
  • the first control circuit 132 applies a voltage signal corresponding to the signal output from the first PDA 131 to the respective gates (G) of the MOSFET 161 and the MOSFET 162 of the first switching unit 150, and charges the respective gates of the MOSFET 161 and the MOSFET 162. ..
  • the second PDA231 of the second light receiving device 230 receives this optical signal and outputs a signal according to the intensity of the optical signal.
  • the second control circuit 232 applies a voltage signal corresponding to the signal output from the second PDA231 to the respective gates (G) of the MOSFET 261 and the MOSFET 262 of the second switching unit 250, and the second control circuit 232 applies the respective gates (G) of the MOSFET 261 and the MOSFET 262. To charge.
  • the first LED 120 and the second LED 220 do not emit light, and the first PDA 131 and the second PDA 231 do not output a signal.
  • the electric charge accumulated in the respective gates (G) of the MOSFETs 161 and the MOSFETs 162 of the first switching unit 150 is discharged via the first control circuit 132, and the potentials of the respective gates (G) of the MOSFETs 161 and the MOSFETs 162 are raised. descend.
  • the electric charge accumulated in the respective gates (G) of the MOSFET 261 and the MOSFET 262 of the second switching unit 250 is discharged via the second control circuit 232, and the potentials of the respective gates (G) of the MOSFET 261 and the MOSFET 262 are lowered. do.
  • each gate (G) of the MOSFET 161 and the MOSFET 162 of the first switching unit 150 becomes equal to or less than a predetermined threshold value, a current is generated between the drain (D) and the source (S) in each of the MOSFET 161 and the MOSFET 162. It stops flowing. As a result, the drain (D) of the MOSFET 161 and the drain (D) of the MOSFET 162 are in a non-conducting state, and the first semiconductor relay 100 is in an open state.
  • each gate (G) of the MOSFET 261 and the MOSFET 262 of the second switching unit 250 becomes equal to or less than a predetermined threshold value, between the drain (D) and the source (S) in each of the MOSFET 261 and the MOSFET 262. No current flows through. As a result, the drain (D) of the MOSFET 261 and the drain (D) of the MOSFET 262 are in a non-conducting state, and the second semiconductor relay 200 is in an open state.
  • the first switching unit 150 is configured to open and close between the first output end and the second output end of the first semiconductor relay 100 according to the output signal of the first light receiving device 130.
  • the second switching unit 250 is configured to open and close between the first output end and the second output end of the second semiconductor relay 200 according to the output signal of the second light receiving device 230.
  • the third and fourth input terminals 330 and 340 are used as input terminals for inspection as described later, a predetermined voltage is provided between the first input terminal 310 and the second input terminal 320 during normal use. It is not necessary to apply an external voltage to the 3rd and 4th input terminals 330 and 340.
  • the semiconductor relay module 1000 is closed. Will be.
  • the first semiconductor relay 100 and the second semiconductor relay 200 are opened, the first output terminal 410 and the second output terminal 420 are in a non-conducting state, and the semiconductor relay module 1000 is opened.
  • FIG. 3A shows a plan view of the semiconductor relay module 1000 when inspecting the first semiconductor relay
  • FIG. 3B shows a plan view of the semiconductor relay module 1000 when inspecting the second semiconductor relay.
  • the semiconductor relay module 1000 will not operate as described above. For example, even if a predetermined voltage is applied between the first input terminal 310 and the second input terminal 320, the semiconductor relay module 1000 may remain in the open state and not in the closed state. Further, even if the application of the voltage between the first input terminal 310 and the second input terminal 320 is completed, the semiconductor relay module 1000 may remain in the closed state and not in the open state.
  • the power supply 2200 is connected between the 4th input terminal 340 and the 2nd input terminal 320 so that the 2nd LED 220 is constantly emitting light (always ON state).
  • the semiconductor relay module 1000 is closed, it can be said that the first semiconductor relay 100 is operating normally. .. If the semiconductor relay module 1000 is opened when the voltage application is stopped at another timing, it can be said that the first semiconductor relay 100 is operating normally.
  • the semiconductor relay module 1000 when a voltage is applied between the first input terminal 310 and the third input terminal 330, the semiconductor relay module 1000 is not closed, or when the voltage application is stopped, the semiconductor relay module 1000 is in the open state. If not, there is a possibility that an abnormality has occurred inside the first semiconductor relay 100.
  • the power supply 2100 is connected between the first input terminal 310 and the third input terminal 330 so that the first LED 120 is always lit (always ON state).
  • the semiconductor relay module 1000 is closed, it can be said that the second semiconductor relay 200 is operating normally. .. If the semiconductor relay module 1000 is opened when the voltage application is stopped at another timing, it can be said that the second semiconductor relay 200 is operating normally.
  • the semiconductor relay module 1000 does not change in any of the connections shown in FIG. 3A and the connection shown in FIG. 3B, either the first semiconductor relay 100 or the second semiconductor relay 200, or both of them. There may be an abnormality in. For example, if the light emission failure of the first LED 120 occurs, the second semiconductor relay 200 will not be closed in either case of the connection shown in FIG. 3A or the connection shown in FIG. 3B. Therefore, the semiconductor relay module 1000 does not transition to the closed state.
  • the intermediate position between the output terminal and the output terminal can be separately set. It is possible to inspect the ON / OFF characteristics of the other semiconductor relay and the withstand voltage measurement at the time of OFF without providing the inspection output terminal.
  • FIG. 4 shows a part of the manufacturing process of the semiconductor relay module according to the present embodiment.
  • FIG. 5 shows a part of another manufacturing process of the semiconductor relay module, and
  • FIG. 6 shows a plan view of the semiconductor relay module manufactured through the process shown in FIG.
  • the lead frame 700 on which the components constituting the first optical coupling unit 110 and the second optical coupling unit 210 and the first switching unit 150 and the second switching unit 250 are mounted is first.
  • a state of being sealed with the translucent resin constituting the translucent portion 521 and the second translucent portion 522 is shown.
  • the first LED 120 and the second LED 220, the first light receiving device 130, and the second light receiving device 230 are arranged inside the first light transmitting unit 521 and the second light transmitting unit 522. It is mounted on the die pads 360, 370, 140, 240 which are a part of the lead frame 700, and the metal wire 600 is bonded at a predetermined position.
  • the primary tie bar 710 On the outside of the first translucent portion 521 and the second transmissive portion 522, the primary tie bar 710, which is a part of the lead frame 700, the first to fourth input terminals 310, 320, 330, 340, and the first output terminal 410 And the second output terminal 420 are protruding.
  • the first to fourth input terminals 310, 320, 330, 340 are connected to each other by a primary tie bar 710 extending in a direction intersecting the extending direction thereof.
  • the first output terminal 410 and the second output terminal 420 are connected to each other by a primary tie bar 710 extending in a direction intersecting the extending direction thereof. Note that no output terminal is provided at a position facing the third input terminal 330 and the fourth input terminal 340, respectively, and the output terminal is separated from the primary tie bar 710 before the process shown in FIG.
  • the primary tie bar 710 is cut. At this time, the primary tie bar 710 connecting between the third input terminal 330 and the fourth input terminal 340 remains. Further, the primary tie bar 710 for connecting the portion to which the output terminal is disconnected in advance is also left.
  • the former primary tie bar 710 corresponds to the input connection line 350
  • the latter primary tie bar 710 corresponds to the output connection line 450.
  • the first translucent portion 521, the second translucent portion 522, and the remaining primary tie bar 710 are covered with a light-shielding resin (not shown) constituting the light-shielding unit 510 to obtain a semiconductor relay module 1000.
  • the primary tie bar 710 constituting the lead frame 700 can be used as the input connection line 350 and the output connection line 450, and the step of forming these can be omitted separately. This makes it possible to reduce the manufacturing cost of the semiconductor relay module 1000.
  • the process shown in FIG. 5 corresponds to the process shown in FIG. However, in the example shown in FIG. 5, the second output terminal 421 and the first output terminal 412 provided at positions facing the second input terminal 321 and the first input terminal 312, respectively, are separated from the primary tie bar 710. It remains, not.
  • the semiconductor relay module 1100 shown in FIG. 6 in which the first semiconductor relay 100 and the second semiconductor relay 200 that open and close independently of each other are integrated in one package can be manufactured.
  • the first semiconductor relay 100 has a first input terminal 311 and a second input terminal 321 and a first output terminal 411 and a second output terminal 421.
  • the second semiconductor relay 200 has a first input terminal 312 and a second input terminal 322, and a first output terminal 412 and a second output terminal 422.
  • the semiconductor relay module 1000 includes a first semiconductor relay 100, a second semiconductor relay 200, a housing 500 covering the first semiconductor relay 100 and the second semiconductor relay 200, and a housing 500. It includes at least the first to fourth input terminals 310, 320, 330, 340 exposed from the housing 500, and the first output terminal 410 and the second output terminal 420 exposed from the housing 500.
  • the first semiconductor relay 100 has a first optical coupling unit 110 having a first LED 120 and a first light receiving device 130 for receiving an optical signal of the first LED 120, and a first switching unit 150 having a MOSFET 161 and a MOSFET 162. There is.
  • the MOSFET 161 and the MOSFET 162 open and close between the first output end and the second output end provided respectively according to the output signal of the first light receiving device 130.
  • the second semiconductor relay 200 has a second optical coupling unit 210 having a second LED 220 and a second light receiving device 230 for receiving an optical signal of the second LED 220, and a second switching unit 250 having a MOSFET 261 and a MOSFET 262. There is.
  • the MOSFET 261 and the MOSFET 262 open and close between the first output end and the second output end provided on each of the MOSFET 261 and the MOSFET 262 according to the output signal of the second light receiving device 230.
  • the first input terminal 310 is connected to the anode of the first LED 120 of the first semiconductor relay 100
  • the second input terminal 320 is connected to the cathode of the second LED 220 of the second semiconductor relay 200.
  • the cathode of the first LED 120 of the first semiconductor relay 100 and the anode of the second LED 220 of the second semiconductor relay 200 are electrically connected via an input connection line 350.
  • the first output terminal 410 is connected to the die pad 460 which is the first output end of the first semiconductor relay 100, and the second output terminal 420 is connected to the die pad 490 which is the second output end of the second semiconductor relay 200. There is.
  • the die pad 470, which is the second output end of the first semiconductor relay 100, and the die pad 480, which is the first output end of the second semiconductor relay 200, are connected via an output connection line 450.
  • the semiconductor relay module 1000 is further connected to an input connection line 350 and includes a third input terminal 330 and a fourth input terminal 340 exposed from the housing 500.
  • the input connection line 350 and the output connection line 450 are covered with the housing 500.
  • the first input terminal 310 and the third input terminal 330 are connected to the first LED 120, and the fourth input terminal 340 and the second input terminal 320 are connected to the second LED 220.
  • the first semiconductor relay 100 and the second semiconductor relay 200 can be operated independently of each other. Further, by this, the first semiconductor relay 100 and the second semiconductor relay 200 can be inspected independently.
  • the third input terminal 330 and the fourth input terminal 340 are connected by the input connection line 350.
  • the first semiconductor relay 100 and the second semiconductor relay 200 operate integrally as one semiconductor relay. Can be made to.
  • the insulation distance between the first output terminal 410 and the second output terminal 420 can be secured, and the withstand voltage between the first output terminal 410 and the second output terminal 420 can be increased. .. This will be further described.
  • FIG. 7 shows a circuit diagram of a semiconductor relay module for comparison.
  • the circuit shown in FIG. 7 corresponds to the conventional circuit disclosed in Patent Document 2.
  • the semiconductor relay module 1200 shown in FIG. 7 has three input terminals. By connecting a power supply (not shown) between the first input terminal 310 and the third input terminal 330 and between the third input terminal 330 and the second input terminal 320, the first LED 120 and the second LED 220 are independent of each other. Can be driven. As a result, the first semiconductor relay 100 and the second semiconductor relay 200 can be operated independently and can be inspected independently. Further, the first semiconductor relay 100 and the second semiconductor relay 200 can be integrally operated as one semiconductor relay.
  • the semiconductor relay module 1200 shown in FIG. 7 also has three output terminals, and an intermediate terminal 430 is provided as an inspection output terminal between the first output terminal 410 and the second output terminal 420. Therefore, when the first semiconductor relay 100 and the second semiconductor relay 200 are integrally operated as one semiconductor relay, the insulation distance between the output terminals in the semiconductor relay module 1200 is set between the first output terminal 410 and the intermediate terminal. It is shortened to the distance from the 430 or the distance between the intermediate terminal 430 and the second output terminal 420. Therefore, there is a problem that the withstand voltage between the first output terminal 410 and the second output terminal 420 cannot be increased when the semiconductor relay module 1200 is in the open state.
  • the first switching unit 150 and the second switching unit 250 are connected in series by the output connection line 450, and the intermediate terminal 430 as shown in FIG. 7 is not provided.
  • the insulation distance between the first output terminal 410 and the second output terminal 420 can be secured, and the withstand voltage between the first output terminal 410 and the second output terminal 420 can be increased.
  • the semiconductor relay module 1000 of the present embodiment the first LED 120 and the first PDA 131, and the second LED 220 and the second PDA 231 are electrically isolated and separated from each other. That is, the semiconductor relay module 1000 is a relay switch in which the input and output are isolated. Therefore, the input side circuit, that is, the first optical coupling unit 110 and the second optical coupling unit 210 can be operated without being affected by the output side.
  • the voltage restriction regarding the load connected to the first output terminal 410 and the second output terminal 420 is restricted. Can be relaxed.
  • the light-shielding portion 510 which is made of a light-shielding resin and shields the optical signals emitted from the first LED 120 and the second LED 220, respectively, is the first optical coupling portion 110 of the first semiconductor relay 100 and the second optical coupling portion 210 of the second semiconductor relay 200. It is placed between and.
  • the output connection line 450 is covered with the housing 500 over its entire length.
  • the output connection wire 450 can be reliably covered with the housing 500 which is an insulating resin structure. Therefore, the insulation distance between the first output terminal 410 and the second output terminal 420 can be secured, and the withstand voltage between the first output terminal 410 and the second output terminal 420 can be increased.
  • the first semiconductor relay 100 and the second semiconductor relay 200 are arranged side by side in the Y direction (first direction).
  • the first portion 450a which is a portion of the output connection line 450 extending in the Y direction, is covered with the housing 500. Further, the first portion 450a is in the X direction with respect to the first translucent portion 521 and the second translucent portion 522 made of a translucent resin formed in the first light coupling portion 110 and the second light coupling portion 210. (Second direction) They are arranged apart from each other on the right side.
  • the wiring layout inside the semiconductor relay module 1000 can be simplified.
  • the portion extending in the Y direction of the input connection line 350 is covered with the housing 500, and the first transparent resin made of a translucent resin formed on the first optical coupling portion 110 and the second optical coupling portion 210. It is arranged so as to be separated from the light portion 521 and the second translucent portion 522 on the left side in the X direction.
  • the wiring layout inside the semiconductor relay module 1000 can be simplified.
  • the first semiconductor relay 100 has a MOSFET 161 and a MOSFET 162, and the second semiconductor relay 200 has a MOSFET 261 and a MOSFET 262.
  • the MOSFET 161 provided in the first semiconductor relay 100 and the MOSFET 261 provided in the second semiconductor relay 200 are arranged so that the source (S) and the drain (D) are arranged in the same arrangement direction.
  • the MOSFET 162 provided in the first semiconductor relay 100 and the MOSFET 262 provided in the second semiconductor relay 200 are arranged so that the arrangement directions of the source (S) and the drain (D) are the same.
  • the distance between the first output terminal 410 and the second output terminal 420 is compared with the case where the semiconductor relay module 1000 is composed of only one of the first semiconductor relay 100 and the second semiconductor relay 200.
  • the withstand voltage can be doubled.
  • the case where the first semiconductor relay 100 includes MOSFETs 161 and MOSFET 162 and the second semiconductor relay 200 includes MOSFETs 261 and MOSFET 262, respectively, has been described as an example.
  • the first semiconductor relay 100 and the second semiconductor have been described.
  • the number of MOSFETs included in the relay 200 is not particularly limited to this.
  • each of the first semiconductor relay 100 and the second semiconductor relay 200 may include three or more MOSFETs.
  • each of the first semiconductor relay 100 and the second semiconductor relay 200 has a plurality of MOSFETs. At least one MOSFET provided in the first semiconductor relay 100 and at least one MOSFET provided in the second semiconductor relay 200 are arranged so that the arrangement directions of the source (S) and the drain (D) are the same. Has been done.
  • the first semiconductor relay 100 includes MOSFETs 161 and MOSFETs 162 that are electrically connected in series, and the sources (S) of the MOSFETs 161 and MOSFETs 162 are electrically connected to each other.
  • the second semiconductor relay 200 includes a MOSFET 261 and a MOSFET 262 electrically connected in series, and the sources (S) of the MOSFET 261 and the MOSFET 262 are electrically connected to each other.
  • the first semiconductor relay 100 has a first light receiving device 130.
  • the first light receiving device 130 includes a first PDA 131 that receives an optical signal of the first LED 120, and a first control circuit 132 that drives the MOSFET 161 and the MOSFET 162.
  • the respective gates (G) of the MOSFET 261 and the MOSFET 262 are electrically connected to the first control circuit 132 via the metal wire 600.
  • the drains (D) of the MOSFETs 161 and the MOSFETs 162 are electrically connected to the die pads 460 and 470, which are separated from each other, via a conductive adhesive.
  • the conductive adhesive material joins the lower surface of each of the MOSFET 161 and the MOSFET 162 and the upper surface of the die pad made of a lead frame. Further, each source (S) of the MOSFET 161 and the MOSFET 162 is electrically connected to the first control circuit 132 by being connected to the die pad 140 on which the first light receiving device 130 is mounted via the metal wire 600. There is.
  • the second semiconductor relay 200 has a second light receiving device 230.
  • the second light receiving device 230 includes a second PDA 231 that receives an optical signal of the second LED 220, and a second control circuit 232 that drives the MOSFET 261 and the MOSFET 262.
  • the respective gates (G) of the MOSFET 261 and the MOSFET 262 are electrically connected to the second control circuit 232 via the metal wire 600.
  • the drains (D) of the MOSFET 261 and the MOSFET 262 are electrically connected to the die pads 480 and 490, which are separated from each other, via a conductive adhesive, respectively.
  • the conductive adhesive material joins the lower surfaces of the MOSFET 261 and the MOSFET 262 to the upper surface of the die pad made of a lead frame. Further, each source (S) of the MOSFET 261 and the MOSFET 262 is electrically connected to the second control circuit 232 by being connected to the die pad 240 on which the second light receiving device 230 is mounted via the metal wire 600. There is.
  • the first switching unit 150 is viewed from an intermediate potential between the first output terminal 410 and the second output terminal 420, for example, the output connection line 450.
  • the second switching unit 250 are symmetrical circuits. Thereby, for example, when the load connected between the first output terminal 410 and the second output terminal 420 is either DC output or AC output, the semiconductor relay module 1000 is isolated between the input and output. It can be used as a relay switch.
  • the die pads 460, 470, 480, 490 are connected to the die pads 460, 470, respectively. It is possible to easily dissipate heat from the first to fourth MOSFETs 161, 162, 261,262 via the 480s and 490s. This stabilizes the operation of the semiconductor relay module 1000 and enhances the operation reliability.
  • each of the first semiconductor relay 100 and the second semiconductor relay 200 may include three or more MOSFETs.
  • the load connected between the first output terminal 410 and the second output terminal 420 is either DC output or AC output.
  • the semiconductor relay module 1000 can be used.
  • the gates (G) of the plurality of MOSFETs are electrically connected to the first control circuit 132 via the metal wire 600.
  • the drains (D) of the plurality of MOSFETs are electrically connected to the die pads separated from each other via the conductive adhesive.
  • the sources (S) of the plurality of MOSFETs are electrically connected to the first control circuit 132 by being connected to the die pad 140 on which the first light receiving device 130 is mounted via the metal wire 600.
  • the gates (G) of the plurality of MOSFETs are electrically connected to the second control circuit 232 via the metal wire 600.
  • the drains (D) of the plurality of MOSFETs are electrically connected to the die pads separated from each other via the conductive adhesive.
  • the sources (S) of the plurality of MOSFETs are electrically connected to the second control circuit 232 by being connected to the die pad 240 on which the second light receiving device 230 is mounted via the metal wire 600.
  • the first control circuit 132 is a charge / discharge circuit for each gate (G) of the MOSFET 161 and the MOSFET 162.
  • the second control circuit 232 is a charge / discharge circuit for each gate (G) of the MOSFET 261 and the MOSFET 262.
  • various circuit configurations of the first control circuit 132 and the second control circuit 232 can be selected.
  • the first control circuit 132 and the second control circuit 132 and the second are a D- MOSFET (depression type MOSFET; not shown) and a resistor (not shown) connecting the gate (G) and the source (S) of the D- MOSFET.
  • Each of the control circuits 232 may be configured.
  • each of the first control circuit 132 and the second control circuit 232 may be configured only with a resistor having a predetermined resistance value.
  • FIG. 8 shows a plan view of the semiconductor relay module 1000 according to the first modification.
  • the same parts as those in the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the input connection line 351 and the output connection line 451 extend in the Y direction, respectively, and extend over the first translucent portion 521, the second translucent portion 522, and the light-shielding portion 510. It differs from the configuration of the first embodiment shown in FIG. 1B in that it is provided.
  • the input connection line 351 extends from the bent portion of the third input terminal 330 toward the fourth input terminal 340 and is connected to the fourth input terminal 340.
  • the output connection line 451 extends from the central portion of the die pad 470 in the X direction toward the die pad 480 and is connected to the central portion of the die pad 480 in the X direction.
  • the same effect as that of the configuration shown in the first embodiment can be obtained. That is, the first semiconductor relay 100 and the second semiconductor relay 200 can be operated independently and further independently inspected. Further, the withstand voltage between the first output terminal 410 and the second output terminal 420 can be increased. By making the height from the bottom surface of the housing 500 the same for the output connection line 451 and the die pad 470 and the die pad 480, the optical signals emitted from the first LED 120 and the second LED 220 are diffusely reflected by the output connection line 451. Can be easily prevented.
  • FIG. 9 shows a plan view of the semiconductor relay module 1000 according to the second modification.
  • the configuration of this modification shown in FIG. 9 is different from the configuration of the first embodiment shown in FIG. 1B in that the output connection line 452 is composed of the metal wire 600. Further, the metal wire 600 is provided over the first translucent portion 521, the second translucent portion 522, and the light-shielding portion 510, and connects the die pad 470 and the die pad 480, as shown in FIG. 1B. It is different from the configuration of Form 1.
  • the same effect as that of the configuration shown in the first embodiment can be obtained. That is, the first semiconductor relay 100 and the second semiconductor relay 200 can be operated independently and further independently inspected. Further, the withstand voltage between the first output terminal 410 and the second output terminal 420 can be increased.
  • the number or thickness of the metal wires 600 constituting the output connection line 452 can be appropriately changed depending on the magnitude of the output current flowing through the first switching unit 150 and the second switching unit 250.
  • FIG. 10A is a perspective view of the semiconductor relay module 1000 according to the third modification, and FIG. 10B is a plan view.
  • the configuration of the present modification shown in FIGS. 10A and 10B is different from the configuration of the modification 1 shown in FIG. 8 in that the intermediate terminal 440 extends from the middle of the output connection line 451 to the outside of the housing 500. ..
  • the intermediate terminal 440 has a downward portion removed from the outside of the housing 500. .. Therefore, when the semiconductor relay module 1000 of this modification is mounted on a mounting board (not shown), the intermediate terminal 440 is not connected to the mounting board and does not contribute to the electrical operation of the semiconductor relay module 1000.
  • the same effect as that of the configuration shown in the first embodiment can be obtained. That is, the first semiconductor relay 100 and the second semiconductor relay 200 can be operated independently and further independently inspected. Further, the withstand voltage between the first output terminal 410 and the second output terminal 420 can be increased.
  • an intermediate terminal 440 that does not contribute to the operation of the semiconductor relay module 1000 may be provided.
  • the intermediate terminal 440 extending from the output connection line 451 to the outside of the housing 500, the adhesion strength between the housing 500 and the output connection line 451 and thus the housing 500 and the die pad 470 and the die pad 480 can be enhanced.
  • FIG. 11 shows a plan view of the semiconductor relay module 1000 according to the second embodiment.
  • the configuration of the present embodiment shown in FIG. 11 is different from the configuration of the first embodiment shown in FIGS. 1A to 1C in that the number of input terminals is three.
  • the fourth input terminal 340 shown in FIG. 1B is omitted. That is, the semiconductor relay module 1000 is connected to the input connection line 350 and includes a third input terminal 330 exposed from the housing 500.
  • the third input terminal 330 is connected to the internal terminal 341 via the input connection line 350 inside the housing 500.
  • the other end of the metal wire 600 one end of which is connected to the anode of the second LED 220, is connected to the internal terminal 341.
  • the same effect as that of the configuration shown in the first embodiment can be obtained.
  • the 1 optical coupling unit 110 and the 2nd optical coupling unit 210 can be operated independently.
  • the first semiconductor relay 100 and the second semiconductor relay 200 can be operated independently and can be inspected independently.
  • the inspection terminal as disclosed in Patent Document 2 is not provided between the output terminal and the output terminal, the insulation distance between the first output terminal 410 and the second output terminal 420 can be secured. High withstand voltage can be achieved between the first output terminal 410 and the second output terminal 420.
  • first to fourth MOSFETs 161, 162, 261, 262 connected in series between the first output terminal 410 and the second output terminal 420 are provided, and the MOSFET 161 provided in the first semiconductor relay 100 is provided.
  • the MOSFET 261 provided in the second semiconductor relay 200 is arranged so that the source and drain are arranged in the same arrangement direction.
  • the MOSFET 162 provided in the first semiconductor relay 100 and the MOSFET 262 provided in the second semiconductor relay 200 are arranged so that the arrangement directions of the source and the drain are the same.
  • the withstand voltage between the output terminals can be increased.
  • FIG. 12 shows a plan view of the semiconductor relay module according to the modified example 4.
  • the configuration of the present modification shown in FIG. 12 is the configuration of the second embodiment shown in FIG. 11 in that one translucent portion 523 is provided over the first semiconductor relay 100 and the second semiconductor relay 200. Is different.
  • the light transmitting unit 523 is provided so as to cover the first optical coupling unit 110 and the second optical coupling unit 210, and the first switching unit 150 and the second switching unit 250.
  • each of the input connection line 351 and the output connection line 451 extends in the Y direction and is provided inside the translucent portion 523, which is different from the configuration of the second embodiment shown in FIG.
  • the third input terminal 330 is connected to the internal terminal 341 via the input connection line 351 inside the housing 500.
  • the other end of the metal wire 600, one end of which is connected to the anode of the second LED 220, is connected to the internal terminal 341.
  • the same effect as that of the configuration shown in the second embodiment can be obtained. That is, the first semiconductor relay 100 and the second semiconductor relay 200 can be operated independently and further independently inspected. Further, the withstand voltage between the first output terminal 410 and the second output terminal 420 can be increased.
  • a translucent portion 523 may be provided across the first semiconductor relay 100 and the second semiconductor relay 200.
  • the first embodiment by providing the light-shielding portion 510 between the first translucent portion 521 and the second translucent portion 522, one of the first semiconductor relay 100 and the second semiconductor relay 200 can be used. When operated independently, it is possible to suppress the occurrence of malfunction on the other side, and by extension, it is possible to secure the inspection accuracy when the first semiconductor relay 100 and the second semiconductor relay 200 are independently inspected.
  • FIG. 13 shows a circuit diagram of the semiconductor relay module 1000 according to the modified example 5.
  • the same components as those in the above-described embodiment are designated by the same reference numerals and the description thereof will be omitted.
  • first semiconductor relay 100 and second semiconductor relay 200 are provided, but in the semiconductor relay module according to the fifth modification, three semiconductor relays (first semiconductor relay 100) are provided.
  • Third semiconductor relay 800, second semiconductor relay 200 are provided.
  • the first semiconductor relay 100, the third semiconductor relay 800, and the second semiconductor relay 200 are arranged side by side in order in one direction.
  • one input connection line 350 was provided.
  • two input connection lines 350A and 350B are provided as shown in FIG.
  • one output connection line 450 is provided in the above-described embodiment, but in the modified example 5, as shown in FIG. 13, two output connection lines 450A and 450B are provided. Is provided.
  • the third semiconductor relay 800 is connected to two input terminals (input terminal 860 and input terminal 870) like the first semiconductor relay 100 and the second semiconductor relay 200.
  • the third semiconductor relay 800 includes a third optical coupling portion 810 having a third light receiving device 830 for receiving optical signals of the third LED 820 and the third LED 820, and a MOSFET 861. And a third switching unit 850 having a MOSFET 862 and a third control circuit 832.
  • the third light receiving device 830 includes a third PDA (third light receiving element) 831.
  • the MOSFET 861 and the MOSFET 862 open and close between the first output end and the second output end provided on each of the MOSFET 861 and the MOSFET 862 according to the output signal of the third light receiving device 830.
  • the number of semiconductor relays is not limited to 2 or 3, and may be 4 or more. It is necessary to appropriately change the number of input connection lines 350 and output connection lines 450 according to the number of semiconductor relays.
  • the metal wire 600 shown in the specification of the present application is a gold wire, but a wire made of another material may be used if necessary. For example, aluminum wire or copper wire can also be used.
  • the semiconductor relay module of the present disclosure is useful because it can independently inspect a plurality of semiconductor relays contained therein and can increase the withstand voltage between the output terminals.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Electronic Switches (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

半導体リレーモジュールは、第１及び第２半導体リレーと、ハウジングから露出した第１～第３入力端子及び第１及び第２出力端子と、を備えている。第１半導体リレーは、第１光結合部と第１スイッチング部とを有し、第２半導体リレーは、第２光結合部と第２スイッチング部とを有している。第１スイッチング部と第２スイッチング部とは、出力接続線で接続され、第３入力端子は、入力接続線に接続され、入力接続線と出力接続線は、ハウジングに被覆されている。

Description

半導体リレーモジュール
　本開示は半導体リレーモジュールに関する。
　従来、入力部にフォトカプラを用いて入出力間を絶縁しながら、入力端子に入力された入力信号に基づいて出力端子間の開閉状態を切り替える半導体リレーが知られている。
　例えば、特許文献１には、１つの発光素子に対して、受光デバイスと、ゲート充放電回路とＭＯＳ型電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor；以下、ＭＯＳＦＥＴという）とで構成される出力回路とが２組ずつ設けられた半導体リレーモジュールが開示されている。
　特許文献２には、２組の半導体リレーが１つのパッケージに集積された半導体リレーモジュールが開示されている。半導体リレーのそれぞれには、前述の発光素子と受光デバイスと出力回路とが１つずつ設けられている。また、半導体リレーモジュールは、一対の出力端子とそれぞれの出力回路の接続点からパッケージの外部に引き出された共通外部入力端子とを備えている。
特開平０７－０４６１０９号公報 特開２００２－１８５０３３号公報
　しかし、特許文献１に開示された従来の構成では、発光素子から出力された光信号が、２つの受光デバイスにそれぞれ入力されてしまうため、例えば、２組の出力回路をそれぞれ個別に検査することは難しかった。
　一方、特許文献２に開示された構成によれば、このような個別検査は可能となる。しかし、一対の出力端子の間に検査用端子として共通外部入力端子を設けているため、出力端子間の絶縁距離を確保できないという課題があった。この場合、半導体リレーモジュールが開状態の場合に出力端子間の耐圧を高めることが困難となる。
　本開示に係る半導体リレーモジュールは、第１半導体リレーと、第２半導体リレーと、前記第１半導体リレーと前記第２半導体リレーとを被覆したハウジングと、前記ハウジングから露出した第１入力端子と、前記ハウジングから露出した第２入力端子と、前記ハウジングから露出した第１出力端子と、前記ハウジングから露出した第２出力端子と、前記ハウジングから露出した第３入力端子と、前記ハウジングに被覆された入力接続線と、前記ハウジングに被覆された出力接続線と、を備え、前記第１半導体リレーは、第１発光素子と前記第１発光素子の光信号を受光する第１受光デバイスとを有する第１光結合部と、前記第１受光デバイスの出力信号に応じて前記第１半導体リレーの第１出力端と前記第１半導体リレーの第２出力端との間を開閉する第１ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）を有する第１スイッチング部と、を有し、前記第２半導体リレーは、第２発光素子と前記第２発光素子の光信号を受光する第２受光デバイスとを有する第２光結合部と、前記第２受光デバイスの出力信号に応じて前記第２半導体リレーの第１出力端と前記第２半導体リレーの第２出力端との間を開閉する第２ＭＯＳＦＥＴを有する第２スイッチング部と、を有し、前記第１入力端子は、前記第１発光素子のアノードに接続され、前記第２入力端子は、前記第２発光素子のカソードに接続され、前記第１半導体リレーの前記第１発光素子のカソードと前記第２半導体リレーの前記第２発光素子のアノードは、前記入力接続線を介して接続され、前記第１出力端子は、前記第１半導体リレーの前記第１出力端に接続され、前記第２出力端子は、前記第２半導体リレーの前記第２出力端に接続され、前記第１半導体リレーの前記第２出力端と前記第２半導体リレーの前記第１出力端は、前記出力接続線を介して接続され、前記第３入力端子は、前記入力接続線に接続されている。
　本開示によれば、複数の半導体リレーをそれぞれ独立して検査可能であるとともに、出力端子間の高耐圧化が図れる。
実施形態１に係る半導体リレーモジュールの斜視図である。 実施形態１に係る半導体リレーモジュールの平面図である。 実施形態１に係る半導体リレーモジュールの側面図である。 実施形態１に係る半導体リレーモジュールの回路図である。 第１半導体リレーを検査する場合の半導体リレーモジュールの平面図である。 第２半導体リレーを検査する場合の半導体リレーモジュールの平面図である。 半導体リレーモジュールの製造工程の一部を示す図である。 半導体リレーモジュールの別の製造工程の一部を示す図である。 図５に示す工程を経て製造された半導体リレーモジュールの平面図である。 比較のための半導体リレーモジュールの回路図である。 変形例１に係る半導体リレーモジュールの平面図である。 変形例２に係る半導体リレーモジュールの平面図である。 変形例３に係る半導体リレーモジュールの斜視図である。 変形例３に係る半導体リレーモジュールの平面図である。 実施形態２に係る半導体リレーモジュールの平面図である。 変形例４に係る半導体リレーモジュールの平面図である。 変形例５に係る半導体リレーモジュールの回路図である。
　以下、本開示の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものでは全くない。
　（実施形態１）
　［半導体リレーモジュールの構成及び動作］
　図１Ａは、実施形態１に係る半導体リレーモジュール１０００の斜視図を、図１Ｂは、実施形態１に係る半導体リレーモジュール１０００の平面図を、図１Ｃは、実施形態１に係る半導体リレーモジュール１０００の出力端子側から見た側面図をそれぞれ示す。図２は、半導体リレーモジュール１０００の回路図を示す。なお、説明の便宜上、図１Ａ～図１Ｃにおいて、ハウジング５００と第１透光部５２１と第２透光部５２２のそれぞれの輪郭を破線で示している。また、図１Ｃにおいて、金属ワイヤ６００の図示を省略している。
　また、以降の説明において、第１～第４入力端子３１０，３２０，３３０，３４０の配列方向をＹ方向（第１方向）と呼び、第１光結合部１１０と第１スイッチング部１５０の配列方向及び第２光結合部２１０と第２スイッチング部２５０の配列方向をＸ方向（第２方向）と呼び、Ｙ方向及びＸ方向の両方と交差する方向をＺ方向（第３方向）と呼ぶことがある。Ｘ方向において、第１～第４入力端子３１０，３２０，３３０，３４０が配置された側を左または左側と呼び、第１出力端子４１０及び第２出力端子４２０が配置された側を右または右側と呼ぶことがある。Ｚ方向において、第１ＬＥＤ（Light Emitting Diode）１２０及び第２ＬＥＤ２２０が配置された側を上または上側あるいは上方と呼び、第１受光デバイス１３０及び第２受光デバイス２３０が配置された側を下または下側あるいは下方と呼ぶことがある。
　図１Ａ～１Ｃに示すように、半導体リレーモジュール１０００は、第１半導体リレー１００と第２半導体リレー２００とハウジング５００と第１～第４入力端子３１０，３２０，３３０，３４０と第１出力端子４１０及び第２出力端子４２０とを備えている。
　図２に示すように、第１半導体リレー１００は、第１光結合部１１０と第１スイッチング部１５０で構成されている。図１Ｂに示すように、第１光結合部１１０は、第１発光素子１２０と第１受光デバイス１３０と第１透光部５２１とを有している。なお、第１発光素子１２０は、１つまたは複数の発光ダイオード（以下、ＬＥＤという）で構成される。以降の説明において、第１発光素子１２０を第１ＬＥＤ１２０と呼ぶ。
　第１光結合部１１０において、第１ＬＥＤ１２０は、図示しない銀ペースト等の導電性接着材により、カソードが第３入力端子３３０におけるハウジング５００の内部の端部に設けられたダイパッド３６０に接続され、アノードに金属ワイヤ６００の一端が接続されている。また、金属ワイヤ６００の他端は第１入力端子３１０に接続されている。金属ワイヤ６００として、例えば、金ワイヤが用いられる。
　第１受光デバイス１３０は、第１受光素子１３１（図２参照）と第１制御回路１３２（図２参照）とが１つの半導体基板（図示せず）に形成されるか、あるいは１つの実装基板（図示せず）に実装されるかして構成される。なお、第１受光素子１３１は、フォトダイオードアレイ（以下、ＰＤＡという）で構成される。以降の説明において、第１受光素子１３１を第１ＰＤＡ１３１と呼ぶ。
　第１受光デバイス１３０は、銀ペースト等の導電性接着材によりダイパッド１４０の表面に実装されている。また、第１制御回路１３２がダイパッド１４０に電気的に接続されている。第１受光デバイス１３０のソースは、金属ワイヤ６００によりダイパッド１４０に接続されている。
　第１透光部５２１は、絶縁性の透光性樹脂からなり、第１ＬＥＤ１２０と第１受光デバイス１３０及びこれらの間を覆うように配置されている。第１透光部５２１は、第１ＬＥＤ１２０と第１受光デバイス１３０との光結合空間として構成されている。なお、第１透光部５２１は、第１スイッチング部１５０も覆うように形成されている。
　第１スイッチング部１５０は、ＭＯＳＦＥＴ１６１とＭＯＳＦＥＴ１６２とを有しており、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２の各々は、表面にゲート（Ｇ）電極（図２参照。以下、単にゲート（Ｇ）という。）及びソース（Ｓ）電極（図２参照。以下、単にソース（Ｓ）という。）が、裏面にドレイン（Ｄ）電極（図２参照。以下、単にドレイン（Ｄ）という。）が設けられた、公知の構成の縦型ＮチャネルＭＯＳＦＥＴである。
　図１Ｂ及び図２に示すように、第１半導体リレー１００内で、ソース（Ｓ）同士が電気的に接続され、ＭＯＳＦＥＴ１６１とＭＯＳＦＥＴ１６２とは直列接続されている。具体的な接続関係をさらに述べる。
　ＭＯＳＦＥＴ１６１のゲート（Ｇ）は、金属ワイヤ６００を介して第１制御回路１３２に接続されている。同様に、ＭＯＳＦＥＴ１６２のゲート（Ｇ）は、金属ワイヤ６００を介して第１制御回路１３２に接続されている。一方、ＭＯＳＦＥＴ１６１のソース（Ｓ）及びＭＯＳＦＥＴ１６２のソース（Ｓ）は、金属ワイヤ６００を介して第１受光デバイス１３０が実装されたダイパッド１４０に接続されている。つまり、ＭＯＳＦＥＴ１６１のソース（Ｓ）とＭＯＳＦＥＴ１６２のソース（Ｓ）は、金属ワイヤ６００とダイパッド１４０とを介して第１制御回路１３２と電気的に接続されている。なお、ＭＯＳＦＥＴ１６１のドレイン（Ｄ）は、銀ペースト等の導電性接着材によりダイパッド４６０の表面に接続されており、同様に、ＭＯＳＦＥＴ１６２のドレイン（Ｄ）は、ダイパッド４７０の表面に接続されている。
　第２半導体リレー２００は、第２光結合部２１０と第２スイッチング部２５０で構成されている。第２光結合部２１０は、第２発光素子２２０と第２受光デバイス２３０と第２透光部５２２とを有している。なお、第２発光素子２２０は、１つまたは複数の発光ダイオード（以下、ＬＥＤという）で構成される。以降の説明において、第２発光素子２２０を第２ＬＥＤ２２０と呼ぶ。
　第２光結合部２１０において、第２ＬＥＤ２２０は、図示しない銀ペースト等の導電性接着材により、カソードが第２入力端子３２０におけるハウジング５００の内部の端部に設けられたダイパッド３７０に接続され、アノードに金属ワイヤ６００の一端が接続されている。また、金属ワイヤ６００の他端は第４入力端子３４０に接続されている。
　第２受光デバイス２３０は、第２受光素子２３１（図２参照）と第２制御回路２３２（図２参照）とが１つの半導体基板（図示せず）に形成されるか、あるいは１つの実装基板（図示せず）に実装されるかして構成される。なお、第２受光素子２３１は、ＰＤＡで構成される。以降の説明において、第２受光素子２３１を第２ＰＤＡ２３１と呼ぶ。
　第２受光デバイス２３０は、銀ペースト等の導電性接着材によりダイパッド２４０の表面に実装されている。また、第２制御回路２３２がダイパッド２４０に電気的に接続されている。第２受光デバイス２３０のソースは、金属ワイヤ６００によりダイパッド２４０に接続されている。
　第２透光部５２２は、第１透光部５２１と同様に絶縁性の透光性樹脂からなり、第２ＬＥＤ２２０と第２受光デバイス２３０及びこれらの間を覆うように配置されている。第２透光部５２２は、第２ＬＥＤ２２０と第２受光デバイス２３０との光結合空間として構成されている。なお、第２透光部５２２は、第２スイッチング部２５０も覆うように形成されている。また、第１透光部５２１と第２透光部５２２は、Ｙ方向に所定の間隔をあけて配置されている。
　第２スイッチング部２５０は、ＭＯＳＦＥＴ２６１とＭＯＳＦＥＴ２６２とを有しており、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２の各々は、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２と同様に、公知の構成の縦型ＮチャネルＭＯＳＦＥＴである。
　図１Ｂ及び図２に示すように、第２半導体リレー２００内で、ＭＯＳＦＥＴ２６１とＭＯＳＦＥＴ２６２とは直列接続されており、これらの接続関係は、第１半導体リレー１００のＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２と同様である。
　つまり、ＭＯＳＦＥＴ２６１のゲート（Ｇ）は、金属ワイヤ６００を介して第２制御回路２３２に接続されている。同様に、ＭＯＳＦＥＴ２６２のゲート（Ｇ）は、金属ワイヤ６００を介して第２制御回路２３２に接続されている。一方、ＭＯＳＦＥＴ２６２のソース（Ｓ）及びＭＯＳＦＥＴ２６２のソース（Ｓ）は、金属ワイヤ６００を介して第２受光デバイス２３０が実装されたダイパッド２４０に接続されている。つまり、ＭＯＳＦＥＴ２６１のソース（Ｓ）とＭＯＳＦＥＴ２６２のソース（Ｓ）は、金属ワイヤ６００とダイパッド２４０とを介して第２制御回路２３２と電気的に接続されている。なお、ＭＯＳＦＥＴ２６１のドレイン（Ｄ）は、銀ペースト等の導電性接着材によりダイパッド４８０の表面に接続されており、同様に、ＭＯＳＦＥＴ２６２のドレイン（Ｄ）は、ダイパッド４９０の表面に接続されている。
　また、図２から明らかなように、第１スイッチング部１５０のＭＯＳＦＥＴ１６１と第２スイッチング部２５０のＭＯＳＦＥＴ２６１とは、Ｙ方向に沿って、ソース（Ｓ）とドレイン（Ｄ）の配列方向が同じになるように配置されている。第１スイッチング部１５０のＭＯＳＦＥＴ１６２と第２スイッチング部２５０のＭＯＳＦＥＴ２６２とは、Ｙ方向に沿って、ソース（Ｓ）とドレイン（Ｄ）の配列方向が同じになるように配置されている。
　ハウジング５００は、前述の第１透光部５２１と第２透光部５２２と遮光部５１０とを有する絶縁樹脂構造体である。また、第１半導体リレー１００と第２半導体リレー２００、さらに第１～第４入力端子３１０，３２０，３３０，３４０のそれぞれの一部と第１出力端子４１０及び第２出力端子４２０のそれぞれの一部がハウジング５００に覆われている。
　遮光部５１０は、絶縁性の遮光性樹脂からなり、第１透光部５２１を含む第１光結合部１１０と第１スイッチング部１５０と第２透光部５２２を含む第２光結合部２１０と第２スイッチング部２５０とを覆うように設けられている。また、遮光部５１０は、第１透光部５２１と第２透光部５２２との間を埋めるように配置されている。
　第１透光部５２１と第２透光部５２２との間に遮光部５１０を設けることにより、図１Ｃに示すように、第１半導体リレー１００に設けられた第１ＬＥＤ１２０の光信号が第２半導体リレー２００に設けられた第２ＰＤＡ２３１に入射されるのを防止することができる。同様に、第２半導体リレー２００に設けられた第２ＬＥＤ２２０の光信号が第１半導体リレー１００に設けられた第１ＰＤＡ１３１に入射されるのを防止することができる。また、第１ＬＥＤ１２０及び第２ＬＥＤ２２０のそれぞれの光信号が、ハウジング５００の外部に漏れ出すのを防止することができる。
　図１Ａに示すように、第１～第４入力端子３１０，３２０，３３０，３４０の各々は、ハウジング５００における上下方向の中間部分からハウジング５００の外部に引き出され、折り曲げられて、ハウジング５００の側面に沿って下方に延び、さらに折り曲げられて、ハウジング５００の下面に沿って、当該下面と略平行に延びている。また、第１～第４入力端子３１０，３２０，３３０，３４０の各々は、ハウジング５００の内部で折り曲げられて上方に延び、さらに折り曲げられて、ハウジング５００の上面と略平行に延びている。なお、第２入力端子３２０と第３入力端子３３０は、ハウジング５００の上面と略平行に延びた部分が、Ｙ方向にさらに折り曲げられている。第２入力端子３２０と第３入力端子３３０のそれぞれにおけるハウジング５００の内部の端部には、ダイパッド３６０と第２ダイパッド３７０がそれぞれ設けられている。
　第１入力端子３１０は、金属ワイヤ６００を介して第１ＬＥＤ１２０のアノードに接続され、第３入力端子３３０は、ハウジング５００の内部の端部に設けられたダイパッド３６０を介して第１ＬＥＤ１２０のカソードに電気的に接続されている。
　第４入力端子３４０は、金属ワイヤ６００を介して第２ＬＥＤ２２０のアノードに接続され、第２入力端子３２０は、ハウジング５００の内部の端部に設けられたダイパッド３７０を介して第２ＬＥＤ２２０のカソードに電気的に接続されている。
　一方、図１Ａ～１Ｃに示すように、第３入力端子３３０と第４入力端子３４０は、入力接続線３５０により互いに接続されている。入力接続線３５０は、Ｙ方向に沿って延びており、その表面は、ハウジング５００の遮光部５１０に覆われている。また、入力接続線３５０は、第３入力端子３３０及び第４入力端子３４０のうち、それぞれハウジング５００の内部で上方に折り曲げられる前の部分に接続されている。また、出力接続線４５０は、ハウジング５００の下面からＺ方向に沿って入力接続線３５０と同じ高さに位置するように設けられている。
　なお、本願明細書において、「平行」、または「同じ」とは、半導体リレーモジュール１０００を構成する各部品の製造公差や各部品間の組立公差を含んで、平行、または同じという意味であり、比較対象間で厳密な意味で平行、または同じであることまでを意味するものではない。
　図１Ａに示すように、第１出力端子４１０及び第２出力端子４２０の各々は、ハウジング５００における上下方向の中間部分からハウジング５００の外部に引き出され、折り曲げられて、ハウジング５００の側面に沿って下方に延び、さらに折り曲げられて、ハウジング５００の下面に沿って、当該下面と略平行に延びている。また、第１出力端子４１０及び第２出力端子４２０は、ハウジング５００の内部で折り曲げられて下方に延び、さらに折り曲げられて、ハウジング５００の下面と略平行に延びている。なお、第１出力端子４１０及び第２出力端子４２０におけるハウジング５００内部の端部には、ダイパッド４６０とダイパッド４９０がそれぞれ設けられている。
　第１～第４入力端子３１０，３２０，３３０，３４０と第１出力端子４１０及び第２出力端子４２０が、それぞれ前述した形状を有しており、半導体リレーモジュール１０００は、ＳＯＰ（Small Outline Package）パッケージを構成している。第１～第４入力端子３１０，３２０，３３０，３４０と第１出力端子４１０及び第２出力端子４２０のそれぞれにおいて、ハウジング５００の下面と略平行に延びる部分が、図示しない実装基板との接続部となる。半導体リレーモジュール１０００をＳＯＰパッケージとすることにより、実装基板の表面に半導体リレーモジュール１０００を容易に実装できる。また、第１～第４入力端子３１０，３２０，３３０，３４０と第１出力端子４１０及び第２出力端子４２０のそれぞれにおけるハウジング５００の外部の端部をハウジング５００に近づけることができ、実装基板に対する半導体リレーモジュール１０００の実装面積を小さくできる。
　第１出力端子４１０は、ハウジング５００の内部の端部に設けられたダイパッド４６０を介して、第１スイッチング部１５０のＭＯＳＦＥＴ１６１のドレイン（Ｄ）に電気的に接続され、第２出力端子４２０は、ハウジング５００の内部の端部に設けられたダイパッド４９０を介して、第２スイッチング部２５０のＭＯＳＦＥＴ２６２のドレイン（Ｄ）に電気的に接続されている。第１スイッチング部１５０のＭＯＳＦＥＴ１６２は、ダイパッド４７０に、第２スイッチング部２５０のＭＯＳＦＥＴ２６１は、ダイパッド４８０に実装されている。
　なお、第１光結合部１１０及び第２光結合部２１０にそれぞれ配置されたダイパッド１４０及びダイパッド２４０と第１スイッチング部１５０及び第２スイッチング部２５０にそれぞれ配置されたダイパッド４６０，４７０，４８０，４９０とは、ハウジング５００の下面からＺ方向に沿って同じ高さに位置するように設けられている。
　一方、図１Ａ～１Ｃに示すように、第１スイッチング部１５０のＭＯＳＦＥＴ１６２が設けられたダイパッド４７０と第２スイッチング部２５０のＭＯＳＦＥＴ２６１が設けられたダイパッド４８０とは、出力接続線４５０により互いに接続されている。つまり、第１スイッチング部１５０のＭＯＳＦＥＴ１６２のドレイン（Ｄ）と第２スイッチング部２５０のＭＯＳＦＥＴ２６１のドレイン（Ｄ）とが電気的に接続されている。
　出力接続線４５０は、Ｙ方向に沿って延びる第１部分４５０ａを有し、その表面は、ハウジング５００の遮光部５１０に覆われている。また、出力接続線４５０は、第１部分４５０ａの両端でそれぞれＸ方向左側に折り曲げられ、ダイパッド４７０及びダイパッド４８０にそれぞれ接続されている。
　次に、半導体リレーモジュール１０００の動作について、図１Ａ～１Ｃ及び図２を参照しながら説明する。なお、以降の説明において、ＭＯＳＦＥＴ１６１のドレイン（Ｄ）、またはこれと同電位のダイパッド４６０を第１半導体リレー１００の第１出力端と呼ぶことがある。ＭＯＳＦＥＴ１６２のドレイン（Ｄ）、またはこれと同電位のダイパッド４７０を第１半導体リレー１００の第２出力端と呼ぶことがある。
　また、ＭＯＳＦＥＴ２６１のドレイン（Ｄ）、またはこれと同電位のダイパッド４８０を第２半導体リレー２００の第１出力端と呼ぶことがある。ＭＯＳＦＥＴ２６２のドレイン（Ｄ）または、これと同電位のダイパッド４９０を第２半導体リレー２００の第２出力端と呼ぶことがある。
　第１入力端子３１０と第２入力端子３２０との間に所定の電圧を印加することで、第１ＬＥＤ１２０及び第２ＬＥＤ２２０がそれぞれ発光して、光信号を出力する。
　第１半導体リレー１００において、第１ＬＥＤ１２０から光信号が出力されると、第１受光デバイス１３０の第１ＰＤＡ１３１がこの光信号を受けて、光信号の強度に応じた信号を出力する。第１制御回路１３２は、第１ＰＤＡ１３１から出力された信号に応じた電圧信号を第１スイッチング部１５０のＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）に印加し、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２のそれぞれのゲートを充電する。
　ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）の電位が所定値以上になると、ＭＯＳＦＥＴ１６１のドレイン（Ｄ）とソース（Ｓ）との間に電流が流れ、ＭＯＳＦＥＴ１６２のドレイン（Ｄ）とソース（Ｓ）との間に電流が流れる。その結果、ＭＯＳＦＥＴ１６１のドレイン（Ｄ）とＭＯＳＦＥＴ１６２のドレイン（Ｄ）が導通状態となり、第１半導体リレー１００は、閉状態となる。
　同様に、第２半導体リレー２００において、第２ＬＥＤ２２０から光信号が出力されると、第２受光デバイス２３０の第２ＰＤＡ２３１がこの光信号を受けて、光信号の強度に応じた信号を出力する。第２制御回路２３２は、第２ＰＤＡ２３１から出力された信号に応じた電圧信号を第２スイッチング部２５０のＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）に印加し、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）を充電する。
　ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）の電位が所定値以上になると、ＭＯＳＦＥＴ２６１のドレイン（Ｄ）とソース（Ｓ）との間に電流が流れ、ＭＯＳＦＥＴ２６２のドレイン（Ｄ）とソース（Ｓ）との間に電流が流れる。その結果、ＭＯＳＦＥＴ２６１のドレイン（Ｄ）とＭＯＳＦＥＴ２６２のドレイン（Ｄ）が導通状態となり、第２半導体リレー２００は、閉状態となる。
　一方、第１入力端子３１０と第２入力端子３２０との間に電圧を印加しない場合は、第１ＬＥＤ１２０及び第２ＬＥＤ２２０は発光せず、第１ＰＤＡ１３１及び第２ＰＤＡ２３１は信号を出力しない。この場合、第１制御回路１３２を介して、第１スイッチング部１５０のＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）に蓄積された電荷が放電され、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）の電位が低下する。また、第２制御回路２３２を介して、第２スイッチング部２５０のＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）に蓄積された電荷が放電され、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）の電位が低下する。
　第１スイッチング部１５０のＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）の電位が所定のしきい値以下になると、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２の各々で、ドレイン（Ｄ）とソース（Ｓ）との間に電流が流れなくなる。その結果、ＭＯＳＦＥＴ１６１のドレイン（Ｄ）とＭＯＳＦＥＴ１６２のドレイン（Ｄ）が非導通状態となり、第１半導体リレー１００は、開状態となる。
　同様に、第２スイッチング部２５０のＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）の電位が所定のしきい値以下になると、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２の各々で、ドレイン（Ｄ）とソース（Ｓ）との間に電流が流れなくなる。その結果、ＭＯＳＦＥＴ２６１のドレイン（Ｄ）とＭＯＳＦＥＴ２６２のドレイン（Ｄ）が非導通状態となり、第２半導体リレー２００は、開状態となる。
　つまり、第１スイッチング部１５０は、第１受光デバイス１３０の出力信号に応じて第１半導体リレー１００の第１出力端と第２出力端との間を開閉するように構成されている。第２スイッチング部２５０は、第２受光デバイス２３０の出力信号に応じて第２半導体リレー２００の第１出力端と第２出力端との間を開閉するように構成されている。
　なお、第３及び第４入力端子３３０，３４０は、後述するように検査用の入力端子として用いるため、通常使用時において、第１入力端子３１０と第２入力端子３２０との間に所定の電圧を印加するとき、第３及び第４入力端子３３０，３４０に外部電圧を印加する必要はない。
　以上説明したように、第１半導体リレー１００と第２半導体リレー２００がそれぞれ閉状態になると、第１出力端子４１０と第２出力端子４２０との間が導通状態となり、半導体リレーモジュール１０００が閉状態となる。第１半導体リレー１００と第２半導体リレー２００がそれぞれ開状態になると、第１出力端子４１０と第２出力端子４２０との間が非導通状態となり、半導体リレーモジュール１０００が開状態となる。
　［半導体リレーモジュールの検査手順］
　図３Ａは、第１半導体リレーを検査する場合の半導体リレーモジュール１０００の平面図を、図３Ｂは、第２半導体リレーを検査する場合の半導体リレーモジュール１０００の平面図を示す。
　半導体リレーモジュール１０００を構成する部品のいずれかに何らかの故障が生じている場合、半導体リレーモジュール１０００は、前述したようには動作しなくなる。例えば、第１入力端子３１０と第２入力端子３２０との間に所定の電圧を印加しても、半導体リレーモジュール１０００が開状態のままで閉状態とならないことがある。また、第１入力端子３１０と第２入力端子３２０との間で電圧の印加を終了しても、半導体リレーモジュール１０００が閉状態のままで開状態とならないことがある。
　この場合、図３Ａに示すように、第４入力端子３４０と第２入力端子３２０との間に電源２２００を接続し、常時、第２ＬＥＤ２２０が発光している状態（常時ＯＮ状態）にする。この状態で、第１入力端子３１０と第３入力端子３３０との間に電圧を印加すると、半導体リレーモジュール１０００が閉状態となる場合は、第１半導体リレー１００は正常に動作していると言える。また、別のタイミングで電圧の印加を停止すると、半導体リレーモジュール１０００が開状態となる場合は、第１半導体リレー１００は正常に動作していると言える。
　一方、第１入力端子３１０と第３入力端子３３０との間に電圧を印加した場合に、半導体リレーモジュール１０００が閉状態とならないか、または、電圧の印加停止時に、半導体リレーモジュール１０００が開状態とならない場合、第１半導体リレー１００の内部で異常が生じている可能性がある。
　また、図３Ｂに示すように、第１入力端子３１０と第３入力端子３３０との間に電源２１００を接続し、常時、第１ＬＥＤ１２０が点灯している状態（常時ＯＮ状態）にする。この状態で、第４入力端子３４０と第２入力端子３２０との間に電圧を印加すると、半導体リレーモジュール１０００が閉状態となる場合は、第２半導体リレー２００は正常に動作していると言える。また、別のタイミングで電圧の印加を停止すると、半導体リレーモジュール１０００が開状態となる場合は、第２半導体リレー２００は正常に動作していると言える。
　一方、電圧印加時に、半導体リレーモジュール１０００が閉状態とならないか、または、電圧の印加停止時に、半導体リレーモジュール１０００が開状態とならない場合、第２半導体リレー２００の内部で異常が生じている可能性がある。
　なお、図３Ａに示す結線及び図３Ｂに示す結線のいずれの場合でも、半導体リレーモジュール１０００の開閉状態が変わらない場合は、第１半導体リレー１００または第２半導体リレー２００のいずれか、あるいはその両方で異常が生じている可能性がある。例えば、第１ＬＥＤ１２０の発光不良が生じていれば、図３Ａに示す結線及び図３Ｂに示す結線のいずれの場合でも、第２半導体リレー２００は、閉状態にならない。したがって、半導体リレーモジュール１０００は、閉状態に遷移しない。
　図３Ａ及び図３Ｂに示すように、第１半導体リレー１００と第２半導体リレー２００のうち、いずれか一方を常時ＯＮ状態にしておくことで、出力端子と出力端子との中間位置に、別途、検査用出力端子を設けることなく、他方の半導体リレーでのＯＮ／ＯＦＦ特性やＯＦＦ時の耐電圧測定等の検査を行うことが可能となる。
　［半導体リレーモジュールの製造方法］
　図４は、本実施形態に係る半導体リレーモジュールの製造工程の一部を示す。図５は、半導体リレーモジュールの別の製造工程の一部を示し、図６は、図５に示す工程を経て製造された半導体リレーモジュールの平面図を示す。
　図４の左側に示す図は、第１光結合部１１０及び第２光結合部２１０と第１スイッチング部１５０及び第２スイッチング部２５０とを構成する各部品が実装されたリードフレーム７００が第１透光部５２１及び第２透光部５２２を構成する透光性樹脂で封止された状態を示す。なお、図４では示していないが、この時点で、第１ＬＥＤ１２０及び第２ＬＥＤ２２０や第１受光デバイス１３０及び第２受光デバイス２３０は、第１透光部５２１及び第２透光部５２２の内部に配置されたリードフレーム７００の一部であるダイパッド３６０，３７０，１４０、２４０に実装され、所定の位置に金属ワイヤ６００がボンディングされている。
　第１透光部５２１及び第２透光部５２２の外側には、リードフレーム７００の一部である一次タイバー７１０と第１～第４入力端子３１０，３２０，３３０，３４０と第１出力端子４１０及び第２出力端子４２０とが突出している。第１～第４入力端子３１０，３２０，３３０，３４０は、その延在方向と交差する方向に延びる一次タイバー７１０によって、互いに接続されている。また、第１出力端子４１０及び第２出力端子４２０は、その延在方向と交差する方向に延びる一次タイバー７１０によって、互いに接続されている。なお、第３入力端子３３０及び第４入力端子３４０とそれぞれ対向する位置には、出力端子は設けられておらず、図４に示す工程の前で一次タイバー７１０から切り離されている。
　次に、図４の右側に示すように、一次タイバー７１０の一部を切断する。このとき、第３入力端子３３０と第４入力端子３４０との間を接続する一次タイバー７１０は残存させる。また、予め出力端子が切り離された部分を接続する一次タイバー７１０も残存させる。前者の一次タイバー７１０が入力接続線３５０に相当し、後者の一次タイバー７１０が出力接続線４５０に相当する。この後、第１透光部５２１及び第２透光部５２２と、残存した一次タイバー７１０とを、遮光部５１０を構成する遮光性樹脂（図示せず）で覆い、半導体リレーモジュール１０００を得る。
　本実施形態によれば、リードフレーム７００を構成する一次タイバー７１０を入力接続線３５０や出力接続線４５０として利用することができ、別途、これらを形成する工程を省略できる。このことにより、半導体リレーモジュール１０００の製造コストを低減できる。
　また、本実施形態に示すリードフレーム７００を用いることで、別のタイプの半導体リレーモジュール１１００を簡便に製造することができる。図５、図６を参照しながらこのことについて説明する。
　図５に示す工程は、図４に示す工程に相当する。ただし、図５に示す例では、第２入力端子３２１及び第１入力端子３１２とそれぞれ対向する位置に設けられた第２出力端子４２１及び第１出力端子４１２は、一次タイバー７１０から切り離されておらず、残存している。
　この状態で、入力側及び出力側とも、一次タイバー７１０を切り離す。この後、第１透光部５２１及び第２透光部５２２を、遮光部５１０を構成する遮光性樹脂で覆う。
　このようにすることで、互いに独立して開閉動作する第１半導体リレー１００と第２半導体リレー２００とが１つのパッケージに集積された図６に示す半導体リレーモジュール１１００を製造することができる。
　図６に示すように、第１半導体リレー１００は、第１入力端子３１１及び第２入力端子３２１と第１出力端子４１１及び第２出力端子４２１とを有する。第２半導体リレー２００は、第１入力端子３１２及び第２入力端子３２２と第１出力端子４１２及び第２出力端子４２２とを有する。
　［効果等］
　以上説明したように、本実施形態に係る半導体リレーモジュール１０００は、第１半導体リレー１００と、第２半導体リレー２００と、第１半導体リレー１００と第２半導体リレー２００とを被覆したハウジング５００と、ハウジング５００から露出した第１～第４入力端子３１０，３２０，３３０，３４０と、ハウジング５００から露出した第１出力端子４１０及び第２出力端子４２０と、を少なくとも備えている。
　第１半導体リレー１００は、第１ＬＥＤ１２０と第１ＬＥＤ１２０の光信号を受光する第１受光デバイス１３０とを有する第１光結合部１１０と、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２を有する第１スイッチング部１５０と、を有している。ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２は、第１受光デバイス１３０の出力信号に応じて、それぞれに設けられた第１出力端と第２出力端との間を開閉する。
　第２半導体リレー２００は、第２ＬＥＤ２２０と第２ＬＥＤ２２０の光信号を受光する第２受光デバイス２３０とを有する第２光結合部２１０と、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２を有する第２スイッチング部２５０と、を有している。ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２は、第２受光デバイス２３０の出力信号に応じて、それぞれに設けられた第１出力端と第２出力端との間を開閉する。
　第１入力端子３１０は、第１半導体リレー１００の第１ＬＥＤ１２０のアノードに接続され、第２入力端子３２０は、第２半導体リレー２００の第２ＬＥＤ２２０のカソードに接続されている。第１半導体リレー１００の第１ＬＥＤ１２０のカソードと第２半導体リレー２００の第２ＬＥＤ２２０のアノードは、入力接続線３５０を介して電気的に接続されている。
　第１出力端子４１０は、第１半導体リレー１００の第１出力端であるダイパッド４６０に接続され、第２出力端子４２０は、第２半導体リレー２００の第２出力端であるダイパッド４９０に接続されている。第１半導体リレー１００の第２出力端であるダイパッド４７０と第２半導体リレー２００の第１出力端であるダイパッド４８０とは、出力接続線４５０を介して接続されている。
　半導体リレーモジュール１０００は、さらに、入力接続線３５０に接続され、ハウジング５００から露出した第３入力端子３３０及び第４入力端子３４０を備えている。入力接続線３５０と出力接続線４５０は、ハウジング５００に被覆されている。
　本実施形態によれば、第１ＬＥＤ１２０に第１入力端子３１０と第３入力端子３３０とが接続され、第２ＬＥＤ２２０に第４入力端子３４０と第２入力端子３２０とが接続されている。
　よって、図３Ａ及び図３Ｂを用いて説明したように、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させることができる。また、このことにより、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して検査することができる。
　また、入力接続線３５０により、第３入力端子３３０と第４入力端子３４０とが接続されている。このことにより、第１入力端子３１０と第２入力端子３２０との間に所定の電圧を印加することで、第１半導体リレー１００と第２半導体リレー２００とを１つの半導体リレーとして一体的に動作させることができる。
　また、本実施形態によれば、第１出力端子４１０と第２出力端子４２０との間の絶縁距離を確保でき、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。このことについて、さらに説明する。
　図７は、比較のための半導体リレーモジュールの回路図を示す。図７に示す回路は、特許文献２に開示された従来の回路に対応している。
　図７に示す半導体リレーモジュール１２００は、入力端子が３端子である。第１入力端子３１０と第３入力端子３３０との間、及び第３入力端子３３０と第２入力端子３２０との間に、図示しない電源をそれぞれ接続することにより、第１ＬＥＤ１２０と第２ＬＥＤ２２０をそれぞれ独立して駆動させることができる。このことにより、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、また、独立して検査することができる。また、第１半導体リレー１００と第２半導体リレー２００とを１つの半導体リレーとして一体的に動作させることができる。
　図７に示す半導体リレーモジュール１２００は、出力端子も３端子であり、第１出力端子４１０と第２出力端子４２０との間に検査用出力端子として中間端子４３０が設けられている。このため、第１半導体リレー１００と第２半導体リレー２００とを１つの半導体リレーとして一体的に動作させた場合、半導体リレーモジュール１２００における出力端子間の絶縁距離が、第１出力端子４１０と中間端子４３０との距離、または、中間端子４３０と第２出力端子４２０間の距離に縮められてしまう。よって、半導体リレーモジュール１２００が開状態の場合の第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れないという問題があった。
　一方、本実施形態によれば、出力接続線４５０により、第１スイッチング部１５０と第２スイッチング部２５０とが直列接続されており、また、図７に示すような中間端子４３０を設けていない。このことにより、第１出力端子４１０と第２出力端子４２０との間の絶縁距離を確保でき、また、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。
　特に、本実施形態の半導体リレーモジュール１０００は、第１ＬＥＤ１２０と第１ＰＤＡ１３１とが、また、第２ＬＥＤ２２０と第２ＰＤＡ２３１とが、それぞれ電気的に絶縁分離されている。つまり、半導体リレーモジュール１０００は、入出力間が絶縁されたリレースイッチである。よって、入力側回路、つまり、第１光結合部１１０及び第２光結合部２１０を、出力側の影響を受けることなく動作させることができる。
　本実施形態によれば、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れるため、第１出力端子４１０及び第２出力端子４２０に接続される負荷に関する電圧の制約を緩和できる。
　遮光性樹脂からなり、第１ＬＥＤ１２０及び第２ＬＥＤ２２０からそれぞれ発せられる光信号を遮蔽する遮光部５１０が、第１半導体リレー１００の第１光結合部１１０と第２半導体リレー２００の第２光結合部２１０との間に配置されている。
　このようにすることで、第１ＬＥＤ１２０の光信号の第２半導体リレー２００への漏れ込み及び第２ＬＥＤ２２０の光信号の第１半導体リレー１００への漏れ込みを防止できる。このことにより、第１半導体リレー１００及び第２半導体リレー２００の一方を独立に動作させた場合に、他方で誤動作が起きるのを抑制でき、ひいては、第１半導体リレー１００及び第２半導体リレー２００をそれぞれ独立して検査した場合の検査精度を確保できる。
　出力接続線４５０は、その全長に亘ってハウジング５００に被覆されているのが好ましい。
　このようにすることで、出力接続線４５０を絶縁樹脂構造体であるハウジング５００で確実に被覆できる。このため、第１出力端子４１０と第２出力端子４２０との間の絶縁距離を確保でき、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。
　第１半導体リレー１００及び第２半導体リレー２００は、Ｙ方向（第１方向）に並んで配置されている。出力接続線４５０のうちＹ方向に延在する部位である第１部分４５０ａが、ハウジング５００に被覆されている。また、第１部分４５０ａは、第１光結合部１１０及び第２光結合部２１０に形成された透光性樹脂からなる第１透光部５２１及び第２透光部５２２に対して、Ｘ方向（第２方向）右側に離間して配置されている。
　このようにすることで、第１ＬＥＤ１２０及び第２ＬＥＤ２２０からそれぞれ発せられる光信号が、出力接続線４５０の第１部分４５０ａに当たって乱反射し、第１ＰＤＡ１３１及び第２ＰＤＡ２３１に迷光として入射されるのを防止できる。このことにより、第１半導体リレー１００及び第２半導体リレー２００をそれぞれ検査する場合の検査精度を向上できる。また、半導体リレーモジュール１０００内部の配線レイアウトを簡素化できる。
　また、入力接続線３５０のＹ方向に延在する部位が、ハウジング５００に被覆されるとともに、第１光結合部１１０及び第２光結合部２１０に形成された透光性樹脂からなる第１透光部５２１及び第２透光部５２２に対して、Ｘ方向左側に離間して配置されている。
　このようにすることで、第１ＬＥＤ１２０及び第２ＬＥＤ２２０からそれぞれ発せられる光信号が、入力接続線３５０に当たって乱反射し、第１ＰＤＡ１３１及び第２ＰＤＡ２３１に迷光として入射されるのを防止できる。このことにより、第１半導体リレー１００及び第２半導体リレー２００をそれぞれ検査する場合の検査精度を向上できる。また、半導体リレーモジュール１０００内部の配線レイアウトを簡素化できる。
　第１半導体リレー１００は、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２を有し、第２半導体リレー２００は、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２を有している。第１半導体リレー１００に設けられたＭＯＳＦＥＴ１６１と第２半導体リレー２００に設けられたＭＯＳＦＥＴ２６１とは、ソース（Ｓ）とドレイン（Ｄ）との配列方向が同じになるように配置されている。また、第１半導体リレー１００に設けられたＭＯＳＦＥＴ１６２と第２半導体リレー２００に設けられたＭＯＳＦＥＴ２６２とは、ソース（Ｓ）とドレイン（Ｄ）との配列方向が同じになるように配置されている。
　このようにすることで、半導体リレーモジュール１０００が第１半導体リレー１００または第２半導体リレー２００のいずれかのみで構成される場合に比べて、第１出力端子４１０と第２出力端子４２０との間の耐圧を２倍に引き上げることができる。
　なお、本実施形態では、第１半導体リレー１００にＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２が、第２半導体リレー２００にＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２がそれぞれ含まれる場合を例に取って説明したが、第１半導体リレー１００及び第２半導体リレー２００に含まれるＭＯＳＦＥＴの個数は、特にこれに限定されない。例えば、第１半導体リレー１００及び第２半導体リレー２００の各々に３つ以上のＭＯＳＦＥＴが含まれていてもよい。
　その場合も、以下に示すようにＭＯＳＦＥＴの配置を規定することで、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。
　つまり、第１半導体リレー１００及び第２半導体リレー２００の各々は、複数のＭＯＳＦＥＴを有している。第１半導体リレー１００に設けられた少なくとも１つのＭＯＳＦＥＴと第２半導体リレー２００に設けられた少なくとも１つのＭＯＳＦＥＴとは、ソース（Ｓ）とドレイン（Ｄ）との配列方向が同じになるように配置されている。
　第１半導体リレー１００は、電気的に直列接続されたＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２を含み、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２は、ソース（Ｓ）同士が電気的に接続されている。第２半導体リレー２００は、電気的に直列接続されたＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２を含み、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２は、ソース（Ｓ）同士が電気的に接続されている。
　第１半導体リレー１００は、第１受光デバイス１３０を有している。第１受光デバイス１３０は、第１ＬＥＤ１２０の光信号を受光する第１ＰＤＡ１３１と、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２を駆動する第１制御回路１３２と、を備えている。第１半導体リレー１００において、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）は、金属ワイヤ６００を介して第１制御回路１３２に電気的に接続されている。ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２のそれぞれのドレイン（Ｄ）は、導電性接着材を介して、互いに分離したダイパッドであるダイパッド４６０及びダイパッド４７０にそれぞれ電気的に接続されている。具体的には、導電性接着材は、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２のそれぞれの下面とリードフレームからなるダイパッドの上面とを接合している。また、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２のそれぞれのソース（Ｓ）は、金属ワイヤ６００を介して第１受光デバイス１３０が実装されたダイパッド１４０に接続されることで、第１制御回路１３２に電気的に接続されている。
　第２半導体リレー２００は、第２受光デバイス２３０を有している。第２受光デバイス２３０は、第２ＬＥＤ２２０の光信号を受光する第２ＰＤＡ２３１と、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２を駆動する第２制御回路２３２と、を備えている。第２半導体リレー２００において、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）は、金属ワイヤ６００を介して第２制御回路２３２に電気的に接続されている。ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれのドレイン（Ｄ）は、導電性接着材を介して、互いに分離したダイパッドであるダイパッド４８０及びダイパッド４９０にそれぞれ電気的に接続されている。具体的には、導電性接着材は、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれの下面とリードフレームからなるダイパッドの上面とを接合している。また、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれのソース（Ｓ）は、金属ワイヤ６００を介して第２受光デバイス２３０が実装されたダイパッド２４０に接続されることで、第２制御回路２３２に電気的に接続されている。
　第１半導体リレー１００及び第２半導体リレー２００をこのように構成することで、第１出力端子４１０と第２出力端子４２０との中間電位、例えば、出力接続線４５０から見て第１スイッチング部１５０と第２スイッチング部２５０とは対称な回路となる。このことにより、例えば、第１出力端子４１０と第２出力端子４２０との間に接続される負荷が、ＤＣ出力またはＡＣ出力のいずれの場合にも、半導体リレーモジュール１０００を入出力間が絶縁されたリレースイッチとして使用することができる。
　また、第１制御回路１３２とＭＯＳＦＥＴ１６１のソース（Ｓ）とＭＯＳＦＥＴ１６２のソース（Ｓ）とを電気的に接続するのが容易となる。同様に、第２制御回路２３２とＭＯＳＦＥＴ２６１のソース（Ｓ）とＭＯＳＦＥＴ２６２のソース（Ｓ）とを電気的に接続するのが容易となる。
　また、第１～第４ＭＯＳＦＥＴ１６１，１６２，２６１，２６２のドレイン（Ｄ）を、ダイパッド４６０，４７０，４８０，４９０にそれぞれ接続することで、半導体リレーモジュール１０００の動作中に、それぞれダイパッド４６０，４７０，４８０，４９０を介して、第１～第４ＭＯＳＦＥＴ１６１，１６２，２６１，２６２から容易に放熱することができる。このことにより、半導体リレーモジュール１０００の動作が安定するとともに、動作信頼性を高められる。
　また、前述したように、第１半導体リレー１００及び第２半導体リレー２００の各々に３つ以上のＭＯＳＦＥＴが含まれていてもよい。
　その場合も、以下に示すようにＭＯＳＦＥＴとダイパッド等の接続関係を規定することで、第１出力端子４１０と第２出力端子４２０との間に接続される負荷が、ＤＣ出力またはＡＣ出力のいずれの場合にも、半導体リレーモジュール１０００を使用することができる。
　つまり、第１半導体リレー１００において、複数のＭＯＳＦＥＴのゲート（Ｇ）は、金属ワイヤ６００を介して第１制御回路１３２に電気的に接続されている。複数のＭＯＳＦＥＴのドレイン（Ｄ）は、導電性接着材を介して、互いに分離したダイパッドにそれぞれ電気的に接続されている。また、複数のＭＯＳＦＥＴのソース（Ｓ）は、金属ワイヤ６００を介して第１受光デバイス１３０が実装されたダイパッド１４０に接続されることで、第１制御回路１３２に電気的に接続されている。
　第２半導体リレー２００において、複数のＭＯＳＦＥＴのゲート（Ｇ）は、金属ワイヤ６００を介して第２制御回路２３２に電気的に接続されている。複数のＭＯＳＦＥＴのドレイン（Ｄ）は、導電性接着材を介して、互いに分離したダイパッドにそれぞれ電気的に接続されている。また、複数のＭＯＳＦＥＴのソース（Ｓ）は、金属ワイヤ６００を介して第２受光デバイス２３０が実装されたダイパッド２４０に接続されることで、第２制御回路２３２に電気的に接続されている。
　なお、前述したように、第１制御回路１３２は、ＭＯＳＦＥＴ１６１及びＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）の充放電回路である。第２制御回路２３２は、ＭＯＳＦＥＴ２６１及びＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）の充放電回路である。図示しないが、第１制御回路１３２及び第２制御回路２３２の回路構成は、種々選択しうる。例えば、Ｄ－ＭＯＳＦＥＴ（デプレッション型ＭＯＳＦＥＴ；図示せず）と、Ｄ－ＭＯＳＦＥＴのゲート（Ｇ）とソース（Ｓ）とを接続する抵抗（図示せず）とで、第１制御回路１３２及び第２制御回路２３２の各々を構成してもよい。あるいは、所定の抵抗値を有する抵抗のみで、第１制御回路１３２及び第２制御回路２３２の各々を構成してもよい。
　＜変形例１＞
　図８は、変形例１に係る半導体リレーモジュール１０００の平面図を示す。なお、図８及び以降に示す各図面において、実施形態１と同様の箇所については同一の符号を付して詳細な説明を省略する。
　図８に示す本変形例の構成は、入力接続線３５１及び出力接続線４５１が、それぞれＹ方向に延びるとともに、第１透光部５２１及び第２透光部５２２と遮光部５１０とに亘って設けられている点で、図１Ｂに示す実施形態１の構成と異なる。
　例えば、図８に示すように、入力接続線３５１は、第３入力端子３３０の屈曲部から第４入力端子３４０に向かって延び、第４入力端子３４０に接続されている。出力接続線４５１は、ダイパッド４７０のＸ方向の中央部分からダイパッド４８０に向かって延び、ダイパッド４８０のＸ方向の中央部分に接続されている。
　本変形例においても、実施形態１に示す構成が奏するのと同様の効果を奏することができる。つまり、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、さらに、それぞれ独立して検査することができる。また、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。なお、ハウジング５００の底面からの高さを、出力接続線４５１とダイパッド４７０及びダイパッド４８０とで同じにすることにより、第１ＬＥＤ１２０及び第２ＬＥＤ２２０からそれぞれ発せられる光信号が、出力接続線４５１によって乱反射されるのを容易に防止できる。
　＜変形例２＞
　図９は、変形例２に係る半導体リレーモジュール１０００の平面図を示す。
　図９に示す本変形例の構成は、出力接続線４５２が、金属ワイヤ６００で構成されている点で、図１Ｂに示す実施形態１の構成と異なる。また、金属ワイヤ６００が、第１透光部５２１と第２透光部５２２と遮光部５１０とに亘って設けられ、ダイパッド４７０とダイパッド４８０とを接続している点で、図１Ｂに示す実施形態１の構成と異なる。
　本変形例においても、実施形態１に示す構成が奏するのと同様の効果を奏することができる。つまり、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、さらに、それぞれ独立して検査することができる。また、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。
　なお、出力接続線４５２を構成する金属ワイヤ６００の本数または太さは、第１スイッチング部１５０及び第２スイッチング部２５０を流れる出力電流の大きさによって適宜変更されうる。
　＜変形例３＞
　図１０Ａは、変形例３に係る半導体リレーモジュール１０００の斜視図を、図１０Ｂは、平面図を示す。
　図１０Ａ、図１０Ｂに示す本変形例の構成は、出力接続線４５１の途中から中間端子４４０がハウジング５００の外側に延びて設けられている点で、図８に示す変形例１の構成と異なる。なお、図１０Ａ、図１０Ｂに破線の丸囲みで示すように、中間端子４４０は、第１出力端子４１０及び第２出力端子４２０と異なり、ハウジング５００の外部で下方に向かう部分が除去されている。よって、図示しない実装基板に本変形例の半導体リレーモジュール１０００を実装した場合、中間端子４４０は、実装基板に接続されず、半導体リレーモジュール１０００の電気的動作に寄与しない。
　本変形例においても、実施形態１に示す構成が奏するのと同様の効果を奏することができる。つまり、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、さらに、それぞれ独立して検査することができる。また、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。
　また、本変形例に示すように、半導体リレーモジュール１０００の動作に寄与しない中間端子４４０が設けられていてもよい。なお、中間端子４４０が出力接続線４５１からハウジング５００の外側に延びて設けられることで、ハウジング５００と出力接続線４５１、ひいてはハウジング５００とダイパッド４７０及びダイパッド４８０との密着強度を高められる。
　（実施形態２）
　図１１は、実施形態２に係る半導体リレーモジュール１０００の平面図を示す。
　図１１に示す本実施形態の構成は、入力端子が３本である点で、図１Ａ～１Ｃに示す実施形態１の構成と異なる。具体的には、図１１に示す構成では、図１Ｂに示す第４入力端子３４０が省略されている。つまり、半導体リレーモジュール１０００は、入力接続線３５０に接続され、ハウジング５００から露出した第３入力端子３３０を備えている。なお、第３入力端子３３０は、ハウジング５００の内部で入力接続線３５０を介して、内部端子３４１に接続されている。内部端子３４１には、第２ＬＥＤ２２０のアノードに一端が接続された金属ワイヤ６００の他端が接続されている。
　本実施形態においても、実施形態１に示す構成が奏するのと同様の効果を奏することができる。まず、第１入力端子３１０と第３入力端子３３０の間、また、第３入力端子３３０と第２入力端子３２０の間にそれぞれ別個に電圧を印加することにより、第１ＬＥＤ１２０及び第２ＬＥＤ２２０、ひいては第１光結合部１１０及び第２光結合部２１０をそれぞれ独立に動作させることができる。このことにより、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、さらに、それぞれ独立して検査することができる。
　また、出力端子と出力端子との間に特許文献２に開示されるような検査用端子を設けていないため、第１出力端子４１０と第２出力端子４２０との間の絶縁距離を確保でき、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。
　また、第１出力端子４１０と第２出力端子４２０との間に、直列接続された第１～第４ＭＯＳＦＥＴ１６１，１６２，２６１，２６２を有しており、第１半導体リレー１００に設けられたＭＯＳＦＥＴ１６１と第２半導体リレー２００に設けられたＭＯＳＦＥＴ２６１とは、ソースとドレインとの配列方向が同じになるように配置されている。また、第１半導体リレー１００に設けられたＭＯＳＦＥＴ１６２と第２半導体リレー２００に設けられたＭＯＳＦＥＴ２６２とは、ソースとドレインとの配列方向が同じになるように配置されている。
　このようにすることで、出力端子間の耐圧を高めることができる。
　＜変形例４＞
　図１２は、変形例４に係る半導体リレーモジュールの平面図を示す。
　図１２に示す本変形例の構成は、第１半導体リレー１００と第２半導体リレー２００とに亘って、１つの透光部５２３が設けられている点で、図１１に示す実施形態２の構成と異なる。透光部５２３は、第１光結合部１１０及び第２光結合部２１０と第１スイッチング部１５０及び第２スイッチング部２５０とを覆うように設けられている。
　また、入力接続線３５１及び出力接続線４５１の各々が、Ｙ方向に延びるとともに透光部５２３の内部に設けられている点で、図１１に示す実施形態２の構成と異なる。なお、第３入力端子３３０は、ハウジング５００の内部で入力接続線３５１を介して、内部端子３４１に接続されている。内部端子３４１には、第２ＬＥＤ２２０のアノードに一端が接続された金属ワイヤ６００の他端が接続されている。
　本変形例においても、実施形態２に示す構成が奏するのと同様の効果を奏することができる。つまり、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、さらに、それぞれ独立して検査することができる。また、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。
　なお、本変形例に示すように、第１半導体リレー１００と第２半導体リレー２００とに亘って、透光部５２３が設けられていてもよい。ただし、実施形態１に示すように、第１透光部５２１と第２透光部５２２との間に遮光部５１０が設けられることで、第１半導体リレー１００及び第２半導体リレー２００の一方を独立に動作させた場合に、他方で誤動作が起きるのを抑制でき、ひいては、第１半導体リレー１００及び第２半導体リレー２００をそれぞれ独立して検査した場合の検査精度を確保できる。
　＜変形例５＞
　図１３は、変形例５に係る半導体リレーモジュール１０００の回路図を示す。なお、上述した実施形態と同様の構成については同一の符号を付して説明を省略する。
　上述した実施形態では、２つの半導体リレー（第１半導体リレー１００と第２半導体リレー２００）を有しているが、変形例５に係る半導体リレーモジュールでは、３つの半導体リレー（第１半導体リレー１００、第３半導体リレー８００、第２半導体リレー２００）を有している。第１半導体リレー１００、第３半導体リレー８００、第２半導体リレー２００は一方向に順に並んで配置されている。
　上述した実施形態では１本の入力接続線３５０が設けられていた。一方、変形例５では、第３半導体リレー８００を更に設けているので、図１３に示すように２本の入力接続線３５０Ａ、３５０Ｂが設けられている。
　出力接続線４５０についても同様に、上述した実施形態では、１本の出力接続線４５０が設けられていたが、変形例５では、図１３に示すように、２本の出力接続線４５０Ａ、４５０Ｂが設けられている。
　第３半導体リレー８００は、第１半導体リレー１００と第２半導体リレー２００と同様に、２つの入力端子（入力端子８６０、入力端子８７０）に接続されている。
　第３半導体リレー８００は、第１半導体リレー１００と第２半導体リレー２００と同様に、第３ＬＥＤ８２０と第３ＬＥＤ８２０の光信号を受光する第３受光デバイス８３０とを有する第３光結合部８１０と、ＭＯＳＦＥＴ８６１及びＭＯＳＦＥＴ８６２を有する第３スイッチング部８５０と、第３制御回路８３２を有している。第３受光デバイス８３０は第３ＰＤＡ（第３受光素子）８３１を含む。ＭＯＳＦＥＴ８６１及びＭＯＳＦＥＴ８６２は、第３受光デバイス８３０の出力信号に応じて、それぞれに設けられた第１出力端と第２出力端との間を開閉する。
　なお、変形例５では３つの半導体リレーが設けられているが、第１半導体リレー１００と第２半導体リレー２００との間に、２つ以上の半導体リレーが設けられていてもよい。つまり、半導体リレーの数は２または３に限定されず、４以上であっても良い。半導体リレーの数に応じて、入力接続線３５０、出力接続線４５０の数は適宜、変更する必要がある。
　（その他の実施形態）
　実施形態１，２及び変形例１～５に示す構成要素を適宜組み合わせて、新たな実施形態とすることもできる。例えば、図１１に示す実施形態２の構成において、変形例３に示すように、出力接続線４５１に接続されハウジング５００から露出した中間端子４４０を設けてもよい。
　なお、本願明細書に示す金属ワイヤ６００は、金ワイヤであるが、必要に応じて、別の材質のワイヤを用いてもよい。例えば、アルミニウムワイヤや銅ワイヤを用いることもできる。
　本開示の半導体リレーモジュールは、内部に含まれる複数の半導体リレーをそれぞれ独立して検査可能であるとともに、出力端子間の高耐圧化が図れるため、有用である。
１００　第１半導体リレー
１１０　第１光結合部
１２０　第１ＬＥＤ（第１発光素子）
１３０　第１受光デバイス
１３１　第１ＰＤＡ（第１受光素子）
１３２　第１制御回路
１４０　ダイパッド
１５０　第１スイッチング部
１６１　ＭＯＳＦＥＴ
１６２　ＭＯＳＦＥＴ
２００　第２半導体リレー
２１０　第２光結合部
２２０　第２ＬＥＤ（第２発光素子）
２３０　第２受光デバイス
２３１　第２ＰＤＡ（第２受光素子）
２３２　第２制御回路
２４０　ダイパッド
２５０　第２スイッチング部
２６１　ＭＯＳＦＥＴ
２６２　ＭＯＳＦＥＴ
３１０　第１入力端子
３２０　第２入力端子
３３０　第３入力端子
３４０　第４入力端子
３４１　内部端子
３５０，３５０Ａ，３５０Ｂ　入力接続線
３６０，３７０　ダイパッド
４１０　第１出力端子
４２０　第２出力端子
４３０　中間端子
４４０　中間端子
４５０，４５０Ａ，４５０Ｂ　出力接続線
４５０ａ　第１部分
４５１　出力接続線
４５２　出力接続線
４６０，４７０，４８０，４９０　ダイパッド
５００　ハウジング
５１０　遮光部
５２１　第１透光部
５２２　第２透光部
５２３　透光部
６００　金属ワイヤ
７００　リードフレーム
７１０　一次タイバー
８００　第３半導体リレー
８１０　第３光結合部
８２０　第３ＬＥＤ（第３発光素子）
８３０　第３受光デバイス
８３１　第３ＰＤＡ（第３受光素子）
８３２　第３制御回路
８５０　第３スイッチング部
８６０，８７０　入力端子
８６１　ＭＯＳＦＥＴ
８６２　ＭＯＳＦＥＴ
１０００，１１００，１２００　半導体リレーモジュール
２１００，２２００　電源

Claims (11)

  1. 　第１半導体リレーと、
    　第２半導体リレーと、
    　前記第１半導体リレーと前記第２半導体リレーとを被覆したハウジングと、
    　前記ハウジングから露出した第１入力端子と、
    　前記ハウジングから露出した第２入力端子と、
    　前記ハウジングから露出した第１出力端子と、
    　前記ハウジングから露出した第２出力端子と、
    　前記ハウジングから露出した第３入力端子と、
    　前記ハウジングに被覆された入力接続線と、
    　前記ハウジングに被覆された出力接続線と、
    を備え、
    　前記第１半導体リレーは、
    　　　　第１発光素子と前記第１発光素子の光信号を受光する第１受光デバイスとを有する第１光結合部と、
    　　　　前記第１受光デバイスの出力信号に応じて前記第１半導体リレーの第１出力端と前記第１半導体リレーの第２出力端との間を開閉する第１ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）を有する第１スイッチング部と、
    を有し、
    　前記第２半導体リレーは、
    　　　　第２発光素子と前記第２発光素子の光信号を受光する第２受光デバイスとを有する第２光結合部と、
    　　　　前記第２受光デバイスの出力信号に応じて前記第２半導体リレーの第１出力端と前記第２半導体リレーの第２出力端との間を開閉する第２ＭＯＳＦＥＴを有する第２スイッチング部と、
    を有し、
    　前記第１入力端子は、前記第１発光素子のアノードに接続され、
    　前記第２入力端子は、前記第２発光素子のカソードに接続され、
    　前記第１半導体リレーの前記第１発光素子のカソードと前記第２半導体リレーの前記第２発光素子のアノードは、前記入力接続線を介して接続され、
    　前記第１出力端子は、前記第１半導体リレーの前記第１出力端に接続され、
    　前記第２出力端子は、前記第２半導体リレーの前記第２出力端に接続され、
    　前記第１半導体リレーの前記第２出力端と前記第２半導体リレーの前記第１出力端は、前記出力接続線を介して接続され、
    　前記第３入力端子は、前記入力接続線に接続されている、半導体リレーモジュール。
  2. 　前記第１発光素子から発せられる前記光信号および前記第２発光素子から発せられる前記光信号を遮蔽する遮光部を更に備え、
    　前記遮光部は、遮光性樹脂で形成されており、
    　前記遮光部が、前記第１半導体リレーの前記第１光結合部と前記第２半導体リレーの前記第２光結合部との間に配置された、請求項１に記載の半導体リレーモジュール。
  3. 　前記出力接続線の全てが、前記ハウジングに被覆されている、請求項１または２に記載の半導体リレーモジュール。
  4. 　前記第１半導体リレー及び前記第２半導体リレーは、並んで配置されており、前記出力接続線が、前記第１光結合部に設けられた第１透光部および前記第２光結合部に設けられた第２透光部から離間するように、前記第１半導体リレーおよび前記第２半導体リレーに隣接して配置された、請求項１～３のいずれか１項に記載の半導体リレーモジュール。
  5. 　前記第１半導体リレー及び前記第２半導体リレーは、並んで配置されており、
    　前記入力接続線が、前記第１光結合部に設けされた第１透光部および前記第２光結合部に設けられた第２透光部から離間するように、前記第１半導体リレーおよび前記第２半導体リレーに隣接して配置された、請求項１～３のいずれか１項に記載の半導体リレーモジュール。
  6. 　前記入力接続線と前記出力接続線との間に前記第１半導体リレーおよび前記第２半導体リレーが配置されている、請求項４または請求項５に記載の半導体リレーモジュール。
  7. 　前記第１半導体リレーは第３ＭＯＳＦＥＴを更に有し、
    　前記第２半導体リレーは第４ＭＯＳＦＥＴを更に有し、
    　前記第１ＭＯＳＦＥＴまたは前記第３ＭＯＳＦＥＴの少なくとも一方と、前記第２ＭＯＳＦＥＴまたは前記第４ＭＯＳＦＥＴの少なくとも一方とは、ソースとドレインとの配列方向が同じになるように配置されている、請求項１～６のいずれか１項に記載の半導体リレーモジュール。
  8. 　前記第１ＭＯＳＦＥＴと前記第３ＭＯＳＦＥＴは、電気的に直列接続され
    　前記第１ＭＯＳＦＥＴのソースと前記第３ＭＯＳＦＥＴのソースは、互いに、電気的に接続され、
    　　前記第２ＭＯＳＦＥＴと前記第４ＭＯＳＦＥＴは、電気的に直列接続され、
    　前記第２ＭＯＳＦＥＴのソースと前記第４ＭＯＳＦＥＴのソースは、互いに、電気的に接続されている、請求項７に記載の半導体リレーモジュール。
  9. 　前記第１ＭＯＳＦＥＴが実装された第１ダイパッドと、
    　前記第２ＭＯＳＦＥＴが実装された第２ダイパッドと、
    　前記第３ＭＯＳＦＥＴが実装された第３ダイパッドと、
    　前記第４ＭＯＳＦＥＴが実装された第４ダイパッドと、
    　前記第１受光デバイスが実装された第５ダイパッドと、
    　前記第２受光デバイスが実装された第６ダイパッドと、
    を更に備え、
    　前記第１受光デバイスは、
    　　　　前記第１発光素子の前記光信号を受光する第１受光素子と、
    　　　　前記第１ＭＯＳＦＥＴと前記第３ＭＯＳＦＥＴを駆動する第１制御回路と、
    を含み、
    　前記第２受光デバイスは、
    　　　　前記第２発光素子の前記光信号を受光する第２受光素子と、
    　　　　前記第２ＭＯＳＦＥＴおよび前記第４ＭＯＳＦＥＴを駆動する第２制御回路と、
    を含み、
    　前記第１ＭＯＳＦＥＴのゲートおよび前記第３ＭＯＳＦＥＴのゲートは、前記第１制御回路に電気的に接続され、
    　前記第１ＭＯＳＦＥＴのドレインは前記第１ダイパッドに電気的に接続され、
    　前記第３ＭＯＳＦＥＴのドレインは前記第３ダイパッドに電気的に接続され、
    　前記第１ＭＯＳＦＥＴのソースおよび前記第３ＭＯＳＦＥＴのソースは、前記第５ダイパッドに電気的に接続され、
    　前記第２ＭＯＳＦＥＴのゲートおよび前記第４ＭＯＳＦＥＴのゲートは、前記第２制御回路に電気的に接続され、
    　前記第２ＭＯＳＦＥＴのドレインは前記第２ダイパッドに電気的に接続され、
    　前記第４ＭＯＳＦＥＴのドレインは前記第４ダイパッドに電気的に接続され、
    　前記第２ＭＯＳＦＥＴのソースおよび前記第４ＭＯＳＦＥＴのソースは、前記第６ダイパッドに電気的に接続された、請求項７または８に記載の半導体リレーモジュール。
  10. 　前記第１透光部および前記第２透光部が一体として形成されている請求項４～６いずれか一項に記載の半導体リレーモジュール。
  11. 　一方向に並んで配置された複数の半導体リレーと、
    　前記ハウジングから露出した第１入力端子と、
    　前記ハウジングから露出した第２入力端子と、
    　前記ハウジングから露出した第３入力端子と、
    　前記ハウジングから露出した第１出力端子と、
    　前記ハウジングから露出した第２出力端子と、
    　前記ハウジングに被覆された入力接続線と、
    　前記ハウジングに被覆された出力接続線と、
    を備え、
    　前記複数の半導体リレーは、一方の端に配置される第１半導体リレーと、他方の端に配置される第２半導体リレーと、前記第１半導体リレーと前記第２半導体リレーの間に配置され前記第１半導体リレーに隣接する第３半導体リレーと、を含み
    　前記第１半導体リレーは、
    　　　　第１発光素子と前記第１発光素子の光信号を受光する第１受光デバイスとを有する第１光結合部と、
    　　　　前記第１受光デバイスの出力信号に応じて前記第１半導体リレーの第１出力端と前記第１半導体リレーの第２出力端との間を開閉する第１ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）を有する第１スイッチング部と、
    を有し、
    　前記第２半導体リレーは、
    　　　　第２発光素子と前記第２発光素子の光信号を受光する第２受光デバイスとを有する第２光結合部と、
    　　　　前記第２受光デバイスの出力信号に応じて前記第２半導体リレーの第１出力端と前記第２半導体リレーの第２出力端との間を開閉する第２ＭＯＳＦＥＴを有する第２スイッチング部と、
    　前記第３半導体リレーは、
    　　　　第３発光素子と前記第３発光素子の光信号を受光する第３受光デバイスとを有する第３光結合部と、
    　　　　前記第３受光デバイスの出力信号に応じて前記第３半導体リレーの第１出力端と前記第３半導体リレーの第２出力端との間を開閉する第３ＭＯＳＦＥＴを有する第３スイッチング部と、
    を有し、
    　前記第１入力端子は、前記第１発光素子のアノードに接続され、
    　前記第２入力端子は、前記第２発光素子のカソードに接続され、
    　前記第1半導体リレーの前記第１発光素子のカソードと前記第３半導体リレーの前記第３発光素子のアノードは、前記入力接続線を介して接続され、
    　前記第１出力端子は、前記第１半導体リレーの前記第１出力端に接続され、
    　前記第２出力端子は、前記第２半導体リレーの前記第２出力端に接続され、
    　前記第１半導体リレーの前記第２出力端と前記第３半導体リレーの第１出力端は、前記出力接続線を介して接続され、
    　前記第３入力端子は、前記入力接続線に接続されている、半導体リレーモジュール。
PCT/JP2021/028262 2020-08-05 2021-07-30 半導体リレーモジュール WO2022030375A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP21854522.6A EP4195300A4 (en) 2020-08-05 2021-07-30 SEMICONDUCTOR RELAY MODULE
CN202180059073.6A CN116235304A (zh) 2020-08-05 2021-07-30 半导体继电器模块
US18/001,861 US20230335666A1 (en) 2020-08-05 2021-07-30 Semiconductor relay module

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020133164 2020-08-05
JP2020-133164 2020-08-05
JP2021120201A JP2022031157A (ja) 2020-08-05 2021-07-21 半導体リレーモジュール
JP2021-120201 2021-07-21

Publications (1)

Publication Number Publication Date
WO2022030375A1 true WO2022030375A1 (ja) 2022-02-10

Family

ID=80117897

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/028262 WO2022030375A1 (ja) 2020-08-05 2021-07-30 半導体リレーモジュール

Country Status (4)

Country Link
US (1) US20230335666A1 (ja)
EP (1) EP4195300A4 (ja)
CN (1) CN116235304A (ja)
WO (1) WO2022030375A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62289013A (ja) * 1986-06-06 1987-12-15 Agency Of Ind Science & Technol スイツチング装置
JPH0746109A (ja) * 1993-07-29 1995-02-14 Toshiba Corp 半導体リレー
JPH0746109B2 (ja) 1988-02-29 1995-05-17 ダイキン工業株式会社 免疫検査装置および免疫検査方法
JPH11122087A (ja) * 1997-10-17 1999-04-30 Nec Corp Ｆｅｔ装置
JP2002185033A (ja) 2000-12-18 2002-06-28 Yokogawa Electric Corp 多チャンネル型の半導体リレー及びフォトカプラ
JP2005065150A (ja) * 2003-08-20 2005-03-10 Yokogawa Electric Corp 半導体リレー

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020217723A1 (ja) * 2019-04-26 2020-10-29 パナソニックＩｐマネジメント株式会社 Ｍｏｓｆｅｔ出力型アイソレータ
JP2020184742A (ja) * 2019-04-26 2020-11-12 パナソニックＩｐマネジメント株式会社 Ｍｏｓｆｅｔ出力型アイソレータ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62289013A (ja) * 1986-06-06 1987-12-15 Agency Of Ind Science & Technol スイツチング装置
JPH0746109B2 (ja) 1988-02-29 1995-05-17 ダイキン工業株式会社 免疫検査装置および免疫検査方法
JPH0746109A (ja) * 1993-07-29 1995-02-14 Toshiba Corp 半導体リレー
JPH11122087A (ja) * 1997-10-17 1999-04-30 Nec Corp Ｆｅｔ装置
JP2002185033A (ja) 2000-12-18 2002-06-28 Yokogawa Electric Corp 多チャンネル型の半導体リレー及びフォトカプラ
JP2005065150A (ja) * 2003-08-20 2005-03-10 Yokogawa Electric Corp 半導体リレー

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4195300A4

Also Published As

Publication number Publication date
CN116235304A (zh) 2023-06-06
EP4195300A1 (en) 2023-06-14
US20230335666A1 (en) 2023-10-19
EP4195300A4 (en) 2024-02-07

Similar Documents

Publication Publication Date Title
US9722127B2 (en) Photocoupler having light receiving element, light emitting element and MOSFET on a die pad unit of a mounting member that includes terminals with multiplied conductive regions
TWI587537B (zh) Optocoupler
JP5865859B2 (ja) 光結合装置
US5647034A (en) Operation displaying semiconductor switch
CN104170087A (zh) 半导体装置
US20150262985A1 (en) Photorelay
US20220285333A1 (en) Photorelay
JP6216418B2 (ja) 半導体装置
JP7240148B2 (ja) 光結合装置
CN111403542B (zh) 光耦合装置及其安装部件
WO2022030375A1 (ja) 半導体リレーモジュール
JP2022031157A (ja) 半導体リレーモジュール
US20220302337A1 (en) Semiconductor device
JP6226393B2 (ja) 光結合装置
JP6329596B2 (ja) 半導体装置
JP7292241B2 (ja) 半導体装置およびその製造方法
US20230307430A1 (en) Semiconductor device
CN115865067A (zh) 半导体装置
JP2024008561A (ja) 半導体リレー
CN114203687A (zh) 半导体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21854522

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2021854522

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE