JP2022031157A - 半導体リレーモジュール - Google Patents

Abstract

【課題】半導体リレーをそれぞれ独立して検査可能であるとともに、出力端子間の高耐圧化が図れる半導体リレーモジュールを提供する。
【解決手段】半導体リレーモジュール１０００は、第１及び第２半導体リレー１００，２００と、ハウジング５００から露出した第１～第３入力端子３１０，３２０，３３０及び第１及び第２出力端子４１０，４２０と、を備えている。第１半導体リレー１００は、第１光結合部１１０と第１スイッチング部１５０とを有し、第２半導体リレー２００は、第２光結合部２１０と第２スイッチング部２５０とを有している。第１スイッチング部１５０と第２スイッチング部２５０とは、出力接続線４５０で接続され、第３入力端子３３０は、入力接続線３５０に接続され、入力接続線３５０と出力接続線４５０は、ハウジング５００に被覆されている。
【選択図】図１Ｂ

Description

本開示は半導体リレーモジュールに関する。

従来、入力部にフォトカプラを用いて入出力間を絶縁しながら、入力端子に入力された入力信号に基づいて出力端子間の開閉状態を切り替える半導体リレーが知られている。

例えば、特許文献１には、１つの発光素子に対して、受光デバイスと、ゲート充放電回路とＭＯＳ型電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor；以下、ＭＯＳＦＥＴという）とで構成される出力回路とが２組ずつ設けられた半導体リレーモジュールが開示されている。

特許文献２には、２組の半導体リレーが１つのパッケージに集積された半導体リレーモジュールが開示されている。半導体リレーのそれぞれには、前述の発光素子と受光デバイスと出力回路とが１つずつ設けられている。また、半導体リレーモジュールは、一対の出力端子とそれぞれの出力回路の接続点からパッケージの外部に引き出された共通外部入力端子とを備えている。

特開平０７－０４６１０９号公報 特開２００２－１８５０３３号公報

しかし、特許文献１に開示された従来の構成では、発光素子から出力された光信号が、２つの受光デバイスにそれぞれ入力されてしまうため、例えば、２組の出力回路をそれぞれ個別に検査することは難しかった。

一方、特許文献２に開示された構成によれば、このような個別検査は可能となる。しかし、一対の出力端子の間に検査用端子として共通外部入力端子を設けているため、出力端子間の絶縁距離を確保できないという課題があった。この場合、半導体リレーモジュールが開状態の場合に出力端子間の耐圧を高めることが困難となる。

本開示はかかる点に鑑みてなされたもので、その目的は、複数の半導体リレーを備えた半導体リレーモジュールであって、半導体リレーをそれぞれ独立して検査可能であるとともに、出力端子間の高耐圧化が図れる半導体リレーモジュールを提供することにある。

上記目的を達成するため、本開示に係る半導体リレーモジュールは、第１半導体リレーと、第２半導体リレーと、前記第１半導体リレーと前記第２半導体リレーとを被覆したハウジングと、前記ハウジングから露出した第１入力端子及び第２入力端子と、第１出力端子及び第２出力端子と、を少なくとも備え、前記第１半導体リレーと前記第２半導体リレーは、それぞれ、発光素子と前記発光素子の光信号を受光する受光デバイスとを有する光結合部と、前記受光デバイスの出力信号に応じて第１出力端と第２出力端との間を開閉するＭＯＳＦＥＴを有するスイッチング部と、を有し、前記第１入力端子は、前記第１半導体リレーの前記発光素子のアノードに接続され、前記第２入力端子は、前記第２半導体リレーの前記発光素子のカソードに接続され、前記第１半導体リレーの前記発光素子のカソードと前記第２半導体リレーの前記発光素子のアノードは、入力接続線を介して接続され、前記第１出力端子は、前記第１半導体リレーの前記第１出力端に接続され、前記第２出力端子は、前記第２半導体リレーの前記第２出力端に接続され、前記第１半導体リレーの前記第２出力端と前記第２半導体リレーの前記第１出力端は、出力接続線を介して接続され、さらに、前記入力接続線に接続され前記ハウジングから露出した第３入力端子を備え、前記入力接続線と前記出力接続線は、前記ハウジングに被覆されている。

本開示によれば、複数の半導体リレーをそれぞれ独立して検査可能であるとともに、出力端子間の高耐圧化が図れる。

実施形態１に係る半導体リレーモジュールの斜視図である。 半導体リレーモジュールの平面図である。 半導体リレーモジュールの側面図である。 半導体リレーモジュールの回路図である。 第１半導体リレーを検査する場合の半導体リレーモジュールの平面図である。 第２半導体リレーを検査する場合の半導体リレーモジュールの平面図である。 半導体リレーモジュールの製造工程の一部を示す図である 半導体リレーモジュールの別の製造工程の一部を示す図である。 図５に示す工程を経て製造された半導体リレーモジュールの平面図である。 比較のための半導体リレーモジュールの回路図である。 変形例１に係る半導体リレーモジュールの平面図である。 変形例２に係る半導体リレーモジュールの平面図である。 変形例３に係る半導体リレーモジュールの斜視図である。 変形例３に係る半導体リレーモジュールの平面図である。 実施形態２に係る半導体リレーモジュールの平面図である。 変形例４に係る半導体リレーモジュールの平面図である。 変形例５に係る半導体リレーモジュールの回路図である。

以下、本開示の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものでは全くない。

（実施形態）
［半導体リレーモジュールの構成及び動作］
図１Ａは、本実施形態に係る半導体リレーモジュールの斜視図を、図１Ｂは、平面図を、図１Ｃは、出力端子側から見た側面図をそれぞれ示す。図２は、半導体リレーモジュールの回路図を示す。なお、説明の便宜上、図１Ａ～１Ｃにおいて、ハウジング５００と第１透光部５２１と第２透光部５２２のそれぞれの輪郭を破線で示している。また、図１Ｃにおいて、金属ワイヤ６００の図示を省略している。

また、以降の説明において、第１～第４入力端子３１０，３２０，３３０，３４０の配列方向をＹ方向（第１方向）と呼び、第１光結合部１１０及び第２光結合部２１０と第１スイッチング部１５０及び第２スイッチング部２５０の配列方向をＸ方向（第２方向）と呼び、Ｙ方向及びＸ方向のそれぞれと交差する方向をＺ方向（第３方向）と呼ぶことがある。Ｘ方向において、第１～第４入力端子３１０，３２０，３３０，３４０が配置された側を左または左側と呼び、第１出力端子４１０及び第２出力端子４２０が配置された側を右または右側と呼ぶことがある。Ｚ方向において、第１ＬＥＤ１２０及び第２ＬＥＤ２２０が配置された側を上または上側あるいは上方と呼び、第１受光デバイス１３０及び第２受光デバイス２３０が配置された側を下または下側あるいは下方と呼ぶことがある。

図１Ａ～１Ｃに示すように、半導体リレーモジュール１０００は、第１半導体リレー１００と第２半導体リレー２００とハウジング５００と第１～第４入力端子３１０，３２０，３３０，３４０と第１出力端子４１０及び第２出力端子４２０とを備えている。

図２に示すように、第１半導体リレー１００は、第１光結合部１１０と第１スイッチング部１５０で構成されている。第１光結合部１１０は、第１発光素子１２０と第１受光デバイス１３０と第１透光部５２１とをそれぞれ有している。なお、第１発光素子１２０は、１つまたは複数の発光ダイオード（以下、ＬＥＤという）で構成される。以降の説明において、第１発光素子１２０を第１ＬＥＤ１２０と呼ぶ。

第１光結合部１１０において、第１ＬＥＤ１２０は、図示しない銀ペースト等の導電性接着材により、カソードが第３入力端子３３０におけるハウジング５００の内部の端部に設けられた第１ダイパッド３６０に接続され、アノードに金属ワイヤ６００の一端が接続されている。また、金属ワイヤ６００の他端は第１入力端子３１０に接続されている。金属ワイヤ６００として、例えば、金ワイヤが用いられる。

第１受光デバイス１３０は、第１受光素子１３１（図２参照）と第１制御回路１３２（図２参照）とが１つの半導体基板（図示せず）に形成されるか、あるいは１つの実装基板（図示せず）に実装されるかして構成される。なお、第１受光素子１３１は、フォトダイオードアレイ（以下、ＰＤＡという）で構成される。以降の説明において、第１受光素子１３１を第１ＰＤＡ１３１と呼ぶ。

第１受光デバイス１３０は、銀ペースト等の導電性接着材により第３ダイパッド１４０の表面に実装されている。また、第１制御回路１３２が第３ダイパッド１４０に電気的に接続されている。第１受光デバイス１３０のソースは、金属ワイヤ６００により第３ダイパッド１４０に接続されている。

第１透光部５２１は、絶縁性の透光性樹脂からなり、第１ＬＥＤ１２０と第１受光デバイス１３０及びこれらの間を覆うように配置されている。第１透光部５２１は、第１ＬＥＤ１２０と第１受光デバイス１３０との光結合空間として構成されている。なお、第１透光部５２１は、第１スイッチング部１５０も覆うように形成されている。

第１スイッチング部１５０は、第１ＭＯＳＦＥＴ１６１と第２ＭＯＳＦＥＴ１６２とを有しており、第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２はそれぞれ、表面にゲート（Ｇ）電極（図２参照。以下、単にゲート（Ｇ）という。）及びソース（Ｓ）電極（図２参照。以下、単にソース（Ｓ）という。）が、裏面にドレイン（Ｄ）電極（図２参照。以下、単にドレイン（Ｄ）という。）が設けられた、公知の構成の縦型ＮチャネルＭＯＳＦＥＴである。

図１Ｂ及び図２に示すように、第１半導体リレー１００内で、ソース（Ｓ）同士が電気的に接続され、第１ＭＯＳＦＥＴ１６１と第２ＭＯＳＦＥＴ１６２とは直列接続されている。具体的な接続関係をさらに述べる。

第１ＭＯＳＦＥＴ１６１のゲート（Ｇ）は、金属ワイヤ６００を介して第１制御回路１３２に接続されている。同様に、第２ＭＯＳＦＥＴ１６２のゲート（Ｇ）は、金属ワイヤ６００を介して第１制御回路１３２に接続されている。一方、第１ＭＯＳＦＥＴ１６１のソース（Ｓ）及び第２ＭＯＳＦＥＴ１６２のソース（Ｓ）は、金属ワイヤ６００を介して第１受光デバイス１３０が実装された第３ダイパッド１４０にそれぞれ接続されている。つまり、第１ＭＯＳＦＥＴ１６１のソース（Ｓ）と第２ＭＯＳＦＥＴ１６２のソース（Ｓ）は、金属ワイヤ６００と第３ダイパッド１４０とを介して第１制御回路１３２と電気的に接続されている。なお、第１ＭＯＳＦＥＴ１６１のドレイン（Ｄ）は、銀ペースト等の導電性接着材により第５ダイパッド４６０の表面に接続されており、同様に、第２ＭＯＳＦＥＴ１６２のドレイン（Ｄ）は、第６ダイパッド４７０の表面に接続されている。

第２半導体リレー２００は、第２光結合部２１０と第２スイッチング部２５０で構成されている。第２光結合部２１０は、第２発光素子２２０と第２受光デバイス２３０と第２透光部５２２とをそれぞれ有している。なお、第２発光素子２２０は、１つまたは複数の発光ダイオード（以下、ＬＥＤという）で構成される。以降の説明において、第２発光素子２２０を第２ＬＥＤ２２０と呼ぶ。

第２光結合部２１０において、第２ＬＥＤ２２０は、図示しない銀ペースト等の導電性接着材により、カソードが第２入力端子３２０におけるハウジング５００の内部の端部に設けられた第２ダイパッド３７０に接続され、アノードに金属ワイヤ６００の一端が接続されている。また、金属ワイヤ６００の他端は第４入力端子３４０に接続されている。

第２受光デバイス２３０は、第２受光素子２３１（図２参照）と第２制御回路２３２（図２参照）とが１つの半導体基板（図示せず）に形成されるか、あるいは１つの実装基板（図示せず）に実装されるかして構成される。なお、第２受光素子２３１は、ＰＤＡで構成される。以降の説明において、第２受光素子２３１を第２ＰＤＡ２３１と呼ぶ。

第２受光デバイス２３０は、銀ペースト等の導電性接着材により第４ダイパッド２４０の表面に実装されている。また、第２制御回路２３２が第４ダイパッド２４０に電気的に接続されている。第２受光デバイス２３０のソースは、金属ワイヤ６００により第４ダイパッド２４０に接続されている。

第２透光部５２２は、第１透光部５２１と同様に絶縁性の透光性樹脂からなり、第２ＬＥＤ２２０と第２受光デバイス２３０及びこれらの間を覆うように配置されている。第２透光部５２２は、第２ＬＥＤ２２０と第２受光デバイス２３０との光結合空間として構成されている。なお、第２透光部５２２は、第２スイッチング部２５０も覆うように形成されている。また、第１透光部５２１と第２透光部５２２は、Ｙ方向に所定の間隔をあけて配置されている。

第２スイッチング部２５０は、第３ＭＯＳＦＥＴ２６１と第４ＭＯＳＦＥＴ２６２とを有しており、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２は、それぞれ第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２と同様に、公知の構成の縦型ＮチャネルＭＯＳＦＥＴである。

図１Ｂ及び図２に示すように、第２半導体リレー２００内で、第３ＭＯＳＦＥＴ２６１と第４ＭＯＳＦＥＴ２６２とは直列接続されており、これらの接続関係は、第１半導体リレー１００の第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２と同様である。

つまり、第３ＭＯＳＦＥＴ２６１のゲート（Ｇ）は、金属ワイヤ６００を介して第２制御回路２３２に接続されている。同様に、第４ＭＯＳＦＥＴ２６２のゲート（Ｇ）は、金属ワイヤ６００を介して第２制御回路２３２に接続されている。一方、第４ＭＯＳＦＥＴ２６２のソース（Ｓ）及び第４ＭＯＳＦＥＴ２６２のソース（Ｓ）は、金属ワイヤ６００を介して第２受光デバイス２３０が実装された第４ダイパッド２４０にそれぞれ接続されている。つまり、第３ＭＯＳＦＥＴ２６１のソース（Ｓ）と第４ＭＯＳＦＥＴ２６２のソース（Ｓ）は、金属ワイヤ６００と第４ダイパッド２４０とを介して第２制御回路２３２と電気的に接続されている。なお、第３ＭＯＳＦＥＴ２６１のドレイン（Ｄ）は、銀ペースト等の導電性接着材により第７ダイパッド４８０の表面に接続されており、同様に、第４ＭＯＳＦＥＴ２６２のドレイン（Ｄ）は、第８ダイパッド４９０の表面に接続されている。

また、図２から明らかなように、第１スイッチング部１５０の第１ＭＯＳＦＥＴ１６１と第２スイッチング部２５０の第３ＭＯＳＦＥＴ２６１とは、Ｙ方向に沿って、ソース（Ｓ）とドレイン（Ｄ）の配列方向が同じになるように配置されている。第１スイッチング部１５０の第２ＭＯＳＦＥＴ１６２と第２スイッチング部２５０の第４ＭＯＳＦＥＴ２６２とは、Ｙ方向に沿って、ソース（Ｓ）とドレイン（Ｄ）の配列方向が同じになるように配置されている。

ハウジング５００は、前述の第１透光部５２１と第２透光部５２２と遮光部５１０とを有する絶縁樹脂構造体である。また、第１半導体リレー１００と第２半導体リレー２００、さらに第１～第４入力端子３１０，３２０，３３０，３４０のそれぞれの一部と第１出力端子４１０及び第２出力端子４２０のそれぞれの一部がハウジング５００に覆われている。

遮光部５１０は、絶縁性の遮光性樹脂からなり、第１透光部５２１を含む第１光結合部１１０と第１スイッチング部１５０と第２透光部５２２を含む第２光結合部２１０と第２スイッチング部２５０とをそれぞれ覆うように設けられている。また、遮光部５１０は、第１透光部５２１と第２透光部５２２との間を埋めるように配置されている。

第１透光部５２１と第２透光部５２２との間に遮光部５１０を設けることにより、図１Ｃに示すように、第１半導体リレー１００に設けられた第１ＬＥＤ１２０の光信号が第２半導体リレー２００に設けられた第２ＰＤＡ２３１に入射されるのを防止することができる。同様に、第２半導体リレー２００に設けられた第２ＬＥＤ２２０の光信号が第１半導体リレー１００に設けられた第１ＰＤＡ１３１に入射されるのを防止することができる。また、第１ＬＥＤ１２０及び第２ＬＥＤ２２０のそれぞれの光信号が、ハウジング５００の外部に漏れ出すのを防止することができる。

図１Ａに示すように、第１～第４入力端子３１０，３２０，３３０，３４０は、それぞれ、ハウジング５００における上下方向の中間部分からハウジング５００の外部に引き出され、折り曲げられて、ハウジング５００の側面に沿って下方に延び、さらに折り曲げられて、ハウジング５００の下面に沿って、当該下面と略平行に延びている。また、第１～第４入力端子３１０，３２０，３３０，３４０は、ハウジング５００の内部で折り曲げられて上方に延び、さらに折り曲げられて、ハウジング５００の上面と略平行に延びている。なお、第２入力端子３２０と第３入力端子３３０は、ハウジング５００の上面と略平行に延びた部分が、Ｙ方向にさらに折り曲げられている。第２入力端子３２０と第３入力端子３３０のそれぞれにおけるハウジング５００の内部の端部には、第１ダイパッド３６０と第２ダイパッド３７０がそれぞれ設けられている。

第１入力端子３１０は、金属ワイヤ６００を介して第１ＬＥＤ１２０のアノードに接続され、第３入力端子３３０は、ハウジング５００の内部の端部に設けられた第１ダイパッド３６０を介して第１ＬＥＤ１２０のカソードに電気的に接続されている。

第４入力端子３４０は、金属ワイヤ６００を介して第２ＬＥＤ２２０のアノードに接続され、第２入力端子３２０は、ハウジング５００の内部の端部に設けられた第２ダイパッド３７０を介して第２ＬＥＤ２２０のカソードに電気的に接続されている。

一方、図１Ａ～１Ｃに示すように、第３入力端子３３０と第４入力端子３４０は、入力接続線３５０により互いに接続されている。入力接続線３５０は、Ｙ方向に沿って延びており、その表面は、ハウジング５００の遮光部５１０に覆われている。また、入力接続線３５０は、第３入力端子３３０及び第４入力端子３４０のうち、ハウジング５００の内部で上方に折り曲げられる前の部分のそれぞれに接続されている。また、出力接続線４５０は、ハウジング５００の下面からＺ方向に沿って入力接続線３５０と同じ高さに位置するようにそれぞれ設けられている。

なお、本願明細書において、「平行」、または「同じ」とは、半導体リレーモジュール１０００を構成する各部品の製造公差や各部品間の組立公差を含んで、平行、または同じという意味であり、比較対象間で厳密な意味で平行、または同じであることまでを意味するものではない。

図１Ａに示すように、第１出力端子４１０及び第２出力端子４２０は、それぞれ、ハウジング５００における上下方向の中間部分からハウジング５００の外部に引き出され、折り曲げられて、ハウジング５００の側面に沿って下方に延び、さらに折り曲げられて、ハウジング５００の下面に沿って、当該下面と略平行に延びている。また、第１出力端子４１０及び第２出力端子４２０は、ハウジング５００の内部で折り曲げられて下方に延び、さらに折り曲げられて、ハウジング５００の下面と略平行に延びている。なお、第１出力端子４１０及び第２出力端子４２０におけるハウジング５００内部の端部には、第５ダイパッド４６０と第８ダイパッド４９０がそれぞれ設けられている。

第１～第４入力端子３１０，３２０，３３０，３４０と第１出力端子４１０及び第２出力端子４２０が、それぞれ前述した形状を有しており、半導体リレーモジュール１０００は、ＳＯＰ（Small Outline Package）パッケージを構成している。第１～第４入力端子３１０，３２０，３３０，３４０と第１出力端子４１０及び第２出力端子４２０のそれぞれにおいて、ハウジング５００の下面と略平行に延びる部分が、図示しない実装基板との接続部となる。半導体リレーモジュール１０００をＳＯＰパッケージとすることにより、実装基板の表面に半導体リレーモジュール１０００を容易に実装できる。また、第１～第４入力端子３１０，３２０，３３０，３４０と第１出力端子４１０及び第２出力端子４２０のそれぞれにおけるハウジング５００の外部の端部をハウジング５００に近づけることができ、実装基板に対する半導体リレーモジュール１０００の実装面積を小さくできる。

第１出力端子４１０は、ハウジング５００の内部の端部に設けられた第５ダイパッド４６０を介して、第１スイッチング部１５０の第１ＭＯＳＦＥＴ１６１のドレイン（Ｄ）に電気的に接続され、第２出力端子４２０は、ハウジング５００の内部の端部に設けられた第８ダイパッド４９０を介して、第２スイッチング部２５０の第４ＭＯＳＦＥＴ２６２のドレイン（Ｄ）に電気的に接続されている。第１スイッチング部１５０の第２ＭＯＳＦＥＴ１６２は、第６ダイパッド４７０に、第２スイッチング部２５０の第３ＭＯＳＦＥＴ２６１は、第７ダイパッド４８０にそれぞれ実装されている。

なお、第１光結合部１１０及び第２光結合部２１０にそれぞれ配置された第３ダイパッド１４０及び第４ダイパッド２４０と第１スイッチング部１５０及び第２スイッチング部２５０にそれぞれ配置された第５～第８ダイパッド４６０，４７０，４８０，４９０とは、ハウジング５００の下面からＺ方向に沿って同じ高さに位置するようにそれぞれ設けられている。

一方、図１Ａ～１Ｃに示すように、第１スイッチング部１５０の第２ＭＯＳＦＥＴ１６２が設けられた第６ダイパッド４７０と第２スイッチング部２５０の第３ＭＯＳＦＥＴ２６１が設けられた第７ダイパッド４８０とは、出力接続線４５０により互いに接続されている。つまり、第１スイッチング部１５０の第２ＭＯＳＦＥＴ１６２のドレイン（Ｄ）と第２スイッチング部２５０の第３ＭＯＳＦＥＴ２６１のドレイン（Ｄ）とが電気的に接続されている。

出力接続線４５０は、Ｙ方向に沿って延びる第１部分４５０ａを有し、その表面は、ハウジング５００の遮光部５１０に覆われている。また、出力接続線４５０は、第１部分４５０ａの両端でそれぞれＸ方向左側に折り曲げられ、第６ダイパッド４７０及び第７ダイパッド４８０にそれぞれ接続されている。

次に、半導体リレーモジュール１０００の動作について、図１Ａ～１Ｃ及び図２を参照しながら説明する。なお、以降の説明において、第１ＭＯＳＦＥＴ１６１のドレイン（Ｄ）、またはこれと同電位の第５ダイパッド４６０を第１半導体リレー１００の第１出力端と呼ぶことがある。第２ＭＯＳＦＥＴ１６２のドレイン（Ｄ）、またはこれと同電位の第６ダイパッド４７０を第１半導体リレー１００の第２出力端と呼ぶことがある。

また、第３ＭＯＳＦＥＴ２６１のドレイン（Ｄ）、またはこれと同電位の第７ダイパッド４８０を第２半導体リレー２００の第１出力端と呼ぶことがある。第４ＭＯＳＦＥＴ２６２のドレイン（Ｄ）または、これと同電位の第８ダイパッド４９０を第２半導体リレー２００の第２出力端と呼ぶことがある。

第１入力端子３１０と第２入力端子３２０との間に所定の電圧を印加することで、第１ＬＥＤ１２０及び第２ＬＥＤ２２０がそれぞれ発光して、光信号を出力する。

第１半導体リレー１００において、第１ＬＥＤ１２０から光信号が出力されると、第１受光デバイス１３０の第１ＰＤＡ１３１がこの光信号を受けて、光信号の強度に応じた信号を出力する。第１制御回路１３２は、第１ＰＤＡ１３１から出力された信号に応じた電圧信号を第１スイッチング部１５０の第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）に印加し、第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２のそれぞれのゲートを充電する。

第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）の電位が所定値以上になると、第１ＭＯＳＦＥＴ１６１のドレイン（Ｄ）とソース（Ｓ）との間に電流が流れ、第２ＭＯＳＦＥＴ１６２のドレイン（Ｄ）とソース（Ｓ）との間に電流が流れる。その結果、第１ＭＯＳＦＥＴ１６１のドレイン（Ｄ）と第２ＭＯＳＦＥＴ１６２のドレイン（Ｄ）が導通状態となり、第１半導体リレー１００は、閉状態となる。

同様に、第２半導体リレー２００において、第２ＬＥＤ２２０から光信号が出力されると、第２受光デバイス２３０の第２ＰＤＡ２３１がこの光信号を受けて、光信号の強度に応じた信号を出力する。第２制御回路２３２は、第２ＰＤＡ２３１から出力された信号に応じた電圧信号を第２スイッチング部２５０の第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）に印加し、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）を充電する。

第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）の電位が所定値以上になると、第３ＭＯＳＦＥＴ２６１のドレイン（Ｄ）とソース（Ｓ）との間に電流が流れ、第４ＭＯＳＦＥＴ２６２のドレイン（Ｄ）とソース（Ｓ）との間に電流が流れる。その結果、第３ＭＯＳＦＥＴ２６１のドレイン（Ｄ）と第４ＭＯＳＦＥＴ２６２のドレイン（Ｄ）が導通状態となり、第２半導体リレー２００は、閉状態となる。

一方、第１入力端子３１０と第２入力端子３２０との間に電圧を印加しない場合は、第１ＬＥＤ１２０及び第２ＬＥＤ２２０はそれぞれ発光せず、第１ＰＤＡ１３１及び第２ＰＤＡ２３１は信号を出力しない。この場合、第１制御回路１３２を介して、第１スイッチング部１５０の第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）に蓄積された電荷が放電され、第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）の電位が低下する。また、第２制御回路２３２を介して、第２スイッチング部２５０の第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）に蓄積された電荷が放電され、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）の電位が低下する。

第１スイッチング部１５０の第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）の電位が所定のしきい値以下になると、第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２のそれぞれで、ドレイン（Ｄ）とソース（Ｓ）との間に電流が流れなくなる。その結果、第１ＭＯＳＦＥＴ１６１のドレイン（Ｄ）と第２ＭＯＳＦＥＴ１６２のドレイン（Ｄ）が非導通状態となり、第１半導体リレー１００は、開状態となる。

同様に、第２スイッチング部２５０の第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）の電位が所定のしきい値以下になると、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれで、ドレイン（Ｄ）とソース（Ｓ）との間に電流が流れなくなる。その結果、第３ＭＯＳＦＥＴ２６１のドレイン（Ｄ）と第４ＭＯＳＦＥＴ２６２のドレイン（Ｄ）が非導通状態となり、第２半導体リレー２００は、開状態となる。

つまり、第１スイッチング部１５０は、第１受光デバイス１３０の出力信号に応じて第１半導体リレー１００の第１出力端と第２出力端との間を開閉するように構成されている。第２スイッチング部２５０は、第２受光デバイス２３０の出力信号に応じて第２半導体リレー２００の第１出力端と第２出力端との間を開閉するように構成されている。

なお、第３及び第４入力端子３３０，３４０は、後述するように検査用の入力端子として用いるため、通常使用時において、第１入力端子３１０と第２入力端子３２０との間に所定の電圧を印加するとき、第３及び第４入力端子３３０，３４０に外部電圧を印加する必要はない。

以上説明したように、第１半導体リレー１００と第２半導体リレー２００がそれぞれ閉状態になると、第１出力端子４１０と第２出力端子４２０との間が導通状態となり、半導体リレーモジュール１０００が閉状態となる。第１半導体リレー１００と第２半導体リレー２００がそれぞれ開状態になると、第１出力端子４１０と第２出力端子４２０との間が非導通状態となり、半導体リレーモジュール１０００が開状態となる。

［半導体リレーモジュールの検査手順］
図３Ａは、第１半導体リレーを検査する場合の半導体リレーモジュールの平面図を、図３Ｂは、第２半導体リレーを検査する場合の半導体リレーモジュールの平面図をそれぞれ示す。

半導体リレーモジュール１０００を構成する部品のいずれかに何らかの故障が生じている場合、半導体リレーモジュール１０００は、前述したようには動作しなくなる。例えば、第１入力端子３１０と第２入力端子３２０との間に所定の電圧を印加しても、半導体リレーモジュール１０００が開状態のままで閉状態とならないことがある。また、第１入力端子３１０と第２入力端子３２０との間で電圧の印加を終了しても、半導体リレーモジュール１０００が閉状態のままで開状態とならないことがある。

この場合、図３Ａに示すように、第４入力端子３４０と第２入力端子３２０との間に電源２２００を接続し、常時、第２ＬＥＤ２２０が発光している状態（常時ＯＮ状態）にする。この状態で、第１入力端子３１０と第３入力端子３３０との間に電圧を印加すると、半導体リレーモジュール１０００が閉状態となる場合は、第１半導体リレー１００は正常に動作していると言える。また、別のタイミングで電圧の印加を停止すると、半導体リレーモジュール１０００が開状態となる場合は、第１半導体リレー１００は正常に動作していると言える。

一方、第１入力端子３１０と第３入力端子３３０との間に電圧を印加した場合に、半導体リレーモジュール１０００が閉状態とならないか、または、電圧の印加停止時に、半導体リレーモジュール１０００が開状態とならない場合、第１半導体リレー１００の内部で異常が生じている可能性がある。

また、図３Ｂに示すように、第１入力端子３１０と第３入力端子３３０との間に電源２１００を接続し、常時、第１ＬＥＤ１２０が点灯している状態（常時ＯＮ状態）にする。この状態で、第４入力端子３４０と第２入力端子３２０との間に電圧を印加すると、半導体リレーモジュール１０００が閉状態となる場合は、第２半導体リレー２００は正常に動作していると言える。また、別のタイミングで電圧の印加を停止すると、半導体リレーモジュール１０００が開状態となる場合は、第２半導体リレー２００は正常に動作していると言える。

一方、電圧印加時に、半導体リレーモジュール１０００が閉状態とならないか、または、電圧の印加停止時に、半導体リレーモジュール１０００が開状態とならない場合、第２半導体リレー２００の内部で異常が生じている可能性がある。

なお、図３Ａに示す結線及び図３Ｂに示す結線のいずれの場合でも、半導体リレーモジュール１０００の開閉状態が変わらない場合は、第１半導体リレー１００または第２半導体リレー２００のいずれか、あるいはその両方で異常が生じている可能性がある。例えば、第１ＬＥＤ１２０の発光不良が生じていれば、図３Ａに示す結線及び図３Ｂに示す結線のいずれの場合でも、第２半導体リレー２００は、閉状態にならない。したがって、半導体リレーモジュール１０００は、閉状態に遷移しない。

図３Ａ及び図３Ｂに示すように、第１半導体リレー１００と第２半導体リレー２００のうち、いずれか一方を常時ＯＮ状態にしておくことで、出力端子と出力端子との中間位置に、別途、検査用出力端子を設けることなく、他方の半導体リレーでのＯＮ／ＯＦＦ特性やＯＦＦ時の耐電圧測定等の検査を行うことが可能となる。

［半導体リレーモジュールの製造方法］
図４は、本実施形態に係る半導体リレーモジュールの製造工程の一部を示す。図５は、半導体リレーモジュールの別の製造工程の一部を示し、図６は、図５に示す工程を経て製造された半導体リレーモジュールの平面図を示す。

図４の左側に示す図は、第１光結合部１１０及び第２光結合部２１０と第１スイッチング部１５０及び第２スイッチング部２５０とを構成する各部品が実装されたリードフレーム７００が第１透光部５２１及び第２透光部５２２を構成する透光性樹脂で封止された状態を示す。なお、図４では示していないが、この時点で、第１ＬＥＤ１２０及び第２ＬＥＤ２２０や第１受光デバイス１３０及び第２受光デバイス２３０は、第１透光部５２１及び第２透光部５２２の内部に配置されたリードフレーム７００の一部である第１～第４ダイパッド３６０，３７０，１４０、２４０に実装され、所定の位置に金属ワイヤ６００がボンディングされている。

第１透光部５２１及び第２透光部５２２の外側には、リードフレーム７００の一部である一次タイバー７１０と第１～第４入力端子３１０，３２０，３３０，３４０と第１出力端子４１０及び第２出力端子４２０とが突出している。第１～第４入力端子３１０，３２０，３３０，３４０は、その延在方向と交差する方向に延びる一次タイバー７１０によって、互いに接続されている。また、第１出力端子４１０及び第２出力端子４２０は、その延在方向と交差する方向に延びる一次タイバー７１０によって、互いに接続されている。なお、第３入力端子３３０及び第４入力端子３４０とそれぞれ対向する位置には、出力端子は設けられておらず、図４に示す工程の前で一次タイバー７１０から切り離されている。

次に、図４の右側に示すように、一次タイバー７１０の一部を切断する。このとき、第３入力端子３３０と第４入力端子３４０との間を接続する一次タイバー７１０は残存させる。また、予め出力端子が切り離された部分を接続する一次タイバー７１０も残存させる。前者の一次タイバー７１０が入力接続線３５０に相当し、後者の一次タイバー７１０が出力接続線４５０に相当する。この後、第１透光部５２１及び第２透光部５２２と、残存した一次タイバー７１０とを、遮光部５１０を構成する遮光性樹脂（図示せず）で覆い、半導体リレーモジュール１０００を得る。

本実施形態によれば、リードフレーム７００を構成する一次タイバー７１０を入力接続線３５０や出力接続線４５０として利用することができ、別途、これらを形成する工程を省略できる。このことにより、半導体リレーモジュール１０００の製造コストを低減できる。

また、本実施形態に示すリードフレーム７００を用いることで、別のタイプの半導体リレーモジュール１１００を簡便に製造することができる。図５，６を参照しながらこのことについて説明する。

図５に示す工程は、図４に示す工程に相当する。ただし、図５に示す例では、第２入力端子３２１及び第１入力端子３１２とそれぞれ対向する位置に設けられた第２出力端子４２１及び第１出力端子４１２は、一次タイバー７１０から切り離されておらず、残存している。

この状態で、入力側及び出力側とも、一次タイバー７１０を切り離す。この後、第１透光部５２１及び第２透光部５２２を、遮光部５１０を構成する遮光性樹脂で覆う。

このようにすることで、互いに独立して開閉動作する第１半導体リレー１００と第２半導体リレー２００とが１つのパッケージに集積された半導体リレーモジュール１１００を製造することができる。

図６に示すように、第１半導体リレー１００は、第１入力端子３１１及び第２入力端子３２１と第１出力端子４１１及び第２出力端子４２１とを有する。第２半導体リレー２００は、第１入力端子３１２及び第２入力端子３２２と第１出力端子４１２及び第２出力端子４２２とを有する。

［効果等］
以上説明したように、本実施形態に係る半導体リレーモジュール１０００は、第１半導体リレー１００と、第２半導体リレー２００と、第１半導体リレー１００と第２半導体リレー２００とを被覆したハウジング５００と、ハウジング５００から露出した第１～第４入力端子３１０，３２０，３３０，３４０と、ハウジング５００から露出した第１出力端子４１０及び第２出力端子４２０と、を少なくとも備えている。

第１半導体リレー１００は、第１ＬＥＤ１２０と第１ＬＥＤ１２０の光信号を受光する第１受光デバイス１３０とを有する第１光結合部１１０と、第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２を有する第１スイッチング部１５０と、を有している。第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２は、第１受光デバイス１３０の出力信号に応じて、それぞれに設けられた第１出力端と第２出力端との間を開閉する。

第２半導体リレー２００は、第２ＬＥＤ２２０と第２ＬＥＤ２２０の光信号を受光する第２受光デバイス２３０とを有する第２光結合部２１０と、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２を有する第２スイッチング部２５０と、を有している。第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２は、第２受光デバイス２３０の出力信号に応じて、それぞれに設けられた第１出力端と第２出力端との間を開閉する。

第１入力端子３１０は、第１半導体リレー１００の第１ＬＥＤ１２０のアノードに接続され、第２入力端子３２０は、第２半導体リレー２００の第２ＬＥＤ２２０のカソードに接続されている。第１半導体リレー１００の第１ＬＥＤ１２０のカソードと第２半導体リレー２００の第２ＬＥＤ２２０のアノードは、入力接続線３５０を介して電気的に接続されている。

第１出力端子４１０は、第１半導体リレー１００の第１出力端である第５ダイパッド４６０に接続され、第２出力端子４２０は、第２半導体リレー２００の第２出力端である第８ダイパッド４９０に接続されている。第１半導体リレー１００の第２出力端である第６ダイパッド４７０と第２半導体リレー２００の第１出力端である第７ダイパッド４８０とは、出力接続線４５０を介して接続されている。

半導体リレーモジュール１０００は、さらに、入力接続線３５０に接続され、ハウジング５００から露出した第３入力端子３３０及び第４入力端子３４０を備えている。入力接続線３５０と出力接続線４５０は、ハウジング５００に被覆されている。

本実施形態によれば、第１ＬＥＤ１２０に第１入力端子３１０と第３入力端子３３０とが接続され、第２ＬＥＤ２２０に第４入力端子３４０と第２入力端子３２０とが接続されている。

よって、図３Ａ及び図３Ｂを用いて説明したように、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させることができる。また、このことにより、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して検査することができる。

また、入力接続線３５０により、第３入力端子３３０と第４入力端子３４０とが接続されている。このことにより、第１入力端子３１０と第２入力端子３２０との間に所定の電圧を印加することで、第１半導体リレー１００と第２半導体リレー２００とを１つの半導体リレーとして一体的に動作させることができる。

また、本実施形態によれば、第１出力端子４１０と第２出力端子４２０との間の絶縁距離を確保でき、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。このことについて、さらに説明する。

図７は、比較のための半導体リレーモジュールの回路図を示す。図７に示す回路は、特許文献２に開示された従来の回路に対応している。

図７に示す半導体リレーモジュール１２００は、入力端子が３端子である。第１入力端子３１０と第３入力端子３３０との間、及び第３入力端子３３０と第２入力端子３２０との間に、図示しない電源をそれぞれ接続することにより、第１ＬＥＤ１２０と第２ＬＥＤ２２０をそれぞれ独立して駆動させることができる。このことにより、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、また、独立して検査することができる。また、第１半導体リレー１００と第２半導体リレー２００とを１つの半導体リレーとして一体的に動作させることができる。

一方、図７に示す半導体リレーモジュール１２００は、出力端子も３端子であり、第１出力端子４１０と第２出力端子４２０との間に検査用出力端子として中間端子４３０が設けられている。このため、第１半導体リレー１００と第２半導体リレー２００とを１つの半導体リレーとして一体的に動作させた場合、半導体リレーモジュール１２００における出力端子間の絶縁距離が、第１出力端子４１０と中間端子４３０との距離、または、中間端子４３０と第２出力端子４２０間の距離に縮められてしまう。よって、半導体リレーモジュール１２００が開状態の場合の第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れないという問題があった。

一方、本実施形態によれば、出力接続線４５０により、第１スイッチング部１５０と第２スイッチング部２５０とが直列接続されており、また、図７に示すような中間端子４３０を設けていない。このことにより、第１出力端子４１０と第２出力端子４２０との間の絶縁距離を確保でき、また、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。

特に、本実施形態の半導体リレーモジュール１０００は、第１ＬＥＤ１２０と第１ＰＤＡ１３１とが、また、第２ＬＥＤ２２０と第２ＰＤＡ２３１とが、それぞれ電気的に絶縁分離されている。つまり、半導体リレーモジュール１０００は、入出力間が絶縁されたリレースイッチである。よって、入力側回路、つまり、第１光結合部１１０及び第２光結合部２１０を、出力側の影響を受けることなく動作させることができる。

本実施形態によれば、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れるため、第１出力端子４１０及び第２出力端子４２０に接続される負荷に関する電圧の制約を緩和できる。

遮光性樹脂からなり、第１ＬＥＤ１２０及び第２ＬＥＤ２２０からそれぞれ発せられる光信号を遮蔽する遮光部５１０が、第１半導体リレー１００の第１光結合部１１０と第２半導体リレー２００の第２光結合部２１０との間に配置されている。

このようにすることで、第１ＬＥＤ１２０の光信号の第２半導体リレー２００への漏れ込み及び第２ＬＥＤ２２０の光信号の第１半導体リレー１００への漏れ込みを防止できる。このことにより、第１半導体リレー１００及び第２半導体リレー２００の一方を独立に動作させた場合に、他方で誤動作が起きるのを抑制でき、ひいては、第１半導体リレー１００及び第２半導体リレー２００をそれぞれ独立して検査した場合の検査精度を確保できる。

出力接続線４５０は、その全長に亘ってハウジング５００に被覆されているのが好ましい。

このようにすることで、出力接続線４５０を絶縁樹脂構造体であるハウジング５００で確実に被覆できる。このため、第１出力端子４１０と第２出力端子４２０との間の絶縁距離を確保でき、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。

第１半導体リレー１００及び第２半導体リレー２００は、Ｙ方向（第１方向）に並んで配置されている。出力接続線４５０のうちＹ方向に延在する部位である第１部分４５０ａが、ハウジング５００に被覆されている。また、第１部分４５０ａは、第１光結合部１１０及び第２光結合部２１０に形成された透光性樹脂からなる第１透光部５２１及び第２透光部５２２に対して、Ｘ方向（第２方向）右側に離間して配置されている。

このようにすることで、第１ＬＥＤ１２０及び第２ＬＥＤ２２０からそれぞれ発せられる光信号が、出力接続線４５０の第１部分４５０ａに当たって乱反射し、第１ＰＤＡ１３１及び第２ＰＤＡ２３１に迷光として入射されるのを防止できる。このことにより、第１半導体リレー１００及び第２半導体リレー２００をそれぞれ検査する場合の検査精度を向上できる。また、半導体リレーモジュール１０００内部の配線レイアウトを簡素化できる。

また、入力接続線３５０のＹ方向に延在する部位が、ハウジング５００に被覆されるとともに、第１光結合部１１０及び第２光結合部２１０に形成された透光性樹脂からなる第１透光部５２１及び第２透光部５２２に対して、Ｘ方向左側に離間して配置されている。

このようにすることで、第１ＬＥＤ１２０及び第２ＬＥＤ２２０からそれぞれ発せられる光信号が、入力接続線３５０に当たって乱反射し、第１ＰＤＡ１３１及び第２ＰＤＡ２３１に迷光として入射されるのを防止できる。このことにより、第１半導体リレー１００及び第２半導体リレー２００をそれぞれ検査する場合の検査精度を向上できる。また、半導体リレーモジュール１０００内部の配線レイアウトを簡素化できる。

第１半導体リレー１００は、第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２を有し、第２半導体リレー２００は、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２を有している。第１半導体リレー１００に設けられた第１ＭＯＳＦＥＴ１６１と第２半導体リレー２００に設けられた第３ＭＯＳＦＥＴ２６１とは、ソース（Ｓ）とドレイン（Ｄ）との配列方向が同じになるように配置されている。また、第１半導体リレー１００に設けられた第２ＭＯＳＦＥＴ１６２と第２半導体リレー２００に設けられた第４ＭＯＳＦＥＴ２６２とは、ソース（Ｓ）とドレイン（Ｄ）との配列方向が同じになるように配置されている。

このようにすることで、半導体リレーモジュール１０００が第１半導体リレー１００または第２半導体リレー２００のいずれかのみで構成される場合に比べて、第１出力端子４１０と第２出力端子４２０との間の耐圧を２倍に引き上げることができる。

なお、本実施形態では、第１半導体リレー１００に第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２が、第２半導体リレー２００に第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２がそれぞれ含まれる場合を例に取って説明したが、第１半導体リレー１００及び第２半導体リレー２００に含まれるＭＯＳＦＥＴの個数は、特にこれに限定されない。例えば、第１半導体リレー１００及び第２半導体リレー２００のそれぞれに３つ以上のＭＯＳＦＥＴが含まれていてもよい。

その場合も、以下に示すようにＭＯＳＦＥＴの配置を規定することで、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。

つまり、第１半導体リレー１００及び第２半導体リレー２００は、それぞれ複数のＭＯＳＦＥＴを有している。第１半導体リレー１００に設けられた少なくとも１つのＭＯＳＦＥＴと第２半導体リレー２００に設けられた少なくとも１つのＭＯＳＦＥＴとは、ソース（Ｓ）とドレイン（Ｄ）との配列方向が同じになるように配置されている。

第１半導体リレー１００は、電気的に直列接続された第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２を含み、第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２は、ソース（Ｓ）同士が電気的に接続されている。第２半導体リレー２００は、電気的に直列接続された第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２を含み、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２は、ソース（Ｓ）同士が電気的に接続されている。

第１半導体リレー１００は、第１受光デバイス１３０を有している。第１受光デバイス１３０は、第１ＬＥＤ１２０の光信号を受光する第１ＰＤＡ１３１と、第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２を駆動する第１制御回路１３２と、を備えている。第１半導体リレー１００において、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）は、金属ワイヤ６００を介して第１制御回路１３２に電気的に接続されている。第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２のそれぞれのドレイン（Ｄ）は、導電性接着材を介して、互いに分離したダイパッドである第５ダイパッド４６０及び第６ダイパッド４７０にそれぞれ電気的に接続されている。具体的には、導電性接着材は、第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２のそれぞれの下面とリードフレームからなるダイパッドの上面とを接合している。また、第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２のそれぞれのソース（Ｓ）は、金属ワイヤ６００を介して第１受光デバイス１３０が実装された第３ダイパッド１４０に接続されることで、第１制御回路１３２に電気的に接続されている。

第２半導体リレー２００は、第２受光デバイス２３０を有している。第２受光デバイス２３０は、第２ＬＥＤ２２０の光信号を受光する第２ＰＤＡ２３１と、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２を駆動する第２制御回路２３２と、を備えている。第２半導体リレー２００において、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）は、金属ワイヤ６００を介して第２制御回路２３２に電気的に接続されている。第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれのドレイン（Ｄ）は、導電性接着材を介して、互いに分離したダイパッドである第７ダイパッド４８０及び第８ダイパッド４９０にそれぞれ電気的に接続されている。具体的には、導電性接着材は、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれの下面とリードフレームからなるダイパッドの上面とを接合している。また、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれのソース（Ｓ）は、金属ワイヤ６００を介して第２受光デバイス２３０が実装された第４ダイパッド２４０に接続されることで、第２制御回路２３２に電気的に接続されている。

第１半導体リレー１００及び第２半導体リレー２００をそれぞれこのように構成することで、第１出力端子４１０と第２出力端子４２０との中間電位、例えば、出力接続線４５０から見て第１スイッチング部１５０と第２スイッチング部２５０とは対称な回路となる。このことにより、例えば、第１出力端子４１０と第２出力端子４２０との間に接続される負荷が、ＤＣ出力またはＡＣ出力のいずれの場合にも、半導体リレーモジュール１０００を入出力間が絶縁されたリレースイッチとして使用することができる。

また、第１制御回路１３２と第１ＭＯＳＦＥＴ１６１のソース（Ｓ）と第２ＭＯＳＦＥＴ１６２のソース（Ｓ）とを電気的に接続するのが容易となる。同様に、第２制御回路２３２と第３ＭＯＳＦＥＴ２６１のソース（Ｓ）と第４ＭＯＳＦＥＴ２６２のソース（Ｓ）とを電気的に接続するのが容易となる。

また、第１～第４ＭＯＳＦＥＴ１６１，１６２，２６１，２６２のドレイン（Ｄ）を、第５～第８ダイパッド４６０，４７０，４８０，４９０にそれぞれ接続することで、半導体リレーモジュール１０００の動作中に、第５～第８ダイパッド４６０，４７０，４８０，４９０を介して、第１～第４ＭＯＳＦＥＴ１６１，１６２，２６１，２６２から容易に放熱することができる。このことにより、半導体リレーモジュール１０００の動作が安定するとともに、動作信頼性を高められる。

また、前述したように、第１半導体リレー１００及び第２半導体リレー２００のそれぞれに３つ以上のＭＯＳＦＥＴが含まれていてもよい。

その場合も、以下に示すようにＭＯＳＦＥＴとダイパッド等の接続関係を規定することで、第１出力端子４１０と第２出力端子４２０との間に接続される負荷が、ＤＣ出力またはＡＣ出力のいずれの場合にも、半導体リレーモジュール１０００を使用することができる。

つまり、第１半導体リレー１００において、複数のＭＯＳＦＥＴのゲート（Ｇ）は、金属ワイヤ６００を介してそれぞれ第１制御回路１３２に電気的に接続されている。複数のＭＯＳＦＥＴのドレイン（Ｄ）は、導電性接着材を介して、互いに分離したダイパッドにそれぞれ電気的に接続されている。また、複数のＭＯＳＦＥＴのソース（Ｓ）は、金属ワイヤ６００を介して第１受光デバイス１３０が実装された第３ダイパッド１４０に接続されることで、第１制御回路１３２に電気的に接続されている。

第２半導体リレー２００において、複数のＭＯＳＦＥＴのゲート（Ｇ）は、金属ワイヤ６００を介してそれぞれ第２制御回路２３２に電気的に接続されている。複数のＭＯＳＦＥＴのドレイン（Ｄ）は、導電性接着材を介して、互いに分離したダイパッドにそれぞれ電気的に接続されている。また、複数のＭＯＳＦＥＴのソース（Ｓ）は、金属ワイヤ６００を介して第２受光デバイス２３０が実装された第４ダイパッド２４０に接続されることで、第２制御回路２３２に電気的に接続されている。

なお、前述したように、第１制御回路１３２は、第１ＭＯＳＦＥＴ１６１及び第２ＭＯＳＦＥＴ１６２のそれぞれのゲート（Ｇ）の充放電回路である。第２制御回路２３２は、第３ＭＯＳＦＥＴ２６１及び第４ＭＯＳＦＥＴ２６２のそれぞれのゲート（Ｇ）の充放電回路である。図示しないが、第１制御回路１３２及び第２制御回路２３２の回路構成は、種々選択しうる。例えば、Ｄ－ＭＯＳＦＥＴ（デプレッション型ＭＯＳＦＥＴ；図示せず）と、Ｄ－ＭＯＳＦＥＴのゲート（Ｇ）とソース（Ｓ）とを接続する抵抗（図示せず）とで、第１制御回路１３２及び第２制御回路２３２をそれぞれ構成してもよい。あるいは、所定の抵抗値を有する抵抗のみで、第１制御回路１３２及び第２制御回路２３２をそれぞれ構成してもよい。

＜変形例１＞
図８は、本変形例に係る半導体リレーモジュールの平面図を示す。なお、図８及び以降に示す各図面において、実施形態１と同様の箇所については同一の符号を付して詳細な説明を省略する。

図８に示す本変形例の構成は、入力接続線３５１及び出力接続線４５１が、それぞれＹ方向に延びるとともに、第１透光部５２１及び第２透光部５２２と遮光部５１０とに亘って設けられている点で、図１Ｂに示す実施形態１の構成と異なる。例えば、図８に示すように、入力接続線３５１は、第３入力端子３３０の屈曲部からＹ方向に延びて、第４入力端子３４０に接続されている。出力接続線４５１は、第６ダイパッド４７０のＸ方向の中央部分からＹ方向に延びて、第７ダイパッド４８０のＸ方向の中央部分に接続されている。

本変形例においても、実施形態１に示す構成が奏するのと同様の効果を奏することができる。つまり、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、さらに、それぞれ独立して検査することができる。また、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。なお、ハウジング５００の底面からの高さを、出力接続線４５１と第６ダイパッド４７０及び第７ダイパッド４８０とで同じにすることにより、第１ＬＥＤ１２０及び第２ＬＥＤ２２０からそれぞれ発せられる光信号が、出力接続線４５１によって乱反射されるのを容易に防止できる。

＜変形例２＞
図９は、本変形例に係る半導体リレーモジュールの平面図を示す。

図９に示す本変形例の構成は、出力接続線４５２が、金属ワイヤ６００で構成されている点で、図１Ｂに示す実施形態１の構成と異なる。また、金属ワイヤ６００が、第１透光部５２１と第２透光部５２２と遮光部５１０とに亘って設けられ、第６ダイパッド４７０と第７ダイパッド４８０とを接続している点で、図１Ｂに示す実施形態１の構成と異なる。

本変形例においても、実施形態１に示す構成が奏するのと同様の効果を奏することができる。つまり、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、さらに、それぞれ独立して検査することができる。また、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。

なお、出力接続線４５２を構成する金属ワイヤ６００の本数または太さは、第１スイッチング部１５０及び第２スイッチング部２５０を流れる出力電流の大きさによって適宜変更されうる。

＜変形例３＞
図１０Ａは、本変形例に係る半導体リレーモジュールの斜視図を、図１０Ｂは、平面図をそれぞれ示す。

図１０Ａ，１０Ｂに示す本変形例の構成は、出力接続線４５１の途中から中間端子４４０がハウジング５００の外側に延びて設けられている点で、図８に示す変形例１の構成と異なる。なお、図１０Ａ，１０Ｂに破線の丸囲みで示すように、中間端子４４０は、第１出力端子４１０及び第２出力端子４２０と異なり、ハウジング５００の外部で下方に向かう部分が除去されている。よって、図示しない実装基板に本変形例の半導体リレーモジュール１０００を実装した場合、中間端子４４０は、実装基板に接続されず、半導体リレーモジュール１０００の電気的動作に寄与しない。

本変形例においても、実施形態１に示す構成が奏するのと同様の効果を奏することができる。つまり、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、さらに、それぞれ独立して検査することができる。また、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。

また、本変形例に示すように、半導体リレーモジュール１０００の動作に寄与しない中間端子４４０が設けられていてもよい。なお、中間端子４４０が出力接続線４５１からハウジング５００の外側に延びて設けられることで、ハウジング５００と出力接続線４５１、ひいてはハウジング５００と第６ダイパッド４７０及び第７ダイパッド４８０との密着強度を高められる。

（実施形態２）
図１１は、本実施形態に係る半導体リレーモジュールの平面図を示す。

図１１に示す本実施形態の構成は、入力端子が３本である点で、図１Ａ～１Ｃに示す実施形態１の構成と異なる。具体的には、図１１に示す構成では、図１Ｂに示す第４入力端子３４０が省略されている。つまり、半導体リレーモジュール１０００は、入力接続線３５０に接続され、ハウジング５００から露出した第３入力端子３３０を備えている。なお、第３入力端子３３０は、ハウジング５００の内部で入力接続線３５０を介して、内部端子３４１に接続されている。内部端子３４１には、第２ＬＥＤ２２０のアノードに一端が接続された金属ワイヤ６００の他端が接続されている。

本実施形態においても、実施形態１に示す構成が奏するのと同様の効果を奏することができる。まず、第１入力端子３１０と第３入力端子３３０の間、また、第３入力端子３３０と第２入力端子３２０の間にそれぞれ別個に電圧を印加することにより、第１ＬＥＤ１２０及び第２ＬＥＤ２２０、ひいては第１光結合部１１０及び第２光結合部２１０をそれぞれ独立に動作させることができる。このことにより、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、さらに、それぞれ独立して検査することができる。

また、出力端子と出力端子との間に特許文献２に開示されるような検査用端子を設けていないため、第１出力端子４１０と第２出力端子４２０との間の絶縁距離を確保でき、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。

また、第１出力端子４１０と第２出力端子４２０との間に、直列接続された第１～第４ＭＯＳＦＥＴ１６１，１６２，２６１，２６２を有しており、第１半導体リレー１００に設けられた第１ＭＯＳＦＥＴ１６１と第２半導体リレー２００に設けられた第３ＭＯＳＦＥＴ２６１とは、ソースとドレインとの配列方向が同じになるように配置されている。また、第１半導体リレー１００に設けられた第２ＭＯＳＦＥＴ１６２と第２半導体リレー２００に設けられた第４ＭＯＳＦＥＴ２６２とは、ソースとドレインとの配列方向が同じになるように配置されている。

このようにすることで、出力端子間の耐圧を高めることができる。

＜変形例４＞
図１２は、本変形例に係る半導体リレーモジュールの平面図を示す。

図１２に示す本変形例の構成は、第１半導体リレー１００と第２半導体リレー２００とに亘って、１つの透光部５２３が設けられている点で、図１１に示す実施形態２の構成と異なる。透光部５２３は、第１光結合部１１０及び第２光結合部２１０と第１スイッチング部１５０及び第２スイッチング部２５０とをそれぞれ覆うように設けられている。

また、入力接続線３５１及び出力接続線４５１のそれぞれが、Ｙ方向に延びるとともに透光部５２３の内部に設けられている点で、図１１に示す実施形態２の構成と異なる。なお、第３入力端子３３０は、ハウジング５００の内部で入力接続線３５１を介して、内部端子３４１に接続されている。内部端子３４１には、第２ＬＥＤ２２０のアノードに一端が接続された金属ワイヤ６００の他端が接続されている。

本変形例においても、実施形態２に示す構成が奏するのと同様の効果を奏することができる。つまり、つまり、第１半導体リレー１００と第２半導体リレー２００とをそれぞれ独立して動作させ、さらに、それぞれ独立して検査することができる。また、第１出力端子４１０と第２出力端子４２０との間の高耐圧化が図れる。

なお、本変形例に示すように、第１半導体リレー１００と第２半導体リレー２００とに亘って、透光部５２３が設けられていてもよい。ただし、実施形態１に示すように、第１透光部５２１と第２透光部５２２との間に遮光部５１０が設けられることで、第１半導体リレー１００及び第２半導体リレー２００の一方を独立に動作させた場合に、他方で誤動作が起きるのを抑制でき、ひいては、第１半導体リレー１００及び第２半導体リレー２００をそれぞれ独立して検査した場合の検査精度を確保できる。

＜変形例５＞
図１３は、変形例５に係る半導体リレーモジュールの回路図を示す。なお、上述した実施形態と同様の構成については同一の符号を付して説明を省略する。

上述した実施形態では、２つの半導体リレー（第１半導体リレー１００と第２半導体リレー２００）を有していたが、変形例５に係る半導体リレーモジュール１０００では、３つの半導体リレー（第１半導体リレー１００、第３半導体リレー８００、第２半導体リレー２００）を有している。第１半導体リレー１００、第３半導体リレー８００、第２半導体リレー２００は一方向、図１３に示す例ではＹ方向に順に並んで配置されている。

上述した実施形態では１本の入力接続線３５０が設けられていた。一方、変形例５では、第３半導体リレー８００をさらに設けている。このことに応じて、図１３に示す半導体リレーモジュール１０００には、２本の入力接続線３５０Ａ、３５０Ｂが設けられている。

また、上述した実施形態では１本の出力接続線４５０が設けられていた。一方、変形例５では、第３半導体リレー８００をさらに設けているため、図１３に示すように、半導体リレーモジュール１０００には、２本の出力接続線４５０Ａ、４５０Ｂが設けられている。

第３半導体リレー８００は、第１半導体リレー１００と第２半導体リレー２００と同様に、２つの入力端子（第５入力端子８６０と第６入力端子８７０）に接続されている。

また、第３半導体リレー８００は、第１半導体リレー１００と第２半導体リレー２００と同様に、第３光結合部８１０と、第３スイッチング部８５０と、第３制御回路８３２を有している。第３光結合部８１０は、第３ＬＥＤ８２０と、第３ＬＥＤ８２０の光信号を受光する第３受光デバイス８３０と、を有している。第１半導体リレー１００の第１ＬＥＤ１２０のカソードと第３半導体リレー８００の第３ＬＥＤ８２０のアノードは、入力接続線３５０Ａを介して接続されている。第３半導体リレー８００の第３ＬＥＤ８２０のカソードと第２半導体リレー２００の第２ＬＥＤ２２０のアノードは、入力接続線３５０Ｂを介して接続されている。第３スイッチング部８５０は、第５ＭＯＳＦＥＴ８６１及び第６ＭＯＳＦＥＴ８６２を有している。第５ＭＯＳＦＥＴ８６１及び第６ＭＯＳＦＥＴ８６２は、第３受光デバイス８３０の出力信号に応じて、それぞれに設けられた第１出力端と第２出力端との間を開閉する。

なお、図１３から明らかなように、第１半導体リレー１００の第２出力端、つまり、第２ＭＯＳＦＥＴ１６２のドレイン（Ｄ）と第３半導体リレー８００の第１出力端、つまり、第５ＭＯＳＦＥＴ８６１のドレイン（Ｄ）は、出力接続線４５０Ａを介して接続されている。第３半導体リレー８００の第２出力端、つまり、第６ＭＯＳＦＥＴ８６２のドレイン（Ｄ）と第２半導体リレー２００の第１出力端、つまり、第３ＭＯＳＦＥＴ２６１のドレイン（Ｄ）は、出力接続線４５０Ｂを介して接続されている。

なお、変形例５では３つの半導体リレーが設けられているが、第１半導体リレー１００と第２半導体リレー２００との間に、２つ以上の半導体リレーが設けられていてもよい。つまり、半導体リレーの数は２または３に限定されず、４以上であっても良い。言い換えると、半導体リレーモジュール１０００は、複数の半導体リレーを含んでいてもよい。この場合、複数の半導体リレーのうち、一方の端に第１半導体リレー１００が配置される。また、複数の半導体リレーのうち、他方の端に第２半導体リレー２００が配置される。第１半導体リレー１００と第２半導体リレー２００の間に第３半導体リレー８００を含む１以上の半導体リレーが配置される。なお、半導体リレーの数に応じて、入力接続線３５０及び出力接続線４５０の数は、それぞれ適宜、変更する必要がある。

（その他の実施形態）
実施形態１，２及び変形例１～５に示す各構成要素を適宜組み合わせて、新たな実施形態とすることもできる。例えば、図１１に示す実施形態２の構成において、変形例３に示すように、出力接続線４５１に接続されハウジング５００から露出した中間端子４４０を設けてもよい。

なお、本願明細書に示す金属ワイヤ６００は、金ワイヤであるが、必要に応じて、別の材質のワイヤを用いてもよい。例えば、アルミワイヤや銅ワイヤを用いることもできる。

本開示の半導体リレーモジュールは、内部に含まれる複数の半導体リレーをそれぞれ独立して検査可能であるとともに、出力端子間の高耐圧化が図れるため、有用である。

１００ 第１半導体リレー
１１０ 第１光結合部
１２０ 第１ＬＥＤ（第１発光素子）
１３０ 第１受光デバイス
１３１ 第１ＰＤＡ（第１受光素子）
１３２ 第１制御回路
１４０ 第３ダイパッド
１５０ 第１スイッチング部
１６１ 第１ＭＯＳＦＥＴ
１６２ 第２ＭＯＳＦＥＴ
２００ 第２半導体リレー
２１０ 第２光結合部
２２０ 第２ＬＥＤ（第２発光素子）
２３０ 第２受光デバイス
２３１ 第２ＰＤＡ（第２受光素子）
２３２ 第２制御回路
２４０ 第４ダイパッド
２５０ 第２スイッチング部
２６１ 第３ＭＯＳＦＥＴ
２６２ 第４ＭＯＳＦＥＴ
３１０，３２０，３３０，３４０ 第１～第４入力端子
３４１ 内部端子
３５０，３５０Ａ、３５０Ｂ 入力接続線
３６０ 第１ダイパッド
３７０ 第２ダイパッド
４１０ 第１出力端子
４２０ 第２出力端子
４３０ 中間端子
４４０ 中間端子
４５０，４５０Ａ，４５０Ｂ 出力接続線
４５０ａ 第１部分
４５１ 出力接続線
４５２ 出力接続線
４６０，４７０，４８０，４９０ 第５～第８ダイパッド
５００ ハウジング
５１０ 遮光部
５２１ 第１透光部
５２２ 第２透光部
５２３ 透光部
６００ 金属ワイヤ
７００ リードフレーム
７１０ 一次タイバー
８００ 第３半導体リレー
８１０ 第３光結合部
８２０ 第３ＬＥＤ（第３発光素子）
８３０ 第３受光デバイス
８３１ 第３ＰＤＡ（第３受光素子）
８３２ 第３制御回路
８６１ 第５ＭＯＳＦＥＴ
８６２ 第６ＭＯＳＦＥＴ
８６０ 第５入力端子
８７０ 第６入力端子
１０００，１１００，１２００ 半導体リレーモジュール
２１００，２２００ 電源

Claims (9)

1. 第１半導体リレーと、第２半導体リレーと、前記第１半導体リレーと前記第２半導体リレーとを被覆したハウジングと、前記ハウジングから露出した第１入力端子及び第２入力端子と、第１出力端子及び第２出力端子と、を少なくとも備え、
   前記第１半導体リレーと前記第２半導体リレーは、それぞれ、
   発光素子と前記発光素子の光信号を受光する受光デバイスとを有する光結合部と、
   前記受光デバイスの出力信号に応じて第１出力端と第２出力端との間を開閉するＭＯＳＦＥＴを有するスイッチング部と、
   を有し、
   前記第１入力端子は、前記第１半導体リレーの前記発光素子のアノードに接続され、
   前記第２入力端子は、前記第２半導体リレーの前記発光素子のカソードに接続され、
   前記第１半導体リレーの前記発光素子のカソードと前記第２半導体リレーの前記発光素子のアノードは、入力接続線を介して接続され、
   前記第１出力端子は、前記第１半導体リレーの前記第１出力端に接続され、
   前記第２出力端子は、前記第２半導体リレーの前記第２出力端に接続され、
   前記第１半導体リレーの前記第２出力端と前記第２半導体リレーの前記第１出力端は、出力接続線を介して接続され、
   さらに、
   前記入力接続線に接続され前記ハウジングから露出した第３入力端子を備え、
   前記入力接続線と前記出力接続線は、前記ハウジングに被覆されている、半導体リレーモジュール。
2. 前記発光素子から発せられる前記光信号を遮蔽する遮光性樹脂が、前記第１半導体リレーの前記光結合部と前記第２半導体リレーの前記光結合部との間に配置された、請求項１に記載の半導体リレーモジュール。
3. 前記出力接続線は、前記出力接続線の全長に亘って前記ハウジングに被覆されている、請求項１または２に記載の半導体リレーモジュール。
4. 前記第１半導体リレー及び前記第２半導体リレーは、第１方向に並んで配置されており、
   前記出力接続線の前記第１方向に延在する部位が、前記ハウジングに被覆されるとともに、前記光結合部に形成された透光性樹脂に対して、前記第１方向と交差する第２方向に離間して配置されている、請求項１～３のいずれか１項に記載の半導体リレーモジュール。
5. 前記第１半導体リレー及び前記第２半導体リレーは、第１方向に並んで配置されており、
   前記入力接続線の前記第１方向に延在する部位が、前記ハウジングに被覆されるとともに、前記光結合部に形成された透光性樹脂に対して、前記第１方向と交差する第２方向に離間して配置されている、請求項１～３のいずれか１項に記載の半導体リレーモジュール。
6. 前記第１半導体リレー及び前記第２半導体リレーは、それぞれ複数の前記ＭＯＳＦＥＴを有しており、
   前記第１半導体リレーに設けられた少なくとも１つの前記ＭＯＳＦＥＴと前記第２半導体リレーに設けられた少なくとも１つの前記ＭＯＳＦＥＴとは、ソースとドレインとの配列方向が同じになるように配置されている、請求項１～５のいずれか１項に記載の半導体リレーモジュール。
7. 前記第１半導体リレー及び前記第２半導体リレーのそれぞれは、電気的に直列接続された２つの前記ＭＯＳＦＥＴを含み、
   ２つの前記ＭＯＳＦＥＴは、ソース同士が電気的に接続されている、請求項６に記載の半導体リレーモジュール。
8. 前記受光デバイスは、前記発光素子の前記光信号を受光する受光素子と、前記複数のＭＯＳＦＥＴを駆動する制御回路とを備え、
   前記第１半導体リレー及び前記第２半導体リレーのそれぞれで、
   前記複数のＭＯＳＦＥＴのゲートは、それぞれ前記制御回路に電気的に接続され、
   前記複数のＭＯＳＦＥＴのドレインは、それぞれ異なるダイパッドに電気的に接続され、
   前記複数のＭＯＳＦＥＴのソースは、前記受光デバイスが実装されたダイパッドにそれぞれ電気的に接続されることで、前記制御回路に電気的に接続されている、請求項６または７に記載の半導体リレーモジュール。
9. 第１方向に並んで配置された複数の半導体リレーと、前記複数の半導体リレーを被覆したハウジングと、前記ハウジングから露出した第１入力端子及び第２入力端子と、第１出力端子及び第２出力端子と、を少なくとも備え、
   前記複数の半導体リレーのうち、一方の端に配置された第１半導体リレーと、前記複数の半導体リレーのうち、他方の端に配置された第２半導体リレーと、前記第１半導体リレーと前記第２半導体リレーの間に配置された第３半導体リレーは、それぞれ、
   発光素子と前記発光素子の光信号を受光する受光デバイスとを有する光結合部と、
   前記受光デバイスの出力信号に応じて第１出力端と第２出力端との間を開閉するＭＯＳＦＥＴを有するスイッチング部と、
   を有し、
   前記第１入力端子は、前記第１半導体リレーの前記発光素子のアノードに接続され、
   前記第２入力端子は、前記第２半導体リレーの前記発光素子のカソードに接続され、
   前記第１半導体リレーの前記発光素子のカソードと前記第３半導体リレーの前記発光素子のアノードは、入力接続線を介して接続され、
   前記第１出力端子は、前記第１半導体リレーの前記第１出力端に接続され、
   前記第２出力端子は、前記第２半導体リレーの前記第２出力端に接続され、
   前記第１半導体リレーの前記第２出力端と前記第３半導体リレーの前記第１出力端は、出力接続線を介して接続され、
   さらに、
   前記入力接続線に接続され前記ハウジングから露出した第３入力端子を備え、
   前記入力接続線と前記出力接続線は、前記ハウジングに被覆されている、半導体リレーモジュール。

Images