JP2009194005A - 固体撮像素子の製造方法 - Google Patents

固体撮像素子の製造方法 Download PDF

Info

Publication number
JP2009194005A
JP2009194005A JP2008030270A JP2008030270A JP2009194005A JP 2009194005 A JP2009194005 A JP 2009194005A JP 2008030270 A JP2008030270 A JP 2008030270A JP 2008030270 A JP2008030270 A JP 2008030270A JP 2009194005 A JP2009194005 A JP 2009194005A
Authority
JP
Japan
Prior art keywords
solid
state imaging
ion implantation
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008030270A
Other languages
English (en)
Inventor
Mitsugi Yoshida
貢 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008030270A priority Critical patent/JP2009194005A/ja
Publication of JP2009194005A publication Critical patent/JP2009194005A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】固体撮像素子の暗電流の増加を抑制し、読み出し電圧を低電圧化する固体撮像素子の製造方法を提供すること。
【解決手段】信号電荷蓄積層10上の転送電極9とは離れた領域に第2の開口部を有するフォトレジストを形成する工程と、フォトレジストを用いてゲート酸化膜8aの一部を除去する工程と、基板上からフォトレジストを除去する工程と、ゲート酸化膜8a上から注入エネルギーの異なるイオン注入を少なくとも2回行って、信号電荷蓄積層の基板主面側に正孔蓄積層11を形成する工程とを有する。
【選択図】図4

Description

本発明は固体撮像素子の製造方法に関し、特に固体撮像素子の暗電流の増加を抑制して読み出し電圧の低電圧化を実現する固体撮像素子の製造方法に関する。
近年、固体撮像素子の高画質化を目的に、センサ部の信号電荷蓄積層の半導体基板主面側に正孔蓄積層を形成し、センサ部における暗電流を抑制して感度向上を図る固体撮像素子が提案されている。熱励起により信号電荷蓄積層の基板主面側で発生した電子を正孔蓄積層が捕捉して暗電流の発生を抑制する。
しかし、この固体撮像素子では、信号電荷蓄積層や正孔蓄積層を形成するために基板中に導入した不純物は、これらの不純物の活性化熱処理工程やその後の熱処理工程で横方向に転送電極下にまで拡散する。
特に、正孔蓄積層を形成するために導入したP型不純物が転送電極下に拡散した場合には、転送電極下の読み出し領域における信号電荷蓄積層側のP型不純物の濃度が大きくなる。その結果、読み出し電圧Vtが高くなり、信号電荷蓄積層から読み出し領域を介して信号転送領域に信号電荷を読み出し難くなる。これを防止するために、正孔蓄積層のP型不純物の濃度や拡散深さを小さくすると、正孔蓄積層が暗電流を抑制できなくなる。
そこで、読み出し領域に近い部分の正孔蓄積層のP型不純物濃度を低くする固体撮像素子が提案されている。この固体撮像素子は暗電流と読み出し電圧の上昇とを抑制することができる(例えば、特許文献1参照)。
特開平11−40794号公報
しかしながら、光学系の小型化に伴い単位画素セルサイズも小型化した固体撮像素子では、素子分離領域の幅が狭くなり、素子分離領域両側のP型の正孔蓄積層とN型の信号転送領域とが接近する。
素子分離部領域はP型不純物によってN型の信号電荷蓄積部とN型の信号転送領域とを分離するが、正孔蓄積層のP型不純物の濃度は素子分離領域のP型不純物の濃度以上であるため、PN分離領域においてP型の不純物濃度が高くなる。そして、素子分離領域での電界強度が高くなり、読み出し電圧印加時にPN分離領域のブレイクダウンによるホットエレクトンが発生して暗電流特性が劣化する。
本発明は、上記従来の課題を解決するもので、固体撮像素子の単位画素セルサイズが小型化しても暗電流の増加を抑制し、読み出し電圧の低電圧化を実現する固体撮像素子の製造方法を提供することを目的とする。
本発明の固体撮像素子の製造方法は、半導体基板の主面側に信号転送領域と素子分離領域とを形成する工程と、基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に第1の開口部を有する転送電極を形成する工程と、基板の主面側で第1の開口部に対応する領域に信号電荷蓄積層を形成する工程と、信号電荷蓄積層上の転送電極とは離れた領域に第2の開口部を有するマスクを形成する工程と、マスクを用いてゲート絶縁膜の一部を除去する工程と、基板上からマスクを除去する工程と、ゲート絶縁膜上から注入エネルギーの異なるイオン注入を少なくとも2回行って、信号電荷蓄積層の基板主面側に正孔蓄積層を形成する工程とを有する。
この方法により、暗電流の増加を抑制し、読み出し電圧の低電圧化を実現する固体撮像素子を製造することができる。
また、本発明の固体撮像素子の製造方法は、注入エネルギーの異なるイオン注入は、注入イオンがゲート絶縁膜を突き抜けない注入エネルギーのイオン注入と、注入イオンがゲート絶縁膜を突き抜ける注入エネルギーのイオン注入とである。
この方法により、正孔蓄積層の周辺部の正孔蓄積層を構成する不純物の濃度が小さい固体撮像素子を製造することができる。
また、本発明の固体撮像素子の製造方法は、注入エネルギーの異なるイオン注入は、注入エネルギーが小さいイオン注入のドーズ量が、注入エネルギーの大きいイオン注入のドーズ量より多い。
この方法により、正孔蓄積層の周辺部の正孔蓄積層を構成する不純物の濃度が小さい固体撮像素子を製造することができる。
本発明の固体撮像素子の製造方法による固体撮像素子は、正孔蓄積層の周辺部の不純物濃度が正孔蓄積層の中央部の不純物濃度よりも小さい。したがって、読み出し領域では正孔蓄積層の不純物が転送電極下に拡散することによる影響が抑えられ、素子分離領域では不純物濃度の上昇が抑えられて電界強度が緩和される。しかも、正孔蓄積層の中央部では不純物濃度及び拡散深さが確保されて、基板主面側で熱励起された電荷の捕捉能力が保たれ暗電流の防止効果が維持される。
本発明の固体撮像素子の製造方法は、暗電流の増加を抑制し、読み出し電圧の低電圧化を実現する固体撮像素子を提供することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1乃至図4はそれぞれ本発明の実施の形態の固体撮像素子の製造方法の一工程を示す断面図である。本実施の形態の固体撮像素子は垂直転送部、水平転送部、出力部を有するCCD(Charge Coupled Device)型であり、図1乃至図4は垂直転送部の電荷転送方向と垂直な方向での断面図である。
図1に示すように、固体撮像素子が形成される半導体基板1は素子分離部2、信号転送部3、読み出しゲート部4、センサ部5に領域を分けることができる。素子分離部2からセンサ部5までが単位画素セルサイズに相当する。P型の半導体基板1にはシリコンを用いる。P型基板1の代わりにPウェル層を用いても良い。
素子分離部2の基板主面側に素子分離幅を0.3μm程度に設定したP型の素子分離領域6を形成し、素子分離部2に隣接する信号転送部3の基板主面側にN型の信号転送領域7を形成する。信号転送部3は上記の垂直転送部に相当する。
素子分離部2、信号転送部3及び読み出しゲート部4の上に、ゲート酸化膜及びゲート窒化膜で構成されるONOゲート絶縁膜8を介してポリシリコンの転送電極9を形成する。転送電極9は、センサ部5上に開口部9aを有している。転送電極9を形成するときにセンサ部5上の開口部9aに対応するところに、ゲート絶縁膜8の一部であるゲート酸化膜8aを残すようにする。
転送電極9をマスクに用いたイオン注入によって、センサ部5における基板1の主面側にN型不純物を導入してN型の信号電荷蓄積層10を形成する。信号電荷蓄積層10と信号転送領域7との間の基板1は、P型の読み出し領域1aになる。
次に、図2に示すように、基板1上に、センサ部5上で転送電極9、読み出し領域1a及び素子分離領域6から所定距離を離れた領域に開口部12aを有するフォトレジスト12を形成する。
ウエットエッチング法を用いて、開口部12a下のゲート酸化膜8aを除去し,センサ部5上にゲート酸化膜8aの開口部8bを形成する。基板1上からフォトレジスト12を除去する。
次に、図3に示すように、転送電極9とセンサ部5上のゲート酸化膜8aとをマスクにして1回目のイオン注入を行いP型不純物(B+)を導入して、センサ部5に正孔蓄積層11aを形成する。この1回目のイオン注入の注入エネルギーは注入イオンがゲート酸化膜8aを突き抜けないように設定して、正孔蓄積層11aを開口部8b下に形成する。なお、ゲート酸化膜8a下のP型不純物の濃度が開口部8b下のP型不純物の濃度のピーク値の0.1%以下であれば、1回目のイオン注入の注入イオンがゲート酸化膜8aを実質的に突き抜けていないものとする。
次に、図4に示すように、1回目のイオン注入に続けて2回目のイオン注入を行いP型不純物を導入して、センサ部5に正孔蓄積層11b及び正孔蓄積層11cを形成する。2回目のイオン注入の注入エネルギーは注入イオンがゲート酸化膜8aを突き抜けるように設定して、P型不純物(B+)をセンサ部5の基板主面側に導入する。2回目のイオン注入の注入ドーズ量は1回目のイオン注入のドーズ量よりも少なくする。
基板1中に導入した各不純物の活性化熱処理を行う。これにより、正孔蓄積層11a、正孔蓄積層11b、正孔蓄積層11cを有する正孔蓄積層11を、信号電荷蓄積層10の基板主面側に設けた構造の固体撮像素子を得る。なお、正孔蓄積層11bの幅αと正孔蓄積層11cの幅βの比は1:2〜1:4の範囲が良い。正孔蓄積層11cの幅が狭くなりすぎると熱励起された電荷の正孔蓄積層11cでの補足能力が不足して暗電流を防止できなくなる。逆に正孔蓄積層11cの幅が広くなりすぎると正孔蓄積層11bの幅が狭くなり、読み出し電圧Vtの上昇を防止できなくなる。
本実施の形態によると、センサ部5における読み出し領域1a側と素子分離領域6側とをそれぞれ所定の幅のゲート酸化膜8aで覆い、1回目のイオン注入はゲート酸化膜8aをマスクとして注入イオンがゲート酸化膜8aを突き抜けないような注入エネルギーに設定するため、センサ部5の読み出し領域1a側と素子分離領域6側とにはP型不純物は導入されない。
そして、2回目のイオン注入は注入イオンがゲート酸化膜8aを突き抜けるような注入エネルギーで、かつ、1回目のイオン注入より注入ドーズ量を少なくするため、正孔蓄積層11は、センサ部5の読み出し領域1a側、及び、素子分離領域6側におけるP型不純物の濃度及び拡散深さの値が中央部分におけるこれらの値よりも小さくなる。正孔蓄積層11のP型不純物のピーク濃度を周辺部は1E17/cm〜1E18/cm程度と、中央部を1E19/cm〜1E20/cm程度である。
このため、正孔蓄積層11を構成するP型不純物が転送電極10下に拡散することによる影響を抑えて、読み出しゲート部4で信号電荷蓄積層10から信号転送領域7へ信号が読み出し難くなることや、素子分離部2でP型不純物濃度が上昇し、電界強度が高まり、読み出し電圧印加時のブレイクダウンによりホットエレクトンが発生しやすくなることを防止できる。
しかも、正孔蓄積層の中央部分は、P型不純物の濃度及び拡散深さを確保できることから、基板1表面で熱励起された電荷の捕捉能力を保ち、暗電流の防止効果を維持して、暗電流の増加を抑制し、読み出し電圧の低電圧化を実現することができる。
なお、本実施の形態において、上記の1回目のイオン注入と2回目のイオン注入とは逆の順序で行っても良い。
また、ゲート絶縁膜はゲート酸化膜とゲート窒化膜との組み合わせに限られるものではなく、例えばゲート酸化膜単層であってもよい。
本発明の固体撮像素子の製造方法は、暗電流の増加を抑制し、読み出し電圧の低電圧化が図れる固体撮像素子を提供することができ、固体撮像素子の高画質化に有用である。
本発明の実施の形態の固体撮像素子の製造方法の一工程を示す断面図 本発明の実施の形態の固体撮像素子の製造方法の一工程を示す断面図 本発明の実施の形態の固体撮像素子の製造方法の一工程を示す断面図 本発明の実施の形態の固体撮像素子の製造方法の一工程を示す断面図
符号の説明
1 基板
6 素子分離領域
7 信号転送領域
8 ゲート絶縁膜
9 転送電極
10 信号電荷蓄積層
11,11a,11b,11c 正孔蓄積層
12 フォトレジスト

Claims (3)

  1. 半導体基板の主面側に信号転送領域と素子分離領域とを形成する工程と、
    前記基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に第1の開口部を有する転送電極を形成する工程と、
    前記基板の主面側で前記第1の開口部に対応する領域に信号電荷蓄積層を形成する工程と、
    前記信号電荷蓄積層上の前記転送電極とは離れた領域に第2の開口部を有するマスクを形成する工程と、
    前記マスクを用いて前記ゲート絶縁膜の一部を除去する工程と、
    前記基板上から前記マスクを除去する工程と、
    前記ゲート絶縁膜上から注入エネルギーの異なるイオン注入を少なくとも2回行って、前記信号電荷蓄積層の前記基板主面側に正孔蓄積層を形成する工程と
    を有することを特徴とする固体撮像素子の製造方法。
  2. 前記注入エネルギーの異なるイオン注入は、注入イオンが前記ゲート絶縁膜を突き抜けない注入エネルギーのイオン注入と、注入イオンが前記ゲート絶縁膜を突き抜ける注入エネルギーのイオン注入とであることを特徴とする請求項1記載の固体撮像素子の製造方法。
  3. 前記注入エネルギーの異なるイオン注入は、注入エネルギーが小さいイオン注入のドーズ量が、注入エネルギーの大きいイオン注入のドーズ量より多いことを特徴とする請求項1又は請求項2記載の固体撮像素子の製造方法。
JP2008030270A 2008-02-12 2008-02-12 固体撮像素子の製造方法 Pending JP2009194005A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008030270A JP2009194005A (ja) 2008-02-12 2008-02-12 固体撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008030270A JP2009194005A (ja) 2008-02-12 2008-02-12 固体撮像素子の製造方法

Publications (1)

Publication Number Publication Date
JP2009194005A true JP2009194005A (ja) 2009-08-27

Family

ID=41075807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008030270A Pending JP2009194005A (ja) 2008-02-12 2008-02-12 固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP2009194005A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673237B2 (en) 2013-02-08 2017-06-06 Samsung Electronics Co., Ltd. Depth pixel included in three-dimensional image sensor, three-dimensional image sensor including the same and method of operating depth pixel included in three-dimensional image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673237B2 (en) 2013-02-08 2017-06-06 Samsung Electronics Co., Ltd. Depth pixel included in three-dimensional image sensor, three-dimensional image sensor including the same and method of operating depth pixel included in three-dimensional image sensor

Similar Documents

Publication Publication Date Title
JP4211696B2 (ja) 固体撮像装置の製造方法
JP6231741B2 (ja) 固体撮像装置およびその製造方法
JP4742602B2 (ja) 固体撮像装置及びその製造方法
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
JP2010109136A (ja) 固体撮像装置、その製造方法および撮像装置
JP2008218968A (ja) 半導体装置の製造方法及びイメージセンサ装置
JP2010118435A (ja) 固体撮像装置、その製造方法および撮像装置
JP2007053217A (ja) 固体撮像素子
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
JP5629450B2 (ja) 半導体素子及び半導体素子の形成方法
JP2010109138A (ja) 半導体装置、その製造方法および固体撮像装置
JP2007288136A (ja) 固体撮像装置およびその製造方法
JP2008153566A (ja) 固体撮像装置及びその製造方法
WO2013146037A1 (ja) 固体撮像素子及び固体撮像素子の製造方法
JP4359739B2 (ja) 光電変換素子および固体撮像素子
JP2007141937A (ja) 固体撮像素子、半導体装置及び半導体装置の製造方法
JP2008294479A (ja) 固体撮像装置
JP2003101004A (ja) 固体撮像装置及びその製造方法
JPH09246513A (ja) 増幅型固体撮像素子およびその製造方法
JP4910275B2 (ja) 固体撮像素子及びその製造方法
JP2009194005A (ja) 固体撮像素子の製造方法
JP2007201088A (ja) 固体撮像素子
US9520436B2 (en) Solid-state imaging device and manufacturing method thereof
JPH1140794A (ja) 固体撮像素子の製造方法及び固体撮像素子
JP2015046505A (ja) 半導体装置およびその製造方法