CN1684257A

CN1684257A - 半导体装置

Info

Publication number: CN1684257A
Application number: CN200510067312.5A
Authority: CN
Inventors: 今桥学; 小仓弘义; 绳手优克
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-04-16
Filing date: 2005-04-18
Publication date: 2005-10-19
Anticipated expiration: 2025-04-18
Also published as: CN100495700C; US20050230761A1; US7202531B2

Abstract

在半导体装置中，抑制浪涌保护二极管的元件面积的增大和控制电路等的误动作。具有在第1导电型半导体区域上形成的输出焊盘的半导体装置的浪涌吸收部，备有：第2导电型岛状半导体区域；在第2导电型岛状半导体区域的底部和第1导电型半导体区域之间形成的第2导电型埋入层；在第2导电型岛状半导体区域上形成的且与第1导电型半导体区域同电位连接的第1导电型杂质层；在第1导电型杂质层上形成且与输出焊盘电气连接的第2导电型杂质层；包围第1导电型杂质层且到达第2导电型埋入层的环状第2导电型层。其中环状第2导电型层与规定的电位连接并且包含比第2导电型岛状半导体区域浓度高的第2导电型杂质。

Description

半导体装置

技术领域

本发明涉及半导体装置，特别是涉及在由静电浪涌等引起的内部元件的破坏中保护半导体装置的静电保护半导体装置。

背景技术

近年来，随着半导体集成电路装置的高集成化及低功耗化，对于驱动感性负载的驱动器，也越来越要求高集成化及低功耗化。

这里所谓感性负载，是通过外部施加电压而流过电流，并且生成与自外部施加的电压极性相反的感应电压的负载。作为具体的例子，如电动机等。

但是在形成驱动感性负载的驱动器的半导体装置中，需要防止驱动感性负载的元件和与其端子直接连接的元件中的误动作。

作为用于达到该目的的技术的例子，在专利文献1中公开了这样的技术：在驱动元件和其他电路元件之间设置岛区域，通过将该岛区域的电位保持在高电位来防止误动作。另外，在专利文献2中公开了这样的技术：在距离驱动元件足够远的地方配置浪涌保护元件。

以下，对专利文献1中记载的防止误动作的技术，边参照附图边进行说明。

图8是表示专利文献1中记载的半导体装置的等价电路图。

该半导体装置备有与感性负载(图中省略)电气连接的输出焊盘11、与输出焊盘11电气连接且供给电流的驱动元件12。另外，在位于输出焊盘11和驱动元件12之间的连接点N11上，电气连接有负浪涌吸收部13和正浪涌吸收部14。

这里，负浪涌吸收部13备有负浪涌保护用二极管15和GND(地)端子16，负浪涌保护用二极管15其负极15K与连接点N11电气连接，并且正极15A与GND端子16连接。通过这样的构成，在输出焊盘11成为负电位发生浪涌的时候，负浪涌保护用二极管15动作，吸收负浪涌。

另外，正浪涌吸收部14备有正浪涌保护用二极管17和电源端子18，正浪涌保护用二极管17其负极17K与电源端子18连接，并且正极17A与连接点N11电气连接。通过这样的构成，在输出焊盘11成为正电位发生浪涌的时候，正浪涌保护用二极管15动作，吸收负浪涌。

接着，图9和图10是表示半导体装置中负浪涌吸收部13及其周边部分的构成，图9表示剖视图，图10表示俯视图。这里，如输出焊盘11和驱动元件12等那样的在图8中表示的其他的构成要素，被设置在半导体装置内的图9和图10中没有表示的位置。

在图9所示的半导体装置20中，在P型半导体基板21上形成有N型外延层22，在N型外延层22的表面的规定位置上形成有LOCOS(localoxidetion of silicon)膜23。另外，由P型分离层24划分为多个区域。具体地说，划分为保护用二极管区域25、周边N区域26及控制电路区域27等。

这里，P型分离层24，是由在N型外延层22表面附近形成的高浓度P型层24a、在高浓度P型层24a的下部形成的P型上侧分离层24b、和跨P型半导体基板21和N型外延层22在P型上侧分离层24b的下侧形成的P型下侧分离层24c构成。

另外，在保护用二极管区域25、周边N型区域26和控制电路区域27中，在P型半导体基板21和N型外延层22之间的界面附近形成有N型埋入层28。

另外，在N型外延层22表面上，在保护用二极管区域25和周边N型区域26中形成高浓度N型层29，并在控制电路区域27中形成P型电阻层30。

另外，以覆盖N型外延层22及在其表面形成的构成要素的方式，形成层间绝缘膜31。另外，在层间绝缘膜31上设有开口，并形成有接触器32，该接触器32对在保护用二极管区域25中的高浓度P型层24a及高浓度N型层29、在周边N型区域26中的高浓度N型层29、P型电阻层30进行电气连接。

另外，在图9中图示有连接点N11、一定电位V、GND电位等，但是这些中任意一个只是表示对于半导体装置的各部分电气连接的情况，并不表示其构造。

另外，如图10所示，P型分离层24以分别包围保护用二级管区域25、周边N区域26及控制电路区域27的方式划分。另外，在图10中，省略了LOCOS膜23和层间绝缘膜31。

在控制电路区域27中，除使用了P型电阻层30的电阻层元件之外，还形成有晶体管33等必要的电气元件。

这里，保护用二极管区域25中，在P型分离层24上设置的接触器32与GND连接，并且高浓度N型层29与连接点N11电气连接。另外，在周边N区域26中，高浓度N型层29与比GND电位更高的一定电位V连接。

通过形成这样的构成，在保护用二极管区域25中，构成负浪涌保护用二极管15(配合参照图8)。具体地说，构成以P型分离层24和P型半导体基板21作为正极15A、以N型埋入层28、N型外延层22及高浓度N型层29作为负极15K的负浪涌保护用二极管15。

与感性负载电气连接的输出焊盘11为负电位时，由周边N区域26、在P型半导体基板21及保护用二极管区域25中的P型分离层24、在保护用二极管区域25中的高浓度N型层29构成的寄生NPN晶体管51动作。其结果，主要自成为寄生NPN晶体管51的集电极的周边N区域26供给电流，因此流入P型半导体基板21的电流变小。

另外，自控制电路区域27的P型电阻层30直至保护用二极管区域25中的高浓度N型层29构成寄生晶闸管52，因此控制电路区域27存在误动作的可能性。但是，寄生晶闸管52为难以动作的构成。

具体地说，在周边N区域26中的P型半导体基板21为P型栅极部，因此由于形成有周边N区域26而扩大P型栅极部的宽度。其结果，减少了作为寄生晶闸管52的一部分的NPN晶体管的电流放大率。以上的结果，寄生晶闸管52难以动作，即使输出焊盘11为负电位、发生浪涌的时候，也可以防止控制电路区域27的误动作。

接着，图11是对于专利文献2记载的半导体装置的等价电路图。

该半导体装置备有与感性负载电气连接的输入输出焊盘11a和控制电路19。另外，位于输入输出焊盘11a和控制电路19之间的连接点N21，电气连接负浪涌吸收部13和正浪涌吸收部14。

这里，负浪涌吸收部13和正浪涌吸收部14省略其详细的说明，但是和图8所示的专利文献1的技术情况同样，依次具有负浪涌和正浪涌吸收功能。

另外，在该半导体装置中还备有驱动元件12。这里，驱动元件12配置在只距离负浪涌保护用二极管15足够远的距离A的位置。

另外，图12是例示实现图11的等价电路图的该半导体装置平面构成的图，表示负浪涌吸收部13。

如图12所示，该半导体装置具有由P型分离层24所划分的区域，形成有与图10的半导体装置同样的保护二极管区域25和控制电路区域27。

也就是说，形成包括P型分离层24、N埋入层28及高浓度N型层29的负浪涌保护用二极管15，并且高浓度N型层29，与连接点N21电气连接，该连接点N21与输入输出焊盘11a和控制电路19电气连接。

另外，在距保护二极管区域25足够远的距离A的位置，配置有由P分离区域24包围的驱动元件12。

这里，驱动元件12为负电位发生浪涌的时候，以N型埋入层28和高浓度N型层29等为集电极、P型分离区域24为基极、驱动元件12的N型外延层为发射极的寄生NPN晶体管可能动作。但是由于负浪涌保护用二极管15与驱动元件12配置为相距足够远的距离，因此相当于基极部分的P型分离区域的电阻大，所述的寄生NPN晶体管不动作。其结果，防止控制电路区域27的误动作。

但是，在以上说明过的现有技术中存在以下的问题。

在专利文献1中记载的技术中，与实际动作无关的第3岛重新成为必须。即保护用二极管区域25作为第1岛区域、控制电路区域27作为第2岛区域时，在实际动作中所必须的这两个岛区域之间作为第3岛区域必须形成周边N区域26。

因此，增大了相当于第3岛区域的芯片面积，降低半导体装置的集成度。

另外，在专利文献2中记载的技术中，需要驱动元件12与连接在输入输出焊盘11a的负浪涌保护用二极管15之间的距离A足够远。因此驱动元件12的周边不能配置元件，由于产生不能配置元件的区域而产生半导体装置的集成度降低的问题。

进一步，即使只把输入输出焊盘11a配置在驱动元件12的附近，也使连接的布线复杂，还增大了布线占据芯片的面积。由于这些，造成芯片面积增大，半导体装置的集成度降低。

另外，上述的问题，在输出焊盘11或输入输出焊盘11a为正电位时(发生正浪涌的情况)，同样存在用于保护驱动元件12的正浪涌吸收部14。

专利文献1：特开昭61-189662号公报；

专利文献2：特开平10-256484号公报。

发明内容

鉴于上述问题，本发明的半导体装置的目的在于，提供一种备有可以抑制芯片面积的增大，并且可以抑制误动作的发生的输入输出保护电路的稳定的半导体装置。

为了解决以上问题，本发明的半导体装置，是在第1导电型半导体区域上备有输出焊盘、与输出焊盘连接的驱动元件、用于在浪涌中保护驱动元件的浪涌吸收部的半导体装置；其构成为，浪涌吸收部备有：在第1导电型半导体区域上形成的第2导电型岛状半导体区域；在第2导电型岛状半导体区域的底部与第1导电型半导体区域之间形成的第2导电型埋入层；形成在第2导电型岛状半导体区域上且连接在与第1导电型半导体区域相同电位的第1导电型杂质层；形成在第1导电型杂质层上且与输出焊盘电气连接的第2导电型杂质层；和在第2导电型岛状半导体区域上，以包围第1导电型杂质层并且到达第2导电型埋入层的方式形成的环状第2导电型层，其中，环状第2导电型层连接在规定的电位并且包含比第2导电型岛状半导体区域的浓度还高的第2导电型杂质。

根据本发明的半导体装置，由第1导电型杂质层和第2导电型杂质层构成保护用二极管。

另外，至少由第1导电型杂质层、第2导电型杂质层、和包含环状第2导电型层及第2导电型岛状半导体区域这两个的区域构成保护用晶体管(PNP晶体管或NPN晶体管)。

通过这些保护用二极管和保护晶体管，在输出焊盘中的电位变化时和对于半导体装置自外部施加浪涌的时候，可以保护驱动元件。

此时，由于动作电流大部分流过第2导电型岛状半导体区域及其内部，而几乎不流过第1导电型半导体区域，因此能够防止在第2导电型岛状半导体区域及其周边构成的寄生晶闸管的动作，防止封闭锁定等误动作。

另外，由于浪涌吸收动作在第2导电型岛状半导体区域内进行，因此关于在第2导电型岛状半导体区域的周边的电路的配置不会受到限制。为此可以增加电路设计的自由度，可以同时实现抑制封闭锁定等的误动作和缩小芯片面积。

这里浪涌吸收部可以是用于在浪涌中保护驱动元件的负浪涌吸收部，其中第1导电型为P型且第2导电型为N型，规定的电位是接地电位以上的电位。下面，对这一情况进行详细阐述。

这种情况下，第1导电型杂质层为正极层、第2导电型杂质层为负极层，通过该负极层和正极层，构成对负浪涌的保护用二极管。另外，正极层和P型半导体区域，可以设为接地电位。

另外，构成以负极层作为发射极，正极层作为基极，N型岛状半导体区域和环状N型层作为集电极的NPN晶体管，发挥作为NPN保护晶体管的功能。即，由于与输出焊盘连接的负载动作使输出焊盘为负电位时候，或负浪涌(由于静电等引起的负浪涌电压)输入到半导体装置中的时候等，通过该NPN晶体管的动作吸收负浪涌，可以保护驱动元件。

这样吸收负浪涌的时候，动作电流的大部分经由与规定的电位连接的N型岛状半导体区域及其内部而流过，但流过P型半导体区域的电流只是一点点。因此，通过构成配置在负浪涌吸收部及其周边的控制电路等的半导体元件，可以防止寄生构成的晶闸管动作。即能够抑制封闭锁定现象，可以防止由于封闭锁定而引起的半导体装置的误动作，由此，可以防止该误动作引起的对于半导体装置的损坏。

另外，象这样用于吸收负浪涌的动作在N型岛状半导体区域的内部进行，不会对N型岛状半导体区域的外部带来影像。因此，根据本发明的半导体装置，排除了对在保护用二极管的周边中的电路配置的相关限制。其结果，增大对于电路设计的自由度，可以同时实现抑制封闭锁定等误动作和缩小芯片面积。

另外，环状N型层所连接的规定电位，优选为电源电位。

这样作，可以确实抑制封闭锁定现象。这是根据以下的理由。

当输出焊盘为负电位时，如上述那样构成的NPN保护晶体管动作，自环状N型层向N型埋入层流过电流。此时，通过环状N型层和N型埋入层具有的电阻而降低电压。作为其结果，如果N型埋入层等中的电位下降至对P型半导体区域生成正向结合电压以上的电位差的程度，则寄生构成的晶体管动作，发生封闭锁定现象。

这里，通过将环状N型层连接在比接地电位更高的电位，即使由于所述电压下降，也可以防止N型埋入层的电位下降至晶闸管动作那样的低电位。此时，通过使用电源电位作为比接地电位高的电位，可以得到可靠抑制封闭锁定的效果。

另外，规定的电位，优选为接地电位。

即作为具体例，环状N型层所连接的规定电位，优选为接地电位。

这样，通过自接地电位供给的电流吸收负浪涌从而可保护驱动元件。与此同时，与环状N型层连接在电源电位的情况不同，电源电压与寄生动作引起的电流无关，因此防止消耗电流的增加。

另外，优选备有以包围第2导电型杂质的周围和底部的方式形成的、且包含比第2导电型杂质还低的浓度的第2导电型杂质的高电阻层。

即作为具体例，优选备有以包围负极层的周围及底部的方式形成的、且包含比负极层浓度更低N型杂质的高电阻层。

这样，因为高电阻层的杂质浓度比负极层的杂质浓度低，所以与负极层和正极层直接连接相比，高电阻层与正极层间的结合浓度低。因此，与负极层直接与正极层结合的情况相比，在负极层的电位上升时，耗尽层的延伸增大。其结果，可以提高保护用二极管的反向耐压。

以上，在更高保证耐压的驱动元件中，可以确实发挥保护用二极管即作为负浪涌吸收部的功能。另外，所谓保证耐压是保证动作的最大电压。

进一步，因为杂质浓度低，所以成为对保护用二极管串联高电阻。因此可以抑制流入保护用二极管的浪涌电流，除防止封闭锁定的效果以外，还可以保护保护用二极管自身。因此，提高作为半导体装置整体的综合的浪涌保护能力。

另外，优选在第2导电型杂质层的底部与第2导电型埋入层之间，备有包含比第1导电型杂质层浓度更高的第1导电型杂质的第1导电型埋入层。

即作为具体例，优选在负极层的底部和N型埋入层之间，备有包含比正极层浓度还高的P型杂质的P型埋入层。

这样，由于可以抑制纵方向的NPN晶体管的电流放大率，还可抑制通过下层部的P型半导体区域流过浪涌电流，因此可以更可靠地实现封闭锁定现象的抑制。以下，进行更详细地说明。

通过形成P型埋入层，可以提高由负极层、正极层及N型埋入层所构成的寄生NPN晶体管的基极区域中的杂质浓度。由此，使该寄生NPN晶体管的电流放大率(hFE)降低，可以抑制流过的电流，因而可抑制N型埋入层中的电位的降低。

该结果，抑制具有在该NPN晶体管上加上P型半导体区域的NPNP构造的寄生晶闸管的动作，可以更可靠地防止封闭锁定现象。

进一步，通过提高N型埋入层与负极层之间的P型杂质的浓度，可以提高N型埋入层和负极层之间的穿通耐压。因此，可以进一步提高N型埋入层和N型岛状半导体区域的电位，提高设计的自由度。

另外，优选备有遍及环状第2导电型层上的全部区域而配置为环状的多个接触器，环状第2导电型层通过该多个接触器与所述规定电位连接。

即作为具体例，优选备有遍及环状N型层上的全部区域而配置为环状的多个接触器，环状第N型层通过该多个接触器与所述规定电位连接。

这样，可以将环状N型层中的电位在环的各部分做到均一。由此，无论对于哪一方向，都能通过以环状N型层为接触器的横方向的晶体管动作而吸收浪涌电流，从而抑制封闭锁定现象。

另外，优选在第2导电型杂质中的至少一方和输出焊盘之间，形成电阻元件。

即作为具体例，优选在负极层和输出焊盘之间，形成电阻元件。

这样，通过与保护用二极管串联连接电阻元件，可以抑制流过保护用二极管的浪涌电流。其结果，不仅可保护形成在负浪涌吸收部的周边部的控制电路，而且能保护保护用二极管自身。因此可以提高作为半导体装置整体的综合保护能力。

另外，在本发明的半导体装置中，浪涌吸收部，也可以是用于在正浪涌中保护驱动元件的正浪涌吸收部，第1导电型为N型且第2导电型为P型。

这样边抑制芯片面积的增大，边可在正浪涌中保护半导体装置。这是由与前面说明过的第1导电型为P型且第2导电型为N型的情况同样、只是电流流动方向等相反的对应的半导体装置的动作进行。因此，以下，对于第1导电型为N型且第2导电型为P型的情况进行概略说明。

具体地说，在这种情况下，第1导电型杂质层为负极层，第2导电型杂质层为正极层，通过负极层和正极层构成对正浪涌保护用二极管。另外负极层和N型半导体区域可以为电源电位。

另外，构成以正极层作为发射极、负极层作为基极、P型半导体区域和环状P型层作为集电极的PNP晶体管，作为在正浪涌中保护驱动元件的PNP保护晶体管动作。

此时，动作电流的大部分经由与规定的电位连接的P型岛状半导体区域而流过，由此可以防止在半导体装置内寄生构成的晶闸管的动作，其结果可以防止装置的误动作。

进一步，正浪涌吸收的动作在P型岛状半导体区域内部进行，因此，排除了对在保护用二极管的周边中的电流配置有关的限制，可缩小芯片的面积。

另外，环状P型层所连接的规定电位优选为电源电位。

这样，与前面说明过的一样，既防止功耗的增加，又进行对于正浪涌的保护。

另外，环状P型层所连接的规定电位优选为接地电位。

这样与前面说明过的同样，可以可靠地抑制封闭锁定现象。

另外，优选备有高电阻层，该高电阻层包围正极层的周围和底部并被导入比正极层浓度更低的P型杂质。

这样，因为可以提高保护用二极管的反向耐压，所以在驱动元件的保证耐压高的情况下，也可以可靠地发挥作为正浪涌吸收部的功能。

进一步，由于构成为对保护用二极管串联连接高电阻，因此可以保护保护用二极管自身，且可以提高作为半导体装置整体的综合的浪涌保护能力。

另外，优选在正极层的底部和P型埋入层之间，备有包含比负极层的浓度高的N型杂质的N型埋入层。

这样，抑制纵方向的PNP晶体管的电流放大率，还可抑制通过下层部的N型半导体区域流过浪涌电流，因此可以实现更可靠地抑制封闭锁定现象。

另外，优选备有多个遍及环状P型层的全部区域配置为环状的接触器，环状P型层通过该多个接触器与规定电位连接。

这样，无论对于哪一方向，都能通过以环状P型层为接触器的横方向的晶体管动作而吸收浪涌电流，从而抑制封闭锁定现象。

另外，优选在正极层和输出焊盘之间，形成电阻元件。

这样，通过与保护用二极管串联连接电阻元件，可以抑制流过保护用二极管的浪涌电流。其结果，不仅可以保护形成在正浪涌吸收部的周边部的控制电路，而且还可以保护保护用二极管自身。因此，可以提高作为半导体装置整体的综合的浪涌保护能力。

(发明效果)

根据本发明的半导体装置，通过与位于输出焊盘和驱动元件之间的连接点电气连接的浪涌吸收部，在输出焊盘施加浪涌的时候或输出焊盘的电位变化的时候，能够在浪涌中保护驱动元件。

这里，浪涌吸收部备有保护用二极管、在平面上将该保护用二极管包围的环状层、形成在保护用二极管的下部的埋入层。用于浪涌吸收的动作电流几乎不流过下层部的半导体区域。

其结果，能够防止寄生晶闸管动作，该寄生晶闸管通过构成在浪涌吸收部和其周边形成的控制用电路的半导体元件构成，因此可以抑制封闭锁定现象等，防止半导体装置的误动作。

另外，解除在保护用二极管的周边布置控制电路等的电路配置的制约，因此可以自由设计电路，缩小芯片面积。

由此，可以提高廉价且稳定的半导体装置。

附图说明：

图1是在有关本发明的第1、第2及第3实施方式的半导体装置中形成的电路的等价电路图。

图2是表示在有关本发明的第1实施方式的半导体装置200中的负浪涌吸收部103及其周边的剖视图。

图3是表示有关本发明的的1、第2及第3实施方式的半导体装置200中的负浪涌吸收部103及其周边的俯视图。

图4是表示在有关本发明的第2实施方式的半导体装置200a中的负浪涌吸收部103及其周边的剖视图。

图5是表示在有关本发明的第3实施方式的半导体装置200b中的负浪涌吸收部103及其周边的剖视图。

图6是表示在有关本发明的第3实施方式的半导体装置200b中的负浪涌吸收部103及其周边的剖视图，表示形成了P型埋入层232和N型高电阻层231的情形的图。

图7是在有关本发明的第4实施方式的半导体装置中形成的电路的等价电路图。

图8是在现有半导体装置中所形成的电路的等价电路图。

图9是表示现有半导体装置中的负浪涌吸收部13及其周边的剖视图。

图10是表示现有半导体装置的负浪涌吸收部13及其周边的平面构成图。

图11是在现有半导体装置中所形成的电路的等价电路图。

图12是表示现有半导体装置中的负浪涌吸收部13及其周边的剖视图。

图中：101-输出焊盘，102-驱动元件，103-负浪涌吸收部，104-正浪涌吸收部，105-负浪涌保护用二极管，106-接地端子，107-正浪涌保护用二极管，108-电源端子，111-第1保护电阻，112-第2保护电阻，200、200a、200b-半导体装置，201-P型半导体基板，202-LOCOS膜，203-P型分离层，203a-高浓度P型层，203b-P型上侧分离层，204-保护用二极管区域，205-控制电路区域，206a-第1N阱，206b-第2N阱，207a-第1N型埋入层，207b-第2N型埋入层，208-正极层，208a-正极接触层，209-负极层，210-金属电极，211-环状N型层，211a-N型接触层，212-P型高电阻层，213-晶体管，214-接触器，215-层间绝缘膜，220-寄生NPN晶体管，221-寄生晶闸管，231-N型高电阻层，232-P型埋入层，233-P型下侧分离层，251-N型外延层。

具体实施方式

下面，参照附图，对本发明的第1实施方式相关的半导体装置进行说明。

图1是在有关本实施方式的半导体装置中形成的电路的等价电路图。该半导体装置备有：与感性负载(图中省略)电气连接的输出焊盘101；与输出焊盘101电气连接且供给电流的驱动元件102。另外在位于输出焊盘101和驱动元件102之间的连接点N1中，电气连接有负浪涌吸收部103和正浪涌吸收部104。

这里，负浪涌吸收部103备有负浪涌保护用二极管105和GND端子106，负浪涌保护用二极管105其负极105K电气连接在连接点N1，并且正极105A电气连接在GND端子106。通过这样的构成，当输出焊盘101为负电位、产生浪涌时，负浪涌保护用二极管105动作吸收负浪涌。

另外，正浪涌吸收部104备有正浪涌保护用二极管107和电源端子108，正浪涌保护用二极管107其负极107K电气连接在电源端子108，并且正极107A电气连接在连接点N1。通过这样的构成，当输出焊盘101为正电位、产生浪涌时，正浪涌保护用二极管107动作吸收正浪涌。

接着，将有关本实施方式的半导体装置中的负浪涌吸收部103和其周边部分的构成以剖视图在图2表示，并且以俯视图在图3表示。可是，在图3中省略了几个构成要素(在后述进行说明的LOCO膜202、金属电极210及层间绝缘膜215等)，表示内部的构成。另外，在本实施方式中，对第1导电型为P型且第2导电型为N型的情况进行说明。

另外，这里如输出焊盘101和驱动元件102等图1中表示的其他构成要素，设置在半导体装置内的图2和图3未表示出的位置。

在图2和图3所示的半导体装置200中，在作为P型半导体区域的P型半导体基板201上形成LOCOS膜202并且形成P型分离层203，P型半导体基板201划分为多个区域。具体地说，划分为保护用二极管区域204和控制区域205等(如图3所示，控制电路区域205也可以进一步划分为多个区域。)。

这里，P型分离层203由在P型半导体基板201的表面附近形成的高浓度P型层203a(P型杂质例如导入至1×10²⁰/cm³的浓度)和在高浓度P型层203a的下部形成的P型上侧分离层203b(P型杂质例如导入至1×10²⁰/cm³的浓度)构成。只是，设置在表面附近的高浓度P型层203a是为了将P型半导体基板201的表面上的电阻成分做得小或者为了使之具有作为沟道截断环(channel stopper)的功能而形成的，而不是作为分离层必须的构成要素。

另外，LOCOS膜202使用为场氧化膜，LOCOS膜202的开口部用于对P型半导体基板201导入杂质。

另外，作为P型半导体基板上形成的N型岛状半导体区域，在保护用二极管区域204形成有第1N阱206a。与此同时，在控制电路区域205中形成有第2N阱206b(不论哪个，都是N型杂质的浓度例如为2×10¹⁵/cm³)。进一步，第1N阱206a和及第2N阱206b的底部、与P型半导体基板201之间分别形成第1N型埋入层207a和第2N型埋入层207b(N型杂质例如以2×10¹⁸/cm³的浓度导入)。

另外，第1N阱206a的表面附近通过将P型杂质导入为低浓度(例如5×10¹⁶/cm³)而形成正极层208。进一步，在正极层208表面附近，通过导入比正极层208浓度高(例如1×10²⁰/cm³)的P型杂质而形成正极接触层208a。

另外，在正极层208的表面附近，在与正极接触层208a不重合的位置，通过导入高浓度(例如1×10²⁰/cm³)的N型杂质而形成负极层209。

另外，图1所示的负浪涌保护用二极管105是以图2中的正极层208及正极接触层208a为正极105A、以负极层209为负极105K形成的。

另外，金属电极210形成为分别与正极接触层208a和负极层209连接。由此，正极接触层208a电气连接与P型半导体基板201同电位的GND电位。与此同时，负极层209如图1所示与连接点N1电气连接。

另外，在正极层208的周围，具有包围正极层208的平面形状，并且形成从第1N阱206a的表面到第1N型埋入层207a的环状N型层211。这是通过对第1N阱206a将N型杂质导入到比第1N阱206a更高的浓度(例如1×10¹⁹/cm³)而形成的。

另外，在环状N型层211的表面附近，通过将N型杂质导入到比环状N型层211更高的高浓度(例如1×10²⁰/cm³)，形成N型接触层211a。进一步，金属电极210也形成为与N型接触层211a连接，通过这样，环状N型层211与规定的一定电位V电气连接。

另外，在控制电路区域205中形成所需要的半导体元件。在图2中，作为半导体元件的一例显示了在第2N阱206b的表面附近形成的P型电阻层212(P型杂质例如以1×10¹⁸/cm³浓度导入)。在图3中除了P型电阻层212之外，还构成晶体管213。

另外，如图3所示，在环状N型层211、正极接触层208a及负极层209上，排列着分别用于得到电气连接的接触器214。

另外，形成有在规定的位置具有开口且覆盖P型半导体基板201的层间绝缘膜215(在图3中省略)。

此外，在图2中，表示的是连接点N1、接地电位及一定电位V等，但是这些只表示在半导体装置200中，对图2中没有表示的位置上形成的连接点N1、接地电位及一定电位V等进行电气连接这一情况，并不表示实际的构造。

这里，在半导体装置200中，以正极层208和正极接触层208a作为正极、以负极层209作为负极而构成的负浪涌保护用二极管105，由达到第1N型埋入层207a的环状N型层211来包围其周围。与此同时，对于下部也由第1N型埋入层207a包围，这样，负浪涌保护用二极管105被N型层完全包围。

对有关以上说明的构成的第1实施方式的半导体装置的动作，以下进行说明。

在半导体装置200中，构成寄生NPN型晶体管220。具体地说，寄生NPN晶体管220是由作为发射极的负极层209、作为基极的正极层208及正极接触层208a、作为集电极的第1N阱206a、环状N型层211、N型接触层211a及N型埋入层207a构成。

另外，半导体装置200中，还构成有PNPN构造的寄生晶闸管221。具体地说，寄生晶闸管221是由作为正极区域的P型电阻层212、第2N阱206b、作为栅极区域的P型分离层203及P型半导体基板201、作为负极区域的第1N阱206a、环状N型层211、N型接触层211a及N型埋入层207a构成。

与图1所示的感性负载连接的输出焊盘101为负电位的时候，在半导体装置200中，寄生NPN晶体管220动作，自一定电位V供给电流，可以保护驱动元件102。

此时，寄生晶闸管221的栅极区域(P型分离层203等)和负极区域(环状N型层211等)为同电位或反向偏置，因此寄生晶闸管221不动作，这是由于通过N型晶闸管层211a电气连接在接地电位以上的一定电位V使寄生晶闸管221的负极区域为接地电位以上的一定电位、并且P型分离层203与P半导体基板201同为接地电位的缘故。

这样，通过寄生NPN晶体管220的动作，在保护用二极管区域204中可以保护驱动元件102，并且由于寄生晶闸管221不动作，可以抑制在控制电路区域205等中的误动作(封闭锁定等)。

另外，由于在本实施方式中的负浪涌保护用二极管105形成在由P型分离层203所包围的一个N型岛状半导体区域(第1N阱206a)内，因此抑制了所必须的元件面积的增大。进一步，因为随之没有产生对形成在保护用二极管区域204的周围的电路等的限制，从而提高了电路的设计自由度。通过这样也可以抑制芯片面积的增大。

通过以上所述，如果采用本实施方式的半导体装置，则可以抑制芯片面积的增大并防止误动作的发生。

这里，N型接触层211a所电气连接的一定电位V可以认为是接地电位以上的电位情况。

在输出焊盘101为负电位的时候，寄生NPN晶体管220动作，电流自环状N型层211向N型埋入层207a流动。此时，通过环状N型层211和N型埋入层207a所具有的电阻产生压降。其结果，可见在生成P型半导体基板201和N型埋入层207a之间的正向结合电压以上的电位差为止，N型埋入层207a的电位下降。这样的情况下，寄生晶闸管221中的栅极区域(P型分离203等)和负极区域(环状N型层211等)成为正向偏置，寄生晶闸管221动作，因而成为误动作的原因。

因此，如果一定电位V为接地电位以上的电位时，则通过在环状N型层211及N型埋入层207a流过电流，产生电压降之后，也可以将N型埋入层207a的电位设为可抑制寄生晶闸管221的动作程度的电位。其结果，可以确实防止在控制电路区域205等中的封闭锁定等误动作。例如，通过将N型接触层211a与电源电位电气连接，使一定电位V为电源电位。由此，很容易实现作为比接地电位高的电位的一定电位V。

接着，考虑一定电位V为接地电位的情况。

一定电位V为接地电位以上的电位的情况，例如是电源电压VCC等情况，自半导体装置的电源端子供给电流，通过寄生动作，电流自环状N型层211向N型埋入层207流动。其结果，半导体装置的消耗电流增大。

对此，在一定电位V为接地电位的时候，因为自接地电位供给电流，所以自半导体装置的电源端子不流过寄生动作引起的电流。其结果，不仅在某种程度上可以防止封闭锁定等，还可以防止半导体装置的消耗电流的增加。在一定电位V为接地电位的情况下，存在这样的优点。

另外，如图3所示，在本实施方式的半导体装置200中，在环状N型层211上形成的接触器214遍及环状N型层211上的整个区域配置为环状。这样，在环状N型层211中，电位不依赖平面上的位置而成为均一电位。其结果，以包含环状N型层211的区域作为集电极的寄生NPN晶体管220可以对任一方向都可均一地动作。进一步，可以吸收过大的浪涌电流。

以上，通过遍及环状N型层211上的整个区域将接触器配置为环状，可以确实实现防止电路误动作的效果。

另外，在制造半导体装置200的时候，在同一工序中可将正极层208和P型上侧分离层203b如作为杂质扩散层等同时形成。同样，对于负极层209和N型接触层211a也可以作为同一种类的扩散层等形成。进而对正极接触层208a和高浓度P型层203a也同样作为同一种类的扩散层形成。

另外，在半导体装置200中，形成NMOSFET(Metal OxideSemiconductor Field Effect Transistor)时，与正极层208和O型上侧分离层203b、与用于形成NMOSFET(n-channel MOSFET)的P阱作为同一种类的扩散层形成。

根据这样，在本实施方式中的保护用二极管区域204，避免了对于现有的半导体装置的制造工序追加新工序的必要性，可以抑制制造成本的增加。

另外，第1N型埋入层207a等的埋入层，在进行离子导入时，可以通过进行能级大的高能注入而形成。导入离子的深度(埋入层的位置深度)可通过调整能级控制。

另外，P型分离层203在本实施方式中并不是必须的构成要素，也可以省略。此时，在P型基板201上形成的N阱具有作为各个岛区域的功能。这样，因为不需要用于形成P型分离层203的成本，所以可以减少半导体装置200的制造成本。

(第2上述方式)

接着，对于有关本发明的第2实施方式的半导体装置，参照附图进行说明。

在本实施方式中，也形成相当于图1所示的等价电路图的电路。由于与第1实施方式不同之处在于负浪涌吸收部104的构成，所以对此进行详细地说明。

图4是表示有关第2实施方式的半导体装置200a的剖视图，半导体装置200a表示具有对剖视图2中表示的第1实施方式的半导体装置200追加了几个构成要素的构造。因此，在图4的半导体装置200a中，通过对与图2所示的半导体装置200同样的构成要素付与相同的符号省略其说明，主要对不同点进行详细说明。

另外，对于半导体装置200a的平面构成与图3同样。

首先，在图4的半导体装置200a中，在图2的半导体装置200的构成的基础上，形成平面地包围负极层209的周围且也包围底部的形状的N型高电阻层231。这是通过导入低浓度(例如，2×10¹⁷/cm³)的N型杂质而形成的。

这样的N型高电阻层231因为比负极层209的杂质浓度低，所以与正极层208之间结合的浓度低。因此，在负极的电位上升时，与正极层208和负极层209直接结合的情况相比耗尽层可以延伸得更大。其结果，通过形成N型高电阻层231，提高保护用二极管105的反向耐压。因此，在使用了具有更高保证耐压的驱动元件102的情况下，可以发挥保护功能。

另外，N型高电阻层231，因为杂质浓度低而电阻高。因此，成为对保护用二极管105串联连接高电阻，可以抑制流入保护用二极管105的浪涌电流。作为结果，保护形成在保护用二极管区域204的周边部的控制电路，且可保护保护用二极管105自身。因此，可以综合地提高半导体装置200a对浪涌的抗性。

另外，保护用二极管105的对浪涌的抗性是平面形状越小抗性越低。因此，形成平面形状的面积小的保护用二极管105的时候，即在负极层209等的平面形状的面积小的时候，特别是形成N型高电阻层231的效果显著。

另外，在图4的半导体装置200a中，在图2的半导体装置200的构成的基础上，还在负极层209的底部和第1N型埋入层207a之间形成P型埋入层232。这是通过对所述位置将P型杂质以规定的浓度(例如，2×10¹⁷/cm³)导入而形成的。

在图2的半导体装置200中，通过负极层209、正极层208及第1N型埋入层207a，构成纵型的寄生NPN晶体管。对此，在图4的半导体装置200a中，通过形成P型埋入层232，提高上述寄生NPN晶体管的基极区域的浓度。

其结果，使上述寄生NPN晶体管的电流放大率(hFE)降低，通过抑制流过的电流，可以抑制第1N型埋入层207a电位的降低。

即通过插入P型埋入层232抑制第1N型埋入层207a的压降，可以更好的抑制在上述寄生NPN晶体管上添加P型半导体基板而构成的寄生晶闸管(NPNP构造)的动作。因此可以更可靠地进行封闭锁定现象的抑制。

另外，由于提高第1N型埋入层207a和负极层209之间的P杂质的浓度，所以可以提高第1N型埋入层207a和负极层209之间的抗穿通性。由此，由于能将第1N型埋入层207a、进一步将环状N型层211的电位设为更高的电位，所以增加设计自由度。

另外，在图4的半导体装置200a中，在图2的半导体装置200的基础上，在P型上侧分离层203的下面形成P型下侧分离层233。这是P型杂质导入到高浓度(例如，2×10¹⁷/cm³)的层。因此半导体装置200a中的P型分离层203由高浓度P型层203a、P型上侧分离层203b、P型下侧分离层233构成。

作为P型分离层203可构成为这样。

另外，在制造半导体装置200a时，在同一工序中P型埋入层232、P型下侧分离层233如可作为杂质扩散层等同时形成。

另外，在半导体装置200a中，形成PMOSFET(p-channel MOSFET)时，N型高电阻层231可以与用于形成PMOSFET的N型阱同时作为同种扩散层等形成。

这样，在本实施方式的半导体装置200a中，在第1实施方式的半导体装置200的基础上形成的N型高电阻层231、P型埋入层232及P型下侧分离层233，在作为驱动元件102和控制元件形成CMOSFET(Complementary MOSFET)的时候，都可避免新规制造工序的追加的必要而形成。

以上，根据本实施方式的半导体装置，可以更显著地发挥与第1实施方式的半导体装置同样的效果。

(第3实施方式)

接着，对于有关本发明的第3实施方式的半导体装置，参照附图进行说明。

在本实施方式中，形成与图1所示的等价电路图相当的电路。因为与第1和第2实施方式不同之处在于负浪涌吸收部104的构成，所以对此进行详细地说明。

图5是表示有关图3的实施方式的半导体装置200b的剖视图。半导体装置200b，包括与第1实施方式的半导体装置200同样的构造，因此在本实施方式中，主要对半导体装置200b与半导体装置200中的不同点进行说明。

另外，对于半导体装置200b的平面构成和图3同样。

在第1实施方式的半导体装置200中，通过对P型半导体基板201形成N阱(第1N阱206a和第2N阱206b等)形成N型岛状半导体区域。对此，在本实施方式的半导体装置200b中，在作为P半导体装置区域的P型半导体基板201上形成N型外延层251，由P型分离层203划分该N型外延层251，形成PN型岛状半导体区域。具体地说，在N型外延层251上，和第1实施方式的情况同样，划分出保护用二极管区域204和控制电路区域205等。另外，在N型外延层241上包含如2×10¹⁵/cm³的浓度的N型杂质。

这里，P型分离层203，与第2实施方式的情况同样，为三层构造。即由高浓度P型层203a、P型上侧分离层203b和P型下侧分离层233构成。另外，P型分离层203形成至P型半导体基板201。

除以上说明过的方面以外，本实施方式的半导体装置200b具有与第1实施方式的半导体装置200同样的构造。因此在图2和图5中相同的构成要素付与同一符号，省略其详细说明。

通过具有这样的构造，半导体装置200b与半导体装置200同样，既可以防止芯片面积的增加，又可防止误动作的发生。

即在输出焊盘101为负电位时，在半导体装置200b中，寄生NPN晶体管220动作，自一定电位V供给电流，可以保护驱动元件102。与此同时，由于可以抑制寄生晶闸管221的动作而可以抑制封闭锁定等的误动作。进一步，因为负浪涌保护用二极管105形成在由P型分离层203包围的一个N型岛状半导体区域内，所以抑制所需元件面积的增大。

由于上述，本实施方式半导体装置，可以抑制芯片面积的增大且可以防止误动作的方式。

另外，寄生NPN晶体管220，具体地说，由作为发射极的负极层209、作为基极的正极层208及正极接触层208a、作为集电极的N型外延层251、环状N型层211、N型接触层211a及N型埋入层207a构成。

另外，寄生晶闸管221，具体地说，由作为正极区域的P型电阻层212、N型外延层251、作为栅极区域的P型分离层203和及P型半导体基板201、作为负极区域的N型外延层251、环状N型层211、N型接触层211a及N型埋入层207a构成。

另外，在第3实施方式中，第1N型埋入层207a、第2N型埋入层207b、P型下侧分离层233及P型埋入层232，在N型外延层201的生长前，也可以以规定的方法形成。

另外，与第2实施方式的半导体装置200a同样，在本实施方式的半导体装置200b中，也可以备有N型高电阻层231和P型埋入层232。该构成如图6所示。

与第2实施方式的情况同样，在形成平面地包围负极层209的周围且也包围底部的形状的N型高电阻层231的时候，在使用具有更高保证耐压的驱动元件102的情况下，也可以发挥保护功能，另外，可以综合提高半导体装置200b的对浪涌的抗性。

另外，负极层209的底部和第1N型埋入层207a之间形成P型埋入层232的情况下，与第2实施方式的情况相同，可以更可靠地进行对封闭锁定现象的抑制。

另外，对于以上说明过的第1～第3实施方式，是以第1导电型为P型且第2导电型为N型，并且浪涌吸收部为负浪涌吸收部103(参照图1)的情况进行了说明。

但是，与此相反，在第1导电型为N型且第2导电型为P型，并且浪涌吸收部为正浪涌吸收部104的情况下，也可以应用本发明。此时，相当于第1导电型半导体区域的N型半导体基板等和相当于第1型导电型杂质的负极接触层均可电气连接在电源电压。

这样，通过与在此之前说明过的情况的电流流动方向等相反的对应动作吸收正浪涌，并且可以抑制封闭锁定等的误动作。另外，此时抑制芯片面积的增加。

(第4实施方式)

接着，对于本发明的第4实施方式参照附图进行说明。

图7是在有关第4实施方式的半导体装置中形成的电路的等价电路图。这是对图1的等价电路图所示的构成追加第1保护电阻111和第2保护电阻112的构成。

具体地说，第1保护电阻111连接在负浪涌吸收部103中的负浪涌保护用二极管105的负极105K和连接点N1之间。这可以使用P型扩散电阻或在绝缘膜上形成聚硅电阻等构成。另外，对于第1保护电阻111的电阻值，用以下方式决定。

对输出焊盘101施加了负浪涌的时候，自接地电位通过负浪涌保护用二极管105流过浪涌电流。因此，如果将第1电阻设定为由该浪涌电流在第1保护电阻111发生的电压不超过正浪涌保护用二极管107的逆向破坏电压、且为不限制浪涌电流的程度的电阻值的时候，就成为适当的第1保护电阻111的电阻值。具体地说，例如，50～300Ω。

这里，对于负浪涌吸收部103和正浪涌吸收部104的构成，可设为与在第1～第3实施方式的任一个中说明过的半导体装置同样的构成。

因此，与第1～3实施方式的半导体装置同样，在本实施方式的半导体装置中，在对输出焊盘101施加浪涌的情况等，可以保护驱动元件102。与此同时，由于可以抑制寄生晶闸管的动作而可以防止封闭锁定等的半导体装置的误动作。进一步，可以抑制芯片面积的增加，且抑制制造成本的增加。

除上述之外，本实施方式的半导体状态，如下述说明，还能更可靠地进行对浪涌的保护。

在图1的等价电路图中所示的电路情况下，对输出焊盘101施加正浪涌时，假想在负浪涌保护用二极管105的负极105K和正极105A之间施加耐压以上的电压。如果发生这样的情况，则负浪涌保护用二极管105的负极105K中的电场变高，可以认为会破坏负浪涌保护用二极管105。

但是，在图7所示的本实施方式的电路的情况，在输出焊盘101和负浪涌保护用二极管105之间插入第1保护电阻111。因此，第1保护电阻111中发生压降，可以限制施加在负极105K上的电压。由此，通过将降施加在负极105K上的电压限制在负浪涌保护用二极管105的破坏电压以下，可以防止负浪涌保护用二极管105因正浪涌被破坏。

另外，对于第2保护电阻112也和第1保护电阻111同样构成，另外也可以根据在正浪涌吸收部104中流过的正浪涌决定其值。由此，可以防止正浪涌保护用二极管107因负浪涌被破坏。

如以上所述，本实施方式的半导体装置成为即使在输出焊盘的电位变化时也可以防止误动作、并且可以防止由正负任一浪涌引起的破坏的半导体装置。

(产业上应用可能性)

如以上的说明，根据本发明可以抑制由于具有保护二极管而引起的元件面积的增大和设计自由度的降低，由此抑制芯片面积的增大，且可以实现在半导体装置中的在浪涌中的保护和误动作的抑制，作为半导体装置而更有意义。

Claims

1、一种半导体装置，是在第1导电型半导体区域上备有输出焊盘、与所述输出焊盘连接的驱动元件、用于在浪涌中保护所述驱动元件的浪涌吸收部的半导体装置，其特征在于，

所述浪涌吸收部备有：

在所述第1导电型半导体区域上形成的第2导电型岛状半导体区域；

在所述第2导电型岛状半导体区域的底部与所述第1导电型半导体区域之间形成的第2导电型埋入层；

形成在所述第2导电型岛状半导体区域上且连接在与所述第1导电型半导体区域相同电位的第1导电型杂质层；

形成在所述第1导电型杂质层上且与所述输出焊盘电气连接的第2导电型杂质层；和

在所述第2导电型岛状半导体区域上，以包围所述第1导电型杂质层并且到达所述第2导电型埋入层的方式形成的环状第2导电型层，

所述环状第2导电型层连接在规定的电位并且含有比所述第2导电型岛状半导体区域的浓度还高的第2导电型杂质。

2、根据权利要求1所述的半导体装置，其特征在于，

所述浪涌吸收部，是用于在负浪涌中保护所述驱动元件的负浪涌吸收部，

第1导电型为P型且第2导电型为N型，

所述规定电位是接地电位以上的电位。

3、根据权利要求1所述的半导体装置，其特征在于，

所述浪涌吸收部，是用于在正浪涌中保护所述驱动元件的正浪涌吸收部，

第1导电型为N型且第2导电型为P型，

所述规定电位是电源电位以下的电位。

4、根据权利要求1所述的半导体装置，其特征在于，

所述规定电位为电源电位。

5、根据权利要求1所述的半导体装置，其特征在于，

所述规定电位为接地电位。

6、根据权利要求1所述的半导体装置，其特征在于，

还备有高电阻层，其形成为包围所述第2导电型杂质层的周围和底部，且含有比所述第2导电型杂质层的浓度还低的第2导电型杂质。

7、根据权利要求1所述的半导体装置，其特征在于，

在所述第2导电型杂质层的底部与所述第2导电型埋入层之间，还备有第1导电型埋入层，该第1导电型埋入层含有比第1导电型杂质层浓度还高的第1导电型杂质。

8、根据权利要求1所述的半导体装置，其特征在于，

还备有遍及所述环状第2导电型层上的整个区域且配置为环状的多个接触器，

所述环状第2导电型层通过所述多个接触器与所述规定电位连接。

9、根据权利要求1所述的半导体装置，其特征在于，

在所述第2导电型杂质层与所述输出焊盘之间形成有电阻元件。